


به نام خدا



دانشگاه صنعتی خواجه نصیرالدین طوسی
دانشکده مهندسی کامپیوتر


معماری کامپیوتر
نیم سال اول ۰۴-۰۳
استاد: دکتر صیفوری

تمرین سری پنجم

- پاسخ تمرینهای تئوری را به صورت فایل تایپ شده در فرمت PDF در قسمت مربوطه در سامانه VC بارگزاری نمایید.
- تحویل تمرینات فقط به صورت الکترونیکی و در صفحه درس در سامانه VC خواهد بود.
- از ارسال تمرینها به صورت ایمیل اجتناب نمایید. به تمرینهایی که از هر روشی غیر از سایت درس ارسال شوند نمره‌ای تعلق نخواهد گرفت و مشابه عدم تحویل تمرین است.
- کدهای قابل اجرا به همراه نتایج به دست آمده از شبیه سازی را به طور مرتب در قالب یک فایل با فرمت **zip** یا **rar** ارسال نمایید.
- نام فایل ارسالی لازم است مطابق فرمت زیر باشد **YourID_YourName_HW#.zip/rar**: به عنوان مثال:

99123456_First-name Last_name_HW1.zip

به نام خدا



دانشگاه صنعتی خواجه نصیرالدین طوسی
دانشکده مهندسی کامپیوتر

معماری کامپیوتر
نیم سال اول ۰۴-۰۳
استاد: دکتر صیفوری

سوال 1

با توجه به اینکه تاخیر هر یک از بخش‌های یک پردازنده مطابق جدول زیر هستند، به سوالات زیر پاسخ دهید.
($setup\ time = hold\ time = 0.15\ ns$)

	Instruction-cache	Register-Read	ALU	PC update	Data-cache	Register-Write
Delay	3 ns	2 ns	1.5 ns	0.5 ns	3 ns	2.5 ns

الف) اگر این پردازنده Single-Cycle باشد، مقدار Clock Cycle Time این پردازنده را بدست آورید.


ب) اگر این پردازنده Multi-Cycle باشد، قسمت‌های مختلف را به طریقه‌ای دسته‌بندی کنید تا مقدار Clock Cycle Time حداقل باشد، سپس زمان اجرایی هر یک از دستورات *sw*، *lw*، *beq* و *R-type* در این پردازنده را بدست آورید.

پ) آیا می‌توان اظهار داشت که همواره پردازنده Multi-Cycle از پردازنده Single-Cycle (با فرض یکسان بودن معماری‌ها) عملکرد بهتری در اجرای برنامه‌ها دارد؟ با ذکر مثال دلیل خود را توضیح دهید.


سوال 2

فرض کنید می‌خواهیم دستور زیر را در معماری زیر اجرا کنیم.

0001110100100000111110101111010



به نام خدا



دانشگاه صنعتی خواجه نصیرالدین طوسی
دانشکده مهندسی کامپیوتر

معماری کامپیوتر
نیم سال اول ۰۴-۰۳
استاد: دکتر صیفوری

مقادیر موجود در رجیسترها به صورت زیر است:

<i>R4</i>	<i>R3</i>	<i>R2</i>	<i>R1</i>	<i>R0</i>
-10	10	-10	0	-10
<i>R9</i>	<i>R8</i>	<i>R7</i>	<i>R6</i>	<i>R5</i>
10	0	-10	10	0

الف) دستور را دیکد کنید.

ب) مسیر داده این دستور را مشخص کنید.

ج) سیگنال‌های کنترلی اجرای این دستور را مشخص کنید.

د) مقدار *pc* را در انتهای این دستور مشخص کنید.

سوال 3)

مسیر داده و واحد کنترلی پردازنده‌ی سوال (۲) را به گونه‌ای تغییر دهید تا این پردازنده قابلیت اجرای دستور *gpc* را داشته باشد، این دستور مقدار *PC* را در ثبات *\$rs* ذخیره می‌کند، پس از اعمال این تغییرات سیگنال‌های کنترلی به هنگام اجرای این دستور را مشخص کنید.

سوال 4)

می‌خواهیم دستور *load increment* را به پردازنده‌ی تک چرخه‌ای میپس اضافه کنیم. این دستور در واقع متناظر با دو دستور زیر است:

Lw *\$rt, L(\$rs)*
Addi *\$rs, \$rs, 4*

تغییرات لازم را در این پردازنده ایجاد کنید و سیگنال‌های کنترلی لازم را نیز بنویسید.
آیا می‌توان بدون تغییر بانک ثبات، این دستور را اضافه کرد؟ توضیح دهید.

سوال 5)

کد زیر روی پردازنده‌ای در حال اجراست که فقط از روش *insert bubble* برای کنترل کردن هازاردها استفاده می‌کند. حداقل تعداد *bubble*های مورد نیاز برای جلوگیری از هرگونه هازارد را توضیح کامل، بدست آورید.

Default values: *\$s0* = 0, *\$s1* = 4, *Mem[0x0000000i]* = (convert(*i* to decimal)) MOD 9

#of bubbles for control hazard = 3


of bubbles for data hazard = 2

Add *\$s2, \$s1, \$s0*

Lw *\$s3, \$s2, \$s0*

Add *\$s4, \$s3, \$s0*

به نام خدا



دانشگاه صنعتی خواجه نصیرالدین طوسی
دانشکده مهندسی کامپیوتر

معماری کامپیوتر
نیم سال اول ۰۴-۰۳
استاد: دکتر صیفوری

Beq \$s4, \$s2, L2

Sub \$s3, \$s2, \$s3

L2:

add \$s2, \$s1, \$s0

سوال ۶

فرض کنید یک پردازنده غیر خط لوله‌ای داریم که زمان اجرای هر کلاک در آن 10 ns و CPI آن بطور متوسط 1.4 باشد. میزان تسریع را در هر یک از حالات زیر حساب کنید.

الف) اگر این پردازنده را به یک پردازنده خط لوله‌ای با 5 مرحله تقسیم کنیم، بهترین تسریع ممکن را بدست آورید.

ب) اگر میزان تاخیر هر مرحله از این معماری خط لوله‌ای مطابق 1, 1.5, 4, 3 و 0.5 نانوثانیه باشد. بهترین تسریع ممکن را نسبت به پردازنده اصلی بدست آورید.

ج) در ادامه بخش قبل اگر در 20 درصد از مواقع به اندازه 1 کلاک و در 5 درصد مواقع به اندازه 2 کلاک stall داشته باشیم، CPI جدید چیست؟ مقدار تسریع نسبت به پردازنده اولیه را نیز بدست آورید.

سوال ۷

می‌خواهیم قطعه کد زیر را بر روی دو پردازنده‌ی تک سیکی و خط لوله‌ای اجرا کنیم، در این صورت خواسته‌های زیر را بدست آورید.

الف) زمان اجرای پردازنده‌ی تک سیکی با فرض اینکه زمان اجرای هر کلاک این پردازنده 4 ns باشد.

ب) زمان اجرای پردازنده‌ی خط لوله‌ای با فرض اینکه زمان اجرای هر کلاک 1.5 ns و تاخیر هر ثبات‌های میانی 0.25 ns باشد. (تعداد حباب‌ها برای مخاطره‌ی کنترلی را 1 و برای سایر مخاطرات را 2 در نظر بگیرید).

ج) میزان speed-up پردازنده‌ی خط لوله‌ای به پردازنده‌ی تک سیکی را محاسبه کنید.

li \$t0, 58

li \$t1, 1

li \$t2, 0

L1: beq \$t2, \$t0, L2

addi \$t2, \$t2, 1


subi \$t3, \$t2, 3

add \$t3, \$t3, \$t1

j L1

L2:

به نام خدا



دانشگاه صنعتی خواجه نصیرالدین طوسی
دانشکده مهندسی کامپیوتر

معماری کامپیوتر
نیم سال اول ۰۴-۰۳
استاد: دکتر صیفوری

سوال عملی

هدف از این تمرین طراحی یک پردازنده Single Cycle با کنار هم قرار دادن واحدهای طراحی شده در تمرین های قبلی است.

این پردازنده قابلیت انجام سه نوع دستور زیر را دارد:

Type	I[31..26]	I[25..21]	I[20..16]	I[15..11]	I[10..6]	I[5..0]
R-Type	opcode	\$rs	\$rt	\$rd	shamt	funct
I-Type	opcode	\$rs	\$rt	imm		
J-Type	opcode	address				

دستورات R-type :

این پردازنده قابلیت پشتیبانی از دستورات R-type زیر را دارد:

funct	Instruction	Explanation
32	add \$rd, \$rs, \$rt	Add
34	sub \$rd, \$rs, \$rt	Subtract
00	sll \$rd, \$rt, shamt	Shift Right Logical
02	srl \$rd, \$rt, shamt	Shift Left Logical
36	nand \$rd, \$rs, \$rt	NAND
42	slt \$rd, \$rs, \$rt	Set on Less Than
44	min \$rd, \$rs, \$rt	Minimum


توجه: مقدار Opcode برای تمام دستورات R-type صفر است و این دستورات توسط funct از یکدیگر تمایز داده می شوند.

دستورات I-type:

این پردازنده قابلیت پشتیبانی از دستورات I-type زیر را دارد:

Opcode	Instruction	Explanation
04	beq \$rs, \$rt, imm	branch on equal
05	bne \$rs, \$rt, imm	branch on not equal

به نام خدا



دانشگاه صنعتی خواجه نصیرالدین طوسی
دانشکده مهندسی کامپیوتر

معماری کامپیوتر
نیم سال اول ۰۴-۰۳
استاد: دکتر صیفوری

08	addi \$rt, \$rs, imm	Add
09	subi \$rt, \$rs, imm	Subtract
10	slti \$rt, \$rs, imm	Set on Less Than
12	nandi \$rt, \$rs, imm	NAND
14	mini \$rt, \$rs, imm	Minimum
34	lw \$rt, imm(\$rs)	Load Word
43	sw \$rt, imm(\$rs)	Save Word

دستورات J-type:

Opcode	Instruction	Explanation
02	j address	jump

همانطور که در ابتدا نیز گفته شد، برای طراحی این پردازنده می‌توانید از واحد محاسبات، بانک ثبات و واحد پرشی که در تمارین قبلی طراحی کرده‌اید استفاده کنید اما برای تکمیل این پردازنده علاوه بر این واحدها نیاز به طراحی واحد کنترلی و واحد حافظه نیز دارید.

واحد حافظه:

واحد حافظه شامل 64 ثبات 32 بیتی است. دستورات از بالای حافظه و داده‌ها در پایین این حافظه پیش اجرا برنامه نوشته می‌شوند. در هر کلاک دستوری که ثبات PC به آن اشاره می‌کند از این حافظه خوانده می‌شود و این دستور توسط پردازنده اجرا می‌شود. می‌توانید برای طراحی این واحد از زبان Verilog استفاده کنید.

واحد کنترلی:

این واحد وظیفه‌ی تولید سیگنال‌های مورد نیاز برای اجرای دستورات را دارد. سیگنال‌های تولید شده توسط این واحد باید مطابق سیگنال‌ها تدریس شده در لکچر 6ام باشند.

در گزارشی شیوه‌ی پیاده‌سازی قسمت‌های مختلف پردازنده‌ی خود را توضیح دهید علاوه بر توضیحات بخش‌های مختلف پردازنده با تهیه‌ی waveform از صحت اجرای تمامی دستورات اطمینان حاصل کنید.

در نهایت برنامه‌ای در حافظه‌ی خود بنویسید که با استفاده از حلقه جمله‌ی 20 ام دنباله‌ی فیبوناچی را محاسبه کند، تصاویر waveform مربوط به اجرای این برنامه را نیز در گزارش خود بیاورید.