



دانشكده مهندسي كامپيوتر

دانشگاه صنعتی امیرکبیر

تحویل در روز یکشنبه مورخ ۱۳۹۶/۰۷/۳۰ ساعت ۲۳:۵۵ در سایت درس

سوالهای اختیاری (نمرهای به حل این سوالها تعلق نمیگیرد و تنها به منظور تمرین بیشتر قرار داده شدهاند)

- ۱. ماژول های زیر را با استفاده از کد VHDL و با استفاده از process پیاده سازی کنید.
 - Encoder 8:3 .1
 - ب. 8:1 mux
 - synchronous reset T-FF
 - د. Asynchronous reset D-FF
- ۲. عناصر اصلی برای درستی سنجی زبان VHDL را نام ببرید و انواع روش های تولید بردار ورودی را توضیح دهید.
- ۳. توصیف سخت افزاری به صورت Register Transfer Level چه تفاوتی با سطح ساختاری (Structural) دارد؟ توضیح دهید.
- ۴. مداری طراحی کنید که یک ورودی ۳۲ بیتی را دریافت و آن را بر عدد ۸ تقسیم کند (از طریق شیفت بیتها).
- ۵. مداری طراحی نمایید تا به عنوان ورودی یک عدد ۸ بیتی را دریافت کند و در خروجی مکمل ۲ آن را نمایش دهد (در سطح structural).
 - ۶. مدار سوال ۴ را به گونهای تغییر دهید تا ورودی آن به صورت generic باشد (در سطح structural).





دانشكده مهندسي كامپيوتر

دانشگاه صنعتی امیرکبیر


تحویل در روز یکشنبه مورخ ۱۳۹۶/۰۷/۳۰ ساعت ۵۵:۲۳ در سایت درس

سوالات اصلی (حل این سوالات اجباری است و به آنها نمره تعلق می گیرد)

۷. شکل زیر ساختار بلوک منطقی برنامه پذیر Xilinx XC4000 را نشان می دهد. سیگنالهای کنترلی را به گونه ای مشخص کنید که در خروجیهای XQ و XQ به ترتیب خروجی توابع g و g دیده شوند. منظور از این کار این است که ابتدا مقادیری را که در LUTهای g و f که در شکل مشخصاند را معلوم کنید و سپس تعیین کنید هریک از سیگنالهای کنترلی g اسلامی کنترلی مقادیری اختیار می کنند یعنی برای مقادیر g تا g تا g مقدارهای مناسب را تعیین کنید. در صورت نیاز به درک بهتر ساختار این تراشه به Datasheet آن مراجعه کنید.

$$f(a,b,c,d) = \sum m(1,7,8,17,1\Delta)$$

$$g(e,f,g) = \sum m(4,4,17)$$







دانشکده مهندسی کامپیوتر

دانشگاه صنعتی امیرکبیر

تحویل در روز یکشنبه مورخ ۱۳۹۶/۰۷/۳۰ ساعت ۲۳:۵۵ در سایت درس

۸. تابع زیر را باLUT های سه ورودی و بار دیگر با استفاده از Multiplexer به ۱ پیادهسازی کنید (ورودی Multiplexer فقط می تواند ۰۰ ۱ یا یک لیترال به تنهایی باشد).

• F(a,b,c,d) = a'b'c + cd' + c'd + ad'

9. یک نوع داده (data type) جدید برای اعداد سه رقمی BCD ایجاد کنید و یک جمع کننده با کمک این نوع داده در سطح Structural طراحی کنید.

۱۰. خروجی قطعه کدهای زیر را بدست آورید و تحلیل کنید:

```
signal x, w: std_logic := '1';
signal y,z: std_logic := '0';
begin
p1: process (x, w)
begin
z <= x or w;
end process;
p2: process (x, y)
begin
z <= x and y;
end process;
```

۱۱. شکل زیر یک مرتبساز سختافزاری است. در این سوال هدف این است تا این ماژول را در سطح ساختاری مدل کنید. ورودیهای a_i در این ماژول ۱ بیتی هستند. هرکدام از خطهای عمودی یک مقایسه کننده هستند و ورودی کوچکتر را در خروجی بالایی و ورودی بزرگتر را در خروجی پایین نمایش می دهد. شکل زیر یک مثال با ورودی a_i تک بیتی است و شما باید این مثال را برای ورودی های ۸ بیتی گسترش بدهید.

فرض کنید مقایسه کننده با عرض ورودی Λ بیت در کتابخانه تعریف شده است. قطعه کدی بنویسید تا این a_1 تا a_2 مدار مرتب کننده را (که برای Λ ورودی a_3 تا a_4 شکل آن موجود است) به صورت generic برای a_5 تا a_5 توصیف کنید.






دانشکده مهندسی کامپیوتر

دانشگاه صنعتی امیرکبیر

تحویل در روز یکشنبه مورخ ۱۳۹۶/۰۷/۳۰ ساعت ۲۳:۵۵ در سایت درس



۱۲. فرض کنید در کتابخانه طراحی (work)، یک تقسیم کننده وجود دارد که در دو معماری مختلف به روش ترتیبی و ترکیبی پیادهسازی شدهاند. در ماژول اصلی (به نام D1) سه ماژول فرعی داریم. برای ماژول اول میخواهیم از تقسیم کننده ی ترتیبی و برای بقیه از تقسیم کننده ی ترکیبی استفاده کنیم. عملیات لازم را در یک فایل configuration بنویسید (نام تقسیم کننده در کتابخانه divider)، نام معماری ترکیبی equential و نام معماری ترکیبی