



دانشکده مهندسی کامپیوتر

دانشگاه صنعتی امیرکبیر

تحویل در روز یکشنبه مورخ ۱۳۹۶/۰۸/۱۴ ساعت ۲۳:۵۵ در سایت درس

سوالهای اختیاری (نمرهای به حل این سوالها تعلق نمی گیرد و تنها به منظور تمرین بیشتر قرار داده شدهاند)

- ۱. انواع درستی سنجی در مراحل مختلف چرخهی طراحی را نام ببرید و با یکدیگر مقایسه کنید. سپس مشخص کنید هر کدام تا چه حد به واقعیت نزدیک هستند.
 - ۲. انواع بستهبندی ا تراشههای برنامه پذیر را نام برده و مزایا و معایب هر کدام را بیان کنید.
 - ٣. به سوالات زير پاسخ دهيد.
 - الف. انواع wait را نام برده و بگویید هر کدام با یکدیگر چه تفاوتی دارند.
 - ب. از کد **;wait** (که زمانی نامحدود را منتظر میماند) در کجا میتوان استفاده کرد؟
 - پ. تفاوتهای سیگنال و متغیر را بیان کنید.
 - ت. یک تابع با یک روال چه تفاوتی دارد؟
 - ث. چرا از اصطلاح چرخهی طراحی استفاده میکنیم؟
 - ج. مراحل چرخهی طراحی را نام برده و هر یک را توضیح دهید.
- ۴. یک مقایسه کننده الابیتی (generic) در سطح RTL طراحی کنید که سه خروجی بزرگتر، مساوی و کوچکتر دارد و بسته به مقدار ورودی ها که از نوع علامت دار هستند، خروجی مناسب '1' شده و سایر خروجی ها '0' باقی می مانند.

سوالات اصلی (حل این سوالات اجباری است و به آنها نمره تعلق می گیرد)

۵. یک شمارنده ی به پیمانه m (در هر مرحله m واحد شمارنده افزایش مییابد) ۶ بیتی دارای سیگنال m واحد شمارنده افزایش مییابد) ۶ بیتی دارای سیگنال m و باهمگام طراحی و شبیهسازی کنید (در سطح RTL). مقدار m را بهصورت generic و برابر با یک عدد دلخواه بین ۲ تا ۷ در نظر بگیرید. از نتایج شبیهسازی خود عکس گرفته و به همراه کدهای مربوطه ارسال نمایید.

برای مثال با m=4، ... مثال با m=4 را می شمارد.

¹ Packaging





دانشكده مهندسي كامپيوتر

sout \leq ff8(0);

end process;

دانشگاه صنعتی امیرکبیر

تحویل در روز یکشنبه مورخ ۱۳۹۶/۰۸/۱۴ ساعت ۲۳:۵۵ در سایت درس

```
۶. خروجی قطعه کدهای زیر را بدست آورید و تحلیل کنید: (مقادیر اولیه سیگنالهایی که مقدار ندارند، برابر
                                                                          با 'U' در نظر گرفته شود)
signal x, w : std_logic;
signal y,z : std_ulogic;
process (x, y)
begin
  z<='0';
  y<='0';
  if (x>w) then
       y \le x;
  else
        x <= '1';
        z \le y \text{ or } x;
  end if;
  x <= '0';
  y<='1';
end process;
                                                                                                       ب)
process(rstn, clk)
    variable ff8 : std_logic_vector(7 downto 0);
  begin
    if (rstn = '0') then
      ff8 := "00000000";
    elsif (clk'event and clk ='1') then
      ff8(7) := sin;
      ff8(6) := ff8(7);
      ff8(5) := ff8(6);
      ff8(4) := ff8(5);
      ff8(3) := ff8(4);
      ff8(2) := ff8(3);
      ff8(1) := ff8(2);
      ff8(0) := ff8(1);
    end if;
```





دانشكده مهندسي كامپيوتر

دانشگاه صنعتی امیرکبیر

تحویل در روز یکشنبه مورخ ۱۳۹۶/۰۸/۱۴ ساعت ۲۳:۵۵ در سایت درس

۷. قطعه کد زیر چه مداری را توصیف می کند؟ آن را رسم کنید.

```
process (a,b,c,x,y)
begin

if (a='1') then

z <= x;

elsif (b='1') then

z <= x or y;

elsif (c='1') then

z <= x and y;

else

z <= not y;

end if;

end process;
```

۸. یک سیستم هوشمند روشنایی درون ساختمانی نصب شده است. در کنار هر یک از چهار پنجره این سنسورها ساختمان یک سنسور شدت روشنایی قرار دارد. در صورتی که میانگین نور دریافتی توسط این سنسورها بیشتر از ۱۰۰ واحد باشد، سیستم روشنایی ساختمان خاموش شده و در غیر این صورت روشن می شود.
 توجه: در این تمرین برای محاسبه میانگین مجاز به استفاده از عملگر تقسیم و یا پیاده سازی تقسیم کننده نستند.

- أ. با استفاده از اطلاعات فوق entity مناسب را بنویسید.
- ب. یک architecture با استفاده از دستورات concurrent برای این entity ارائه کنید.
- ج. یک architecture با استفاده از یک process و دستورات sequential ارائه کنید.
- 9. یک مقسم فرکانسی طراحی کنید که سیگنال با فرکانس 1MHz دریافت کند و بسته به اینکه ورودی enable مقدارش 0 یا 1 باشد خروجیهای زیر را تولید کند:
- نمان (منطق 0 و 9٪ ومان (منطق 0 به طوری که 0٪ ومان (منطق 0 و 0٪ ومان (منطق 0 به طوری که 0٪ ومان (منطق 0 باشد.
- نمان (منطق 0 و ۳۰٪ ومان بهطوری که ۷۰٪ ومان سیگنال در منطق 0 و ۳۰٪ ومان (منطق 1 بهطوری که ۱ بهطوری که ۱ بهطوری که ۱ بهطوری که ۱ بهطوری که در منطق 1 باشد.
 - ماژول باید دارای reset ناهمگام باشد.





دانشکده مهندسی کامپیوتر

دانشگاه صنعتی امیرکبیر

تحویل در روز یکشنبه مورخ ۱۳۹۶/۰۸/۱۴ ساعت ۵۵:۲۳ در سایت درس

۱۰. برای جمع کننده ۴بیتی زیر که کد آن داده شده است، برنامه آزمونی ۲ بنویسید تا تمام حالات ورودی را بررسی کند و در صورتی که خطایی در جمع رخ داده باشد، پیغام مناسبی چاپ کند. کد برنامه آزمون به همراه کد داده شده را شبیهسازی کرده و تصاویر این شبیهسازی را به همراه کد خود ارسال کنید.

۱۱. میخواهیم ترموستات یک بخاری را با استفاده از دو ورودی integer و یک خروجی boolean مدل کنیم. یکی از ورودیها دمای مطلوب ما و دیگری دمایی است که از سنسور دما دریافت میکنیم. در صورتی که دمای محیط از دمای مطلوب ما ۵ درجه بیشتر شود بخاری خاموش (خروجی false) و اگر دمای محیط از دمای مطلوب ۵ درجه کمتر باشد بخاری روشن میشود (خروجی true).

الف) با استفاده از اطلاعات فوق، entity مناسب را بنويسيد.

براى architecture اى بدون استفاده از process (با استفاده از دستورات architecture) براى entity في المائه كنيد.

ج) architecture قسمت قبل را با استفاده از دستورات sequential ارائه كنيد.

-

² Test bench





دانشکده مهندسی کامپیوتر

دانشگاه صنعتی امیرکبیر

تحویل در روز یکشنبه مورخ ۱۳۹۶/۰۸/۱۴ ساعت ۲۳:۵۵ در سایت درس

۱۲. توصیفی به زبان VHDL بنویسید که نمره ی دانشجویان (عددی صحیح بین \cdot تا \cdot ۱۰) را به عنوان ورودی بگیرد و ۴ سیگنال \cdot ۵ و \cdot ۵ به عنوان خروجی داشته باشد. در صورتی که نمره دانشجو بین \cdot ۵ تا \cdot ۷ بود، سیگنال \cdot ۵ تا \cdot ۷ تا \cdot ۷ تا \cdot ۷ تا \cdot ۵ سیگنال \cdot ۵ و در بقیه موارد همه مقادیر برابر با \cdot باشند. لازم به ذکر است که این توصیف باید به صورت همروند پیاده سازی شود.