
Sli (Tholam HW3 FPGA 9531504 1. می تارسه به سیاسی m ( در هر رحله m, احد سیار سه ا قرار تی ماسر). insojumi, celjb sai Reset die chis in o مقدار m را رهورت generic و برابر با بلی عدد ای اس م coloprocess) abyrus July (c) (me now) . M=4 6 : Junely € 0, 4, 8, 12, 16, ... 2. اورى قطعه كدهاى زير راسست أورده و كليل كسر (مقادير أوليه مينال ما که مقدار سارند برابر المارض رود) signal z, w: sta logici signed yit: std - Logic; Process (x,y) Z = 10'3 9 4 1013 if (x > w) then else YEx; x = '1'; Z & yor x;  $x \neq b^{1}$ ; -end process; 

﴿ حَرِي رَكُسِ كَ نِسَى النَ ﴾ دراسًا ممام سكنال ماكا 2 = 1 W1 نترین سره بعدار الا 9-141 رادارند . نعن : W = 1 41 Z = 'W' اس ار وروده fracess L) Julie (s) Co die - Assignment وص والمعنام من الله تعلق مول: if ( 'u' > u') - false else ZE 'u' or 11'  $\chi \leftarrow 0$ وبها سا روس سماست تعلیق حمادهم : 2 = 11 y = 11' Z < 11' WATER STATES

Process (rstn, clk) \_variable ff8: std\_logic\_vector (7 down to 0); begin if (15th = 'o') then ff8:= "000 000 00"; elsif (clk'event & clk='1') then f8(7):= sin; ff8(6) := ff8(7); ff 8(5) := ff8(6); ff8(4) := ff8(5); ff8(3) := ff8(4); ff8(2) := ff8(3); ff8(1) := ff8(2); ff8(0):= ff8(1); end if; sout <= ffolo); end process; ( الحلال خروج مسمى ) ما هرمار رمین لهمی نست کلار ، ورود در دریما کس های عمی Sout die ili il ili ( win coi) ) wood ATTAIR



4\_ ماسم هوسمند روساك درول ساح ك نص سره (سنة دركنار هرام ارجهر سره این ساح آل به سر سال رون ی قرار دارد. در صوری که سانگس نوردرا فی توسط این سسردها بسیراز ۱۵۵ را عرباری به سیم ما موک در میران صورت روحت می میود. معازیه استا ده از عالر ا entity استا u july win entity je Tustolilos jemle (4) ن) مل عدد معد المتورات هروند الى ابن - justil) sequential Just, process de arc de (8. V كد ها به صورت كامل صمه مرد (است .

5. ما تقسیم کننده ی فرکانسی طراحی کنندکه کنال ما فرکانسی طراحی کنندکه کنال ما فرکانسی طراحی کنندگه کنال ما فرک	
160 July enable com List in Tieby	
Enable =0 1M#2 40% 60%	19
Enable =0 10% 60% 60%	
Enable = 1 = 1MHz 70% Bo%	16
۵ مار ول ما در دارای رئیست ناهه کم ماست.	9
3 de la super la resulta de la seria de la companya	
VIV.	16
	14

10\_ برای جع کشوی کا سی زیر که کدال داده سه است برنامه آزمون سوس که آیا کالان وردی رابرس کن ورهری که خطای درج و is a lowing les i bosh ب نسیسازی + گرمای ارسال سور. entity ADD4 lis a : in std\_logic\_vector(3 downto 0); b: in std\_logic\_vector(3 downtoo); Sum: out std\_logic\_vector (4 downtoo); architecture test of ADD4 is TRTL end test; ('0' & a) + ('0' & b);

AYLAR

11\_ می تواهم ترموستان ملی کاری زا ۱ انسفا ده از دو ووددی integer و ما o lo alle con lo cos is it is boolean of دبگری دمای است که از سسور دمادریا من عماکم. if escision >, osber +5° then false if Loscho Cooks -5° then true الن) بالسفاده (لين لطلاعات تاليه المساس رلسوك. Josen 16) process Josem (Such architecture ( دستران concurrent) این این en tity کس. sequential I) Ju Line architecture (2. كرها بمورج كامل صميم ك ه است.

AT VAR

ترصعی برزمان VHDL سولید که فردی دانسو ما ان را به عنوان ورودی مگرد کی سلن کی نعتب موار د 100 [86 بصررت هروندیما ده سود. لدها بمورن كامل صمر المرات

אונייאי (