

به نام خدا



## آزمایش شماره ۱

آزمایش معماری - دکتر سربازی آزاد

دانشکده مهندسی کامپیوتر

دانشگاه صنعتی شریف


نیمسال اول ۰۱-۰۰

گروه :

امیرحسین هادیان - ۹۷۱۰۲۶۰۹

محمد رضا مفیضی - ۹۸۱۰۶۰۵۹

علی حاتمی تاجیک - ۹۸۱۰۱۳۸۵



شکل ۱: مدار نهایی

## ۱ مقدمه

در این سند گزارشی بر روند طراحی، پیاده‌سازی و تست یک مدار جمع کننده BCD سه رقمی آورده شده است. برای شبیه‌سازی این طراحی از نرم‌افزار Proteus استفاده شده است.

## ۲ هدف

هدف از انجام این آزمایش طراحی و ساخت یک جمع‌کننده ده‌دهی سه‌رقمی است. این جمع‌کننده ترکیبی خواهد بود و با تغییر ورودی‌ها تغییرات مستقیمی در خروجی نمایان خواهند شد.

۳ طراحی

طراحی این مدار به صورت Top-Down صورت گرفته است. به همین صورت نیز توضیح داده خواهد شد. در بالاترین لایه جمع‌کننده ده‌دهی سه بیتی ما به همراه کلیدهای ورودی و نمایشگرهای 7-Segments قرار دارند که ورودی‌ها و نتیجه خروجی را به ما نمایش می‌دهند. برای متصل کردن هر عدد ده‌رقمی از یک خط باس چهاربیتی استفاده شده است. از این خط باس در مازول‌های پایین‌تر نیز برای تمیزی و سادگی نمایش بهره برده شده است. به ورودی  $C_{in}$  جمع‌کننده مقدار ثابت صفر وارد می‌شود. همین‌طور در در نمایش سه پایه نمایشگر به زمین متصل شده‌اند چرا که همواره صفر خواهند بود و تنها پایه اول که به  $C_{out}$  متصل است (بزرگترین عددی که ممکن است تولید شود عدد ۱۹۹۹ خواهد بود). بالاترین سطح طراحی در شکل ۱ آمده است.