به نام خدا



آزمایش شماره ۲

آز معماری - دکتر سربازی آزاد

دانشكده مهندسي كامپيوتر

دانشگاه صنعتی شریف

نيمسال اول ١-٠٠٠

گروه:

امیرحسین هادیان - ۹۷۱۰۲۶۰۹

محمدرضا مفيضي - ٩٨١٠۶٠۵٩

على حاتمي تاجيك - ٩٨١٠١٣٨٥

انشکده مهندسی کامپیوتر آز معماری – گروه ۰

۱ هدف

در این آزمایش قصد طراحی و پیادهسازی یک ضرب کننده چهاربیتی ممیز ثابت را داریم که دو عدد چهاربیتی (دو بیت قبل از ممیز و دو بیت بعد از ممیز) و یک سیگنال شروع را در ورودی دارد و پس از اینکه سیگنال شروع ارسال شد ضرب کننده شروع به کار می کند و حداکثر پس از شش پالس ساعت جواب را در خروجی باز می گرداند.

۲ طراحی

میدانیم که قصد تولید یک مدار ضرب کننده با الگوریتم Shift and Add داریم. ابتدا نیازهای مدار را برسی می کنیم. دو عدد ورودی چهار بیتی خواهیمداشت و یک خروجی هشت بیتی(چهار بیت قبل ممیز و چهاربیت بعد از ممیز)، اما باید توجه داشته باشیم که برای عملیات شیفت به چپ که روی عامل اول ضرب انجام میشود نیاز به ۸ بیت فضا خواهیم داشت. همینطور رجیسترها نیاز به لود موازی دارند. این رجیسترها دارای قابلیت بار گذاری موازی و شیفت هستند (البته طراحی مدار بدون قابلیت شیفت هم ممکن بود. تنها کاری که نیاز بود انجام بشود این بود که سیگنالهایی خروجی ثبات را با یکی اختلاف، حالا کمتر یا بیشتر بستگی به نوع شیفت دارد، به ورودی لود رجیستر میدهیم و آن سیگنالی که شیفت را کنترل می کرد به جای اینکه به خود ثبات بدهیم آنرا به مالتیپلکسری وصل می کنیم که سیگنالهای لود معمولی و لود شیفت را کنترل می کرد به جای اینکه به خود ثبات بدهیم آنرا به مالتیپلکسری وصل می کنیم که سیگنالهای لود معمولی و لود شیفت را کنترل می کند. پس در پیاده سازی تأثیری آنچنانی نخواهد داشت اما برای جلوگیری از شلوغی شکل مدار سنتز شده نهایی از شیفترجیسترهای دوطرفه استفاده شده است).

همینطور درباره ضرب اعداد با این الگوریتم می دانیم که روی اعداد علامت دار کاربردی ندارد پس اعداد ورودی ما هر دو بدون علامت هستند. یک سیگنال ورودی برای اعلام شروع ضرب به مدار نیاز داریم. همینطور دو سری سیگنال $\mathbf{1}$ بیتی نیز برای ورودی گرفتن اعداد نیاز دارید. یک سیگنال نیز برای اعلام اتمام عملیات نیاز است. فرض شده است که سیگنال شروع تنها یک لحظه یک می شود و پس از آن تا دریافت جواب نهایی صفر خواهد بود و تا رسیدن مدار به حالت اولیه سیگنال S برابر با ۱ باقی نخواهد ماند و نیازی به بلاک فاینال نخواهیم داشت (این فرض تاثیری چنان بر روندکار نخواهد داشت چون تنها یک بلاک اضافه می شود و یک سیگنال ریست که آوردن آنها در مدار نهایی کار ساده ای خواهد بود. البته این کار به هر نوع جواب نهایی را به ما خواهد داد چون بالاخره دست از روی پوش باتن برداشته خواهد شد و اعداد ورودی در این میان ثابت می مانند اما ممکن است در این حین چندین بار عملیات ضرب تا انتها انجام شود و دوباره از سر گرفته شود).

- دو ورودی ممیز ثابت چهاربیتی داریم (IN1, IN2)
 - یک خروجی هشت بیتی ممیز ثابت داریم (C)
 - (S) یک سیگنال شروع برای عملیات داریم \bullet
 - (F) یک سیگنال نمایش پایان عملیات داریم ullet

1.۲ طراحی **ASM**


در ابتدای کار حالتهای شکل ۱ در نظر گرفته شده بود. حالتهای مختلف آن به شرح زیر است:

INIT زمانی که سیگنال شروع یک بشود، ابتدا در همان بلاک مقادیر اولیه ورودیها در رجیسترها لود می شود. $\,^{1}$ بیت مربوط به عامل دوم کامل به درون رجیستر $\,^{1}$ لود خواهد شد اما برای لود کردن $\,^{1}$ نیاز داریم که تعداد بیت آنرا اکستند کنیم چون مقدار این ثبات باید تا $\,^{1}$ به درون رجیستر $\,^{1}$ لود خواهد شد اما برای لود کردن $\,^{1}$ در هنگام لود کردن ورودی اول $\,^{1}$ بیت ورودی را در سمت که ارزش بارگذاری کرده و اقبل شیفت باشد و اطلاعات آن از بین نرود بنابراین در هنگام لود کردن ورودی اول $\,^{1}$ بیت پرارزش را صفر میگذاریم. همینطور سیگنال اتمام کار را نیز صفر می کنیم تا در پایان کار دوباره یک بشود. رجیستر $\,^{1}$ بیز باید مقدار صفر را بگیرد تا هنگام جمع کردن آن با عامل اول مقدار غیر منتظره ای درون آن نباشد چون از این لحظه به بعد چیزی که تنها چیزی که در این ثبات باگذاری خواهد شد مقدار این ثبات به علاوه مقدار عامل اول شیفتداده شده است.

PRF سپس که ورودیها را دریافت کردیم، برای افزایش کارایی مدار و حداقل زمان لازم برای انجام عملیات، در یک کلاک چک می کنیم که حتما ورودی کوچکتر در عامل دوم (B) باشد.

SHADD این بلاک وظیفه اصلی عملیات ضرب را بر عهده دارد. در هر بلاک چند اتفاق به صورت همزمان میافتد:

- اگر عملیات به پایان رسیده باشد مقدار سیگنال پایان را یک کرده و به بلاک ابتدایی میرود.
- اگر عملیات به اتمام نرسیده باشد، عامل اول یکی به چپ و عامل دوم یکی به راست شیفت میخورد.



شکل ۱: نسخه ابتدایی طراحی شده

• اگر عملیات به اتمام نرسیده باشد و کمارزشترین بیت عامل دوم نیز یک باشد عدد فعلی پاسخ با عدد فعلی عامل اول جمع میشود.

لازم به ذکر است که انجام عمل شیفت و جمع کردن در یک بلاک به صورت همزمان صورت می گیرد و این کار به خاطر تاخیر جزئی رجیسترها مشکلی برای ما بوجود نخواهد آورد. مثل این می ماند که اگر شرایط برقراربود ابتدا عمل جمع صورت بگیرد و سپس شیفتها به میزان لازم انجام بشود.

پایان یافتن عملیات هنگامی رخ میدهد که تمام بیتهای عامل دوم صرف شده باشند (صفر شدن بیتهای عامل اول غیر ممکن است مگر اینکه هر دو آنها از ابتدا صفر بوده باشند که باز تغییری در شرط ایجاد نخواهد کرد). همینطور طبق الگوریتم تنها زمانی باید عمل جمع انجام بشود که کهارزشترین بیت عامل دوم، یک باشد.


اما در زمان سنتز اولیه این چارت به مشکلی برخوردیم و آن نبود تراشههای مناسب مالتیپلکسر TTL بود که زمانی که چند مورد ورودی برای یک شیفت رجیستر داشتیم باید از آنها استفاده میکردیم. به همین دلیل بلوک پرفورمنس را از چارت خارج کردیم تا چارت نهایی به شکل ۲ دربیاید (توضیحات همان است فقط بلوک کارایی حذف شده است و استیتها به دو کاهش یافته است).

۲.۲ سنتز و ساخت مدار

در این مرحله به سنتز و ساخت مدار میپردازیم. در ابتدای کار مدار اصلی را طبق چارت طراحی شده پیاده سازی می کنیم. مدار از دو بخش اصلی (Data Path (DP) تشکیل شده و اجزای نگهدارنده DP تشکیل شده و اجزای نگهدارنده



انشکده مهندسی کامپیوتر آز معماری – گروه \cdot آزمایش شماره ۲



شكل ٢: نسخه اصلاح شده

داده و انتقال دهنده آنها در این بخش وجود دارد. خطوط کنترل این خطوط و کنترل وضعیت مدار در بخش CU وجود دارد. سیگنالهای کنترلی از بخش کنترل به بخش مسیرداده می روند.

در ادامه ابتدا تراشههایی که مورد استفاده قرار گرفته است بررسی میشوند و سپس بخشهای مختلف مدار بررسی میشوند.

۱.۲.۲ تراشههایی که مورد استفاده قرار گرفته است

74283

74194

74198

7474

2732

۲.۲.۲ طراحی مسیرداده

در این بخش باید دادهها و روابط بین آنها را که در دسیژنباکسها آمده است را بیاوریم. با توجه به شکل ۲ این بخش را سنتز میکنیم: A یک شیفت رجیستر ۸ بیتی که چهاربیت داده ورودی آن به عدد اول و چهاربیت پرارزشتر آن به عدد ثابت صفر (زمین) متصل است. انشکده مهندسی کامپیوتر آز معماری – گروه ۰ آزمایش شماره ۲

B یک شیفت رجیستر ۴ بیتی که داده ورودی آن به ورودی دوم متصل است. از خروجی آن برای تولید دو سیگنال کنترلی استفاده می کنیم.

یک شیفت رجیستر Λ بیتی که جواب نهایی را در خود نگه میدارد و ورودی آن هم خروجی جمع کننده هشت بیتی است.

• یک جمع کننده که همواره مقدار درون شیفت رجیستر A و رجیستر C را در خود نگه میدارد.

یک فلیپفلاپ نوع دی که سیگنال اتمام را به خروجی میرساند و آنرا نگه میدارد. F

همچنین به سیگنالهای وضعیت زیر نیز نیاز خواهیم داشت:

B0 این سیگنال بیت اول شیفت رجیستر دوم است.

ORB این سیگنال «یا» منطقی چهار بیت شیفت رجیستر دوم است.

S این سیگنال شروع کار است.

٣.٢.٢ طراحي واحد كنترل

در این بخش باید سیگنالهای کنترلی را برای مسیر داده تولید کنیم. همچنین از یک فلیپفلاپ نوع دی برای نگهداری وضعیت فعلی مدار استفاده می کنیم. هر شیفت رجیستر (تراشههای ۷۴۱۷۹۴/۷۴۱۹۸) نیاز به دو سیگنال انتخاب (تغییر بین کاراییها طبق بخش ۱.۲.۲) و یک سیگنال ریست دارند. یک سیگنال برای ورودی و یک سیگنال برای ریست فلیپفلاپ F و همینها را برای فلیپفلاپی که حالت را نگه می دارد نیز نیاز خواهیم داشت.

از آنجایی که شیفت و لود رجیسترهای A,B با یکدیگر انجام می شود از یک سیگنال تولید کرده و از آن برای هردو (با تغییرات جزئی در نحوه فرستادن آنها) استفاده می کنیم (P) نمایش دهنده خروجی فلیپفلاپ استیتهای ماست).

 $\mathsf{loadAB} = \overline{Q} \times S$

 $shiftAB = Q \times OR(B)$

clearAB = 1 (Never will be cleared)

 $clearC = \overline{Q} \times S = loadAB$

 $loadC = Q \times OR(B) \times B[0]$

shiftC = 0 (Never will be shifted)

با استفاده از این روابط سیگنالهای مربوط به رجیسترها را به دست میآوریم:

 $A_{S0} = loadAB + shiftAB, A_{S1} = loadAB$

 $B_{S0} = loadAB = A_{S1}, B_{S1} = loadAB + shiftAB = A_{S0}$

 $C_{S0} = loadC, C_{S1} = loadC$

 $C_{clear} = \overline{clearC}$

با فلیپفلاپ F به اینصورت رفتار می کنیم که ورودی اش را به خروجی اش میبریم تا همیشه حالت خود را حفظ کند تا اینکه سیگنال ست و ریست به آن برسد. سیگنال ست و ریست آن به صورت زیر خواهد بود:

 $F_{reset} = \overline{loadAB} = C_{clear}$

 $F_{set} = Q \times \overline{OR(B)} = \overline{Q} + OR(B)$

با یک نگاه به جدول حالت می توانیم بگوییم که $Q_D = (Q+S)(F_{set})$ دقت کنید که سیگنال ست در زمانی که میخواهیم ست رخ بدهد صفر میشود نه یک).