به نام خدا



آزمایش شماره ۵

آز معماری - دکتر سربازی آزاد

دانشکده مهندسی کامپیوتر

دانشگاه صنعتی شریف

نيمسال اول ١-٠٠٠

گروه:

امیرحسین هادیان - ۹۷۱۰۲۶۰۹

محمدرضا مفيضي - ٩٨١٠۶٠۵٩

على حاتمي تاجيك - ٩٨١٠١٣٨٥


انشکده مهندسی کامپیوتر آز معماری آز معماری آزمایش شماره ۵

۱ هدف

هدف از این آزمایش ساخت واحد محاسبات که طراحی آن در دستور کار آمده است خواهد بود.

۲ طراحی


از آنجایی که طرح کلی داده شده است طراحی خاصی نیاز ندارد. چند چیز کلی طراحی شده اند:



۱.۲ واحد رجيستر


این بخش خروجی بخش Adder/Subtractor به صورت یک گذرگاه DATIN و destination که نشان دهنده رجیستر مقصد است را ورودی می گیرد. همچنین ورودی کلاک و ریست هم برای کنترل رجیسترها داده می شود. ابتدا با توجه به destination و یک decoder یکی از رجیسترها داده می شود. ابتدا با توجه به R3 استفاده شده که ورودی S0 و وردی R3 از رجیسترهای R3 تا R3 استفاده شده که ورودی R3 از رجیسترهای R3 تا R3 استفاده شده که ورودی R3 آن هردو به خروجی دیکودر وصل شده تا فقط در صورت لزوم مقدار دهی شوند. (باتوجه به دیتاشیت تراشه زمانی که هردو R3 صفر باشند کاری انجام نمی شود و وقتی هردو یک باشند لود صورت می گیرد) در نهایت خروجی این ماژول طبق مدار به ماتلیپلکسر اصلی داده می شود.







۲.۲ مالتى پلكسر

مالتی پلکسر ۸ به ۱: این قطعه ۸ ورودی ۸ بیتی گرفته و با توجه به بیتهای انتخاب، ورودی مورد نظر را در خروجی بارگزاری می کند. برای ساخت این مالتی پلکسر ۱ به ۱، یک مالتی پلکسر ۴ به ۱ ساختیم و سپس به کمک آن، مالتی پلکسر نهایی را طراحی کردیم.








انشکده مهندسی کامپیوتر آز معماری آزمایش شماره ۵

۳.۲ جمع کننده و تفریق کننده

در این بخش دو ورودی A و B گرفته می شوند که با توجه به نوع o (o به معنای عمل جمع و یک عمل تفریق) عملیات انجام داده می شود. برای انجام تفریق همه بیتهای o D ایکس اور شده تا مکمل دو آن هنگام عمل تفریق بدست آید. برای انجام عملیات نیز از دو جمع کننده o بیتی استفاده شده که cout اولی o دومی قرار گرفته است. (به روش o cascade یک جمع کننده o بیتی ساختیم)




۳ تست

برای تست مدار به این صورت عمل می کنیم که ابتدا از ورودی مالتیپلکسر که رزرو بود و جمع آن با رجیستر R0 که در ابتدا صفر است جمع زده و در رجیستر مقصد می ریزیم زمانی که داده های تست در رجیسترها لود شدند با زدن یک کلاک (برای تست مدار و لود عددها از کلاک اتوماتیک استفاده نشده است و کلاک به صورت پوش باتن مورد استفاده قرار گرفته است) نتیجه در رجیستر مقصد ریخته خواهد شد. برای تست ابتدا عدد 101100 را در رجیستر صفر لود می کنیم و سپس به تست می پردازیم.



دانشکده مهندسی کامپیوتر آز معماری آز معماری آزمایش شماره ۵

۱.۳ تست جمع





دانشکده مهندسی کامپیوتر آز معماری آز معماری آزمایش شماره ۵

۲.۳ تست تفریق

