گزارش آزمایش چهارم

۱ هدف

در این آزمایش قصد داریم یک مبدل دهدهی به دودویی را طراحی و پیادهسازی کنیم. با فعال شدن سیگنال شروع مدار شروع به کار کرده و ورودی دهدهی را که یک عدد سه رقمی است به معادل دودویی آن تبدیل میکند و حاصل را در خروجی قرار میدهد و سیگنال پایان را فعال میکند.

۲ الگوريتم

برای تبدیل یک عدد دهدهی r رقمی به معادل دودویی به صورت زیر عمل میکنیم:

- ۱. عدد دهدهی ورودی را یک بیت به راست شیفت میدهیم.
- اگر با ارزشترین بیت رقم iام یک باشد از آن رقم 3 واحد کم میکنیم.
- ٣. مراحل اول و دوم را آنقدر تكرار ميكنيم تا تمام ارقام دهدهي صفر شوند.

در پایان بیتهایی که بوسیله شیفت به راست بیرون میآیند، عدد دودویی معادل عدد دهدهی ورودی را تشکیل میدهند.

۳ طراحی

ASM Chart \

مدار سه استیت اصلی دارد که شرح آن به صورت زیر است:

- ۱. ابتدایی: در این استیت منتظر سیگنال شروع هستیم و با فعال شدن آن ارقام عدد دهدهی در رجیسترهای D1 تا D3 ریخته میشوند.
- ۲. شیفت: در این حالت تا زمانی که تمام بیتهای ارقام دهدهی صفر نشدهاند و شمارنده به ۱۰ نرسیده، عدد دهدهی ورودی را یک بیت به راست شیفت میدهیم، شمارنده را یکی افزایش داده و به حالت تفریق میرویم. زمانی که تمام بیتهای دهدهی صفر شدند، کار به پایان رسیده و سیگنال پایان فعال می شود.
 - ٣. تفریق: در این حالت اگر باارزشترین بیت یک رقم یک باشد، ٣ واحد از آن عدد کم میکنیم.

۲ مدار اصلی

مدار اصلی کلاک، سیگنال شروع و ریست و عدد دهدهی را ورودی میگیرد. در خروجی هم سیگنال پایان و عدد دودویی وجود دارد. در شکل ؟ شمای کلی پیاده سازی آمده است .شکل ؟ نیز مدار اصلی را نمایش می دهد.

٣ واحد كنترل

بخش کنترلی مدار است که جابجایی بین استیتهای مختلف را کنترل میکند. سیگنال شروع و ریست، حاصل Or بیتهای عدد دهدهی ورودی و سیگنال ده بودن شمارنده به همراه کلاک را ورودی میگیرد. در خروجی سه حالت اصلی مدار یعنی استیتهای ابتدایی، شیفت و تفریق را نشان میدهد. شمای این بخش از مدار در شکل ؟ آمده است. روابط تبدیل حالات مدار به صورت زیر است:

$$\begin{split} S_0^+ &= S_0 \cdot \overline{Start} + S_1 \cdot \overline{DigitsOr} \cdot CounterIsTen \\ S_1^+ &= S_0 \cdot Start + S_1 \cdot \overline{DigitsOr} \cdot \overline{CounterIsTen} \, + S_2 \\ S_2^+ &= S_1 \cdot \overline{DigitsOr} \end{split}$$

۴ سیگنالهای کنترلی

این بخش از مدار وظیفه تولید سیگنالهای میانی با توجه به استیت فعلی مدار، عدد دهدهی و شمارنده را دارد. خروجی digits_or درواقع Or بیتهای عدد دهدهی است که در استیت دوم استفاده می شود. counter_is_ten نشان می دهد که شمارنده به ۱۰ رسیده است یا خیر. با توجه به چارت زمانی که هنوز همه بیتهای عدد دهدهی صفر نشده اند یا شمارنده به ۱۰ نرسیده باشد و در استیت شیفت باشیم، bload_counter_shift_out فعال است که نشان می دهد باید عدد دهدهی را یکی شیفت بدهیم و شمارنده را یک واحد افزایش بدهیم. خروجی mux_s برای زمانی است که در استیت ابتدایی باشیم و سیگنل شروع بیاید. (این سیگنال در بخش رجیسترها برای لود کردن ورودی اولیه در صورت صفر بودن و نگهداری ورودی قبلی درغیر این صورت است)

... ادامه...

۵ رجسترها

این بخش از مدار با گرفتن ارقام عدد دهدهی ورودی آنها را در رجیستر ذخیره میکند. ماکسهای دو به یک با توجه به $_{\rm S}$ mux $_{\rm S}$ mux ورودی جدید را لود میکنند یا از ورودی قبلی استفاده میکنند. برای نگهداری ارقام از تراشه شیفت رجیستر ۴ بیتی ۷۴۱۹۴ استفاده شده است. از جمع کننده ۴ بیتی ۴۰۰۸ برای کم کردن ۳ واحد از رقم درصورت نیاز استفاده شده است (ورودی $_{\rm S}$ آن رقم دلخواه و ورودی $_{\rm S}$ آن مکمل دو عدد $_{\rm S}$ یعنی ۱۱۰۱ است). از دو شیفت رجیستر $_{\rm S}$ بیتی ۷۴۱۹۸ برای نگهداری عدد دودویی خروجی استفاده شده است. همچنین برای نگهداری شمارنده از تراشه ۷۴۱۹۴ استفاده شده که با اتصال به یم جمع کننده می تواند یکی یکی افزایش یابد.

۴ تست

۱ عدد ۱

معادل دودویی عدد ۱،۱ است.

٢ عدد ٩٩٩

معادل دودویی عدد ۶۶۶، ۱۰۱۰۰۱۱۰۱۰ است.

٣ عدد ٩٩٩

معادل دودویی عدد ۹۹۹، ۱۱۱۱۰۰۱۱۱ است.