

به نام خدا



آزمایش شماره ۷

آزمایش معماری - دکتر سربازی آزاد

دانشکده مهندسی کامپیوتر


دانشگاه صنعتی شریف

نیمسال اول ۱۴۰۰-۰۱

امیرحسین هادیان - ۹۷۱۰۲۶۰۹

محمدرضا مفیضی - ۹۸۱۰۶۰۵۹

علی حاتمی تاجیک - ۹۸۱۰۱۳۸۵



شکل ۱: مدار اصلی

۱ هدف

هدف از انجام این آزمایش افزودن حافظه داده برای نگهداشتن داده‌ها (به خاطر محدودیت تعداد رجیستر) و همینطور افزودن دستورات شرطی به مجموعه دستورات را داریم.

۲ طراحی

در این بخش به (باز)طراحی ماشین می‌پردازیم. این طراحی از دو بخش کلی اعمال تغییرات در آزمایش قبل متناسب با نیازهای جدید و همینطور طراحی و پیاده‌سازی بخش‌های جدید نیز مانند مموری، بافر سه حالت و خط بایس داده و همینطور واحد کنترل نیز باید طراحی شوند. شکل ۱ نمایانگر مدار نهایی است.

۱.۲ تغییرات در مدل آزمایش قبل


در این بخش به تغییراتی که در آزمایش قبل ایجاد شده است می‌پردازیم.

۱.۱.۲ تغییرات PC

در این آزمایش شمارنده برنامه نیاز به قابلیت لود دارد که در شمارنده قبلی وجود نداشت. برای همین از دو تراشه ۴۵۱۶ (شمارنده چهاربیتی) استفاده شده است و از خروجی یکی به عنوان کلاک دیگری استفاده شده است تا یک شمارنده ۵ بیتی بدست بیاید. این تراشه‌ها دارای قابلیت لود هستند. شکل شمارنده برنامه جدید در تصویر ۲ آمده است.

۲.۱.۲ تغییرات ALU

جمع کننده و تفریق کننده نیاز به سیگنالهای خروجی بیت نقلی، صفر، سرریز و علامت است که به خاطر اینکه برای تشخیص سرریز نیاز به کرای ورودی و خروجی بیت آخر داریم جمع کننده‌های فعلی کارا نخواهند بود و به همین خاطر از هشت تمام جمع کننده استفاده شده است تا به



شکل ۲: Program Counter

این بیت ها دسترسی داشته باشیم. حاصل کار در شکل ۳ آمده است.

۲.۲ طراحی های جدید

۱.۲.۲ بافر سه حالت

برای خواندن و نوشتن روی مموری و تداخل نداشتن داده ها نیاز به یک باس داده هستیم جلوگیری از ورود داده های جمع/تفریق کننده به وسیله چند بافر سه حالت بدست می آید. شکل ۴ نشان دهنده این بخش است.

۲.۲.۲ RAM

از یک تراشه ۶۱۱۶ (SRAM) برای نگهداری داده های بینابینی استفاده شده است. سیگنال های نوشتن/خواندن فعال بودن آن توسط واحد کنترل نوشته می شود و آدرس ورودی آن از مقدار ثبات دستور می آید.

۳.۲.۲ واحد کنترل

در واحد کنترل برای تولید سیگنال های کنترلی با توجه به اینکه دستور از چه نوعی است (نوشتن/خواندن، دستورات منطقی/حسابی و یا دستورات پرش) تولید شده اند. همینطور کنترل ثبات پرچم ها نیز توسط این بخش تولید می شود که تنها در مواقع مناسب تغییر کنند. ساختار ساده این بخش در شکل ۵ آمده است.


۳ تست

برای تست ماشین ساخته شده از دو برنامه گفته شده استفاده می کنیم.


۱.۳ جمع فیبوناچی

کد برنامه به صورت زیر است:


sub	R0, R0	00100000	→ 20
add	R2, 0	00010100	→ 14
add	R3, 1	00011101	→ 1D
add	R1, 1	00001101	→ 0D
add	R0, 1	00000101	→ 05



شکل ۳: جمع/تفریق کننده



شکل ۴: بافر سه حالت



شکل ۵: واحد کنترل



```

                                add      R0,1      00000101 → 05
                                add      R0,R0      00000000 → 00
loop:   sub      counter      01100001 → 61
                                sub      R0,R0      00100000 → 20
                                add      R0,R2      00000010 → 02
                                add      R0,R1      00000001 → 01
                                add      R1,R1      00001001 → 09
                                add      R2,0       00010100 → 14
                                add      R3,R3      00011011 → 1B
                                sub      R0,R0      00100000 → 20
                                add      R0,R1      00000001 → 01
                                add      R3,R3      00011011 → 1B
                                load     counter      01000001 → 41
                                sub      R0,1       00100101 → 25
                                jz       end          10010110 → 96
                                store    counter      01100001 → 61
                                jmp      loop        11101000 → E8
end:    sub      R0,R0      00100000 → 20
                                add      R0,R3      00000011 → 03
                                store    sum         01100000 → 60
endd:   jmp      endd       11111001 → F9

```

sum 0
counter 1

که با توجه به برنامه نتیجه مورد نظر در ثبات سه و صفر موجود است. نتیجه تست در شکل ۶ آمده است.

۲.۳ جمع دو عدد ۱۶ بیتی


در دستور کار آزمایش گفته شده بود که دو عدد ۶۴ بیتی از حافظه خوانده و باهم جمع زده شوند ولی به خاطر اینکه نه دستور دسترسی به حافظه غیر مستقیم وجود داشت و نه دستور پرشی مبتنی بر بیت انتقالی و همینطور محدود بودن برنامه ها به ۳۲ دستور متاسفانه گروه ما نتوانست برنامه ای بنویسد که خواسته های سوال را برآورده کند به همین دلیل از یک برنامه برای جمع زدن دو عدد ۱۶ بیتی برای تست کمک گرفته شده است. در ابتدای برنامه اعدادی برای تست درون حافظه ریخته می شوند و سپس مراحل جمع آغاز می شود در نهایت ۱۶ بیت ریخته شده در حافظه از آن خوانده شده و در ثبات های ۰ و ۱ نگهداری می شوند تا نتیجه مشهود باشد.

برنامه به شکل زیر است:

```

sub      R0,R0      00100000 → 20
add      R0,-1      00000110 → 06      -1
store    0          01100000 → 60
sub      R0,R0      00100000 → 20
add      R0,1       00000101 → 05      1
add      R0,R0      00000000 → 00      2
add      R0,R0      00000000 → 00      4
store    1          01100001 → 61
add      R0,R0      00000000 → 00      8
store    8          01101000 → 68
add      R0,R0      00000000 → 00     16
store    9          01101001 → 69

```




شکل ۶: تست اول

load	0	01000000	→ 40
add		R1,0	00001100 → 0C
load	8	01001000	→ 48
add		R0,R1	00000001 → 01
store	16		01110000 → 70
load	1		01000001 → 41
add		R0,C	00000111 → 07
add		R1,0	00001100 → 0C
load	9		01001001 → 49
add		R0,R1	00000001 → 01
store	17		01110001 → 71
add		R1,0	00001100 → 0C
load	16		01010000 → 50
FAQ: jmp	FAQ		11111001 → F9

```
00000100 11111111
00010000 00001000
```

```
00010101 00000111
```

که در پایان آن ساختار حافظه در نهایت برنامه آمده است. شکل اجرای برنامه در شکل ۷ آمده است.



شکل ۷: تست دوم