به نام خدا



آزمایش شماره ۴

آز معماری - دکتر سربازی آزاد

دانشکده مهندسی کامپیوتر

دانشگاه صنعتی شریف

نيمسال اول ١-٠٠٠

گروه:

امیرحسین هادیان - ۹۷۱۰۲۶۰۹

محمدرضا مفيضي - ٩٨١٠۶٠۵٩

على حاتمي تاجيك - ٩٨١٠١٣٨٥

انشکده مهندسی کامپیوتر آز معماری آز معماری آزمایش شماره ۴

۱ هدف

در این آزمایش قصد داریم یک مبدل دهدهی به دودویی را طراحی و پیادهسازی کنیم. با فعال شدن سیگنال شروع مدار شروع به کار کرده و ورودی دهدهی را که یک عدد سه رقمی است به معادل دودویی آن تبدیل می کند و حاصل را در خروجی قرار میدهد و سیگنال پایان را فعال می کند.

٢ الگوريتم

برای تبدیل یک عدد دهدهی rرقمی به معادل دودویی به صورت زیر عمل می γ نیم:

- ۱. عدد دهدهی ورودی را یک بیت به راست شیفت می دهیم.
- ۲. اگر با ارزشترین بیت رقم أم یک باشد از آن رقم ۳ واحد کم میکنیم.
- ۳. مراحل اول و دوم را آنقدر تکرار می کنیم تا تمام ارقام دهدهی صفر شوند.
- در پایان بیتهایی که بوسیله شیفت به راست بیرون میآیند، عدد دودویی معادل عدد دهدهی ورودی را تشکیل میدهند.

٣ طراحي

ASM Chart 1.7

مدار سه استیت اصلی دارد که شرح آن به صورت زیر است:

- ۱. ابتدایی: در این استیت منتظر سیگنال شروع هستیم و با فعال شدن آن ارقام عدد دهدهی در رجیسترهای D1 تا D3 ریخته میشوند.
 مقادیر شمارنده، خروجی و سیگنال پایان ریست میشوند.
- ۲. شیفت: در این حالت تا زمانی که تمام بیتهای ارقام دهدهی صفر نشدهاند و شمارنده به ۱۰ نرسیده، عدد دهدهی ورودی را یک بیت به
 راست شیفت میدهیم، شمارنده را یکی افزایش داده و به حالت تفریق میرویم. زمانی که تمام بیتهای دهدهی صفر شدند، خروجی تا
 زمانی که شمارنده به ۱۰ برسد شیفت میخورد سپس کار به پایان رسیده و سیگنال پایان فعال میشود.
 - ٣. تفريق: در اين حالت اگر باارزشترين بيت يک رقم يک باشد، ٣ واحد از آن عدد كم ميكنيم.

این چارت در شکل ۱ آمده است.

۲.۳ مدار اصلی


مدار اصلی کلاک، سیگنال شروع و ریست و عدد دهدهی را ورودی می گیرد. در خروجی هم سیگنال پایان و عدد دودویی وجود دارد. در شکل ۲ شمای کلی پیاده سازی آمده است. شکل ۳ نیز مدار اصلی را نمایش می دهد.

٣.٣ واحد كنترل


بخش کنترلی مدار است که جابجایی بین استیتهای مختلف را کنترل می کند. سیگنال شروع و ریست، حاصل Or بیتهای عدد دهدهی ورودی و سیگنال ده بودن شمارنده به همراه کلاک را ورودی می گیرد. در خروجی سه حالت اصلی مدار یعنی استیتهای ابتدایی، شیفت و تفریق را نشان میدهد. شمای این بخش از مدار در شکل ۴ آمده است. روابط تبدیل حالات مدار به صورت زیر است:

$$S_0^+ = S_0 \cdot \text{Start} + S_1 \cdot \overline{\text{DigitsOr}} \cdot \text{CounterIsTen}$$


 $S_1^+ = S_0 \cdot \overline{\text{Start}} + S_1 \cdot \overline{\text{DigitsOr}} \cdot \overline{\text{CounterIsTen}} + S_2$
 $S_2^+ = S_1 \cdot \overline{\text{DigitsOr}}$



شکل ۱: ASM Chart




شکل ۲: شکل بیرونی مدار



شکل ۳: داخل مدار اصلی

انشکده مهندسی کامپیوتر آز معماری آز معماری آزمایش شماره ۴



شكل ۴: واحد كنترل

۴.۳ سیگنالهای کنترلی


این بخش از مدار وظیفه تولید سیگنالهای میانی با توجه به استیت فعلی مدار، عدد دهدهی و شمارنده را دارد. خروجی digits_or بیتهای عدد دهدهی است که در استیت دوم استفاده می شود. counter_is_ten نشان می دهد که شمارنده به ۱۰ رسیده در استیت شیفت باشیم، است یا خیر. با توجه به چارت زمانی که هنوز همه بیتهای عدد دهدهی صفر نشدهاند یا شمارنده به ۱۰ نرسیده باشد و در استیت شیفت باشیم، اصل Load_counter_shift_out فعال است که نشان می دهد باید عدد دهدهی را یکی شیفت بدهیم و شمارنده را یک واحد افزایش بدهیم. خروجی mux_s برای زمانی است که در استیت ابتدایی باشیم و سیگنال شروع بیاید (این سیگنال در بخش رجیسترها برای لود کردن ورودی اولیه در صورت صفر بودن و نگهداری ورودی قبلی درغیر این صورت است). شمای این بخش در شکل ۵ آمده است.


۵.۳ رجیسترها

این بخش از مدار با گرفتن ارقام عدد دهدهی ورودی آنها را در رجیستر ذخیره می کند. ماکسهای دو به یک با توجه به \max_s ورودی جدید را لود می کنند یا از ورودی قبلی استفاده می کنند. برای نگهداری ارقام از تراشه شیفت رجیستر γ بیتی γ بیتی ورودی قبلی استفاده شده است. از جمع کننده γ بیتی γ برای کم کردن γ واحد از رقم درصورت نیاز استفاده شده است (ورودی γ آن رقم دلخواه و ورودی γ آن مکمل دو عدد γ یعنی γ از دو شیفت رجیستر γ بیتی γ برای نگهداری عدد دودویی خروجی استفاده شده است. همچنین برای نگهداری شمارنده از تراشه γ از دو شیفت رجیستر γ بیتی γ بیتی γ برای نگهداری عدد دودویی خروجی استفاده شده که با اتصال به یک جمع کننده می تواند یکی یکی افزایش یابد. شمای این بخش در شکل γ آمده است.


۴ تست

توجه کنید که برای تست مدار باید قبل از زدن سیگنال شروع یکبار آنرا ریست کرد. شکلهای ۷ تا ۱۲ مربوط به تست اعداد تصادفی برای مدار هستند.







شکل ۵: سیگنالهای کنترلی




شكل ۶: رجيسترها




شکل ۷: تست عدد ۰



شکل ۸: تست عدد ۸




شکل ۹: تست عدد ۶۹




شکل ۱۰: تست عدد ۳۶۴

دانشکده مهندسی کامپیوتر آز معماری آز معماری آزمایش شماره ۴



شکل ۱۱: تست عدد ۵۱۷



شکل ۱۲: تست عدد ۹۶۲