به نام خدا



آزمایش شماره ۳

آز معماری - دکتر سربازی آزاد

دانشكده مهندسي كامپيوتر

دانشگاه صنعتی شریف

نيمسال اول ١-٠٠٠

گروه:

امیرحسین هادیان - ۹۷۱۰۲۶۰۹

محمدرضا مفيضي - ٩٨١٠۶٠۵٩

على حاتمي تاجيك - ٩٨١٠١٣٨٥

۱ هدف

در این آزمایش قصد طراحی و پیاده سازی یک جمع-تفریق کننده ممیز شناور ۱۲ بیتی داریم. اعداد ورودی نرمالیزه هستند و خروجی نرمالیزه شده خواهد بود. اگر در این فرآیند سرریز رخ بدهد یک خروجی این واقعه را نشان خواهد داد. پس از پایان عملیات نیز سیگنال پایان روشن خواهد شد.

۲ طراحی

ASM Chart 1.7

طراحی به این صورت است که مدار دارای چهار استیت اصلی است:

- ۱. ابتدایی: در این استیت منتظر سیگنال استارت میمانیم و زمانی که سیگنال استارت رسید ورودیها را در رجیسترهایی نگهداری می کنیم تا بتوانیم از آنها در آینده استفاده کنیم تا اگر در ورودی تغییری کردند اشکالی در محاسبات پیش نیاید.
- ۲. همگام سازی دو عدد: برای اینکه بتوانیم دو عدد ممیز شناور را با یکدیگر جمع کنیم و یا از هم کم کنیم باید توان برابر داشته باشند. برای همین عددی که توان کمتر دارد را آنقدری شیفت میدهیم و به توان آن میافزاییم تا توانها یکسان شوند (عددی که توان بیشتر دارد باارزش تر است).
- ۳. انجام محاسبات: زمانی که توانها برابر شدند با توجه به اینکه چه عملیاتی باید انجام شود (با توجه به اندازه عددها و علامت آنها و علملیات درخواست شده) عملیات را روی مانتیس ها انجام میدهیم و توان برابر شده در مرحله قبل خواهد بود.
- ۴. نرمالسازی: ممکن است که جواب تولید شده نرمال نباشد که باید نرمال شود. این کار به کمک روشی که در کلاس معماری کامپیوتر معرفی شده است انجام می شود.

چارت نهایی در شکل ۱ آمده است.

۲.۲ مدار اصلی

در شکل ۲ شمای کلی پیادهسازی آمده است. شکل ۳ نیز مدار اصلی را نمایش میدهد. در ادامه هر بخش آن به صورت مجزا بررسی خواهد شد.

٣.٢ مقايسه كننده

این بخش یک مدار ترکیبی است که با استفاده از سه مقایسه کننده چهاربیتی ساخته شده است. خروجی این بخش نتیجه مقایسه مانتیسها و توانها را به صورت جداگانه نمایش خواهد داد. به خاطر بداهت طراحی این بخش از توضیحات غیرضروری اجتناب شده است. شماتیک این بخش در شکل ۴ آمده است.

۴.۲ واحد کنترل

از این بخش می توان به عنوان مهم ترین بخش مدار یاد کرد. این بخش جابجایی بین استیتهای مختلف را کنترل می کند. ورودیهای آن شامل سیگنال شروع، سیگنال ریست، نتیجه مقایسه توانها و سیگنال اتمام نرمال سازی است. مدار ما شامل چهار استیت است (رجوع شود به شامل سیگنال شروع، سیگنال ریست، نتیجه مقایسه توانها و سیگنال اتمام نرمال سازی است. مدار ما شامل چهار استیتها به صورت وانهات در رجیستر فخیره می شود و خروجی رجیستر نیز به خروجی این ماژول می رود. این ماژول سه خروجی دیگر نیز دارد که برای شیفت دادن و لود کردن رجیسترهایی که اعداد را نگهمیدارد استفاده می شود. با توجه به چارت موجود در بخش ۱.۲ برای عملیاتهای تغییر استیت خواهیم داشت:

 $M_0^+ = \overline{(M_0 + M_1 + M_2 + M_3)} + \overline{Start}M_0 + Normalize \ Fin$


 $M_1^+ = M_0 Start + (equal\ exp) M_1$

 $M_2^+ = M_1(equal\ exp)$


 $M_3^+ = M_2 + M_3 \overline{Normalize \, Fin}$

و برای سیگنالهای کنترل نیز خواهیم داشت (توضیحات کارایی آن در بخش رجیسترها و تعیین علامت آمده است):







شکل ۱: چارت




شکل ۲: شمای کلی پیادهسازی



شکل ۳: مدار اصلی



شكل ۴: واحد مقايسه كننده



شكل ۵: بخش رجيسترها

 $s_1 = M_0 Satrt$ $s_{21} = exp \ bigger M_1$ $s_{22} = exp \ smaller M_1$


شماتیک واحد کنترل در شکل ۵ آمده است.

۵.۲ رجیسترها


از بخش Registers برای نگهداری از ورودیها زمانی که سیگنال استارت میخورد استفاده میکنیم. این بخش شامل دو تراشه شیفت رجیستر است که مسئولیت نگهداری و شیفت دادن احتمالی مانتیسها را دارد. همینطور از دو رجیستر با قابلیت انکریمنت نیز برای توانها استفاده میکنیم. این بخش علاوه بر سیگنال کلاک و اعداد ورودیمان سه سیگنال کنترلی نیز دریافت میکند که عملیات لود و شیفت را کنترل کند. سیگنال s در آن برای لود استفاده میشود و زمانی که این سیگنال یک باشد لود دادهها از ورودی اتفاق میافتد. دو سیگنال دیگر هرکدام برای کنترل شیفتدادن در هر کدام از اعداد هستند. خروجی این بخش دو عدد s و s خواهد بود (اینها با ورودیمان تفاوت دارند و مقادیر داخل رجیسترهایمان هستند). شماتیک این بخش در شکل s آمده است.

۶.۲ واحد تعیین علامت

این واحد زمانی که کلید استارت میخورد شروع به کار میکند. کار آن این است که سه چیز اصلی را مشخص کند: اینکه چه عملیاتی باید بین مانتیسها انجام بگیرد، علامت نهایی چه خواهد بود و اینکه آیا عدد دوم باید عکس شود یا نه (بین مانتیسها فقط جمع انجام می گیرد و از این تکنیک برای جمع و تفریق دو مانتیس استفاده می کنیم). شماتیک این قسمت از مدار در شکل ۷ آمده است.




شكل ۶: بخش رجيسترها



شكل ٧: تعيين علامت

انشکده مهندسی کامپیوتر آز معماری آزمایش شماره ۳




شكل ٨: تعيين علامت

۷.۲ واحد محاسبات مانتیس


این واحد با توجه به چیزی که واحد تعیین علامت مشخص کرده است یا مانتیس ها را با یکدیگر جمع میزند و یا اینکه آنها را از هم کم میکند. شکل این واحد در شکل Λ آمده است. این واحد همچنین دارای دو سیگنال کنترلی است که با توجه به استیتی که در آن هستیم عملیات لود مانتیس را انجام دهد. همینطور زمانی که در نرمال سازی نیاز به شیفت به چپ داریم در این واحد و با سیگنال کنترل شیفت انجام می شود. این سیگنال از خروجیهای واحد محاسبات توان است.

۸.۲ محاسبات توان

این واحد در دو بخش از محاسبات استفاده می شود. یکی زمانی که در استیت دوم هستیم و باید توان Aبه عنوان توان خروجی ریخته شود و دوم زمانی که در استیت نهایی هر کجا لازم باشد از توان یکی کم می کنیم که معادل با جمع کردن آن با مقدار 1111 است که در واقع همان منفی یک است، و هر کجا لازم باشد آن را شیفت می دهیم که با توجه به بیت شماره هشت خروجی و اینکه خروجی صفر نباشد و همچنین استیت تعیین می شود. شکل این واحد در شکل ۹ آمده است.



شکل ۹: محاسبات توان



شکل ۱۰: خروجی

۹.۲ محاسبه خروجی


این واحد خروجی نهایی توان و مانتیس و علامت را خروجی میدهد تا قابل نمایش باشد. در صورتی که خروجی صفر باشد، طبق قرار داد تمامی بیتهای خروجی صفر خواهد شد و در غیر این صورت، تمام ورودیها به خروجی متصل خواهند شد و تنها توان یکی زیاد میشود. شکل این واحد در شکل ۱۰ آمده است.

۱۰.۲ محاسبات سیگنالهای خروجی


در این واحد برخی از سیگنالهای خروجی لازم برای دیگر واحدها تولید می شود. خروجی man not zero زمانی فعال می شود که حاصل مانتیس خروجی صفر نباشد و حداقل یک بیت یک در آن وجود داشته باشد. خروجی zero زمانی فعال می شود که حاصل مانتیس صفر شده باشد و در استیت نهایی باشیم. خروجی inormalize fin زمانی فعال می شود که عملیات نرمال کردن تمام شده باشد یا به عبارتی، در استیت نهایی باشیم و بیت نهم یا همان بیت شماره هشت یک شده باشد یا کلا حاصل مانتیس خروجی صفر باشد یا underflow ن نجامی مقادیر out یک نباشد. شکل normal نیز زمانی فعال می شود که در استیت نهایی باشیم و بیت شماره هشت خروجی فعال شده باشد و تمامی مقادیر out یک نباشد. شکل این واحد در شکل ۱۱ آمده است.

١١.٢ واحد نتيجه

در این واحد، خروجیهای end و overflow محاسبه میشوند. خروجی end زمانی فعال میشود که که نرمال سازی به اتمام رسیده باشد و مدار در استیت اولیه نباشد. خروجی overflow نیز زمانی فعال میشود که بیت پرارزش مانتیس یک شده باشد و مقدار توان نیز حداکثر مقدار خود باشد و دیگر امکان شیفت دادن وجود نداشته باشد. خروجی underflow نیز طبق محاسبات انجام شده است اما چون خواستهی مدار موردنظر در صورت آزمایش نبودهاست، نشان داده نشده است.



شکل ۱۱: سیگنالهای خروجی




شكل ١٢: واحد نتيجه




۳ تست

۱.۳ جمع دو عدد مثبت




۲.۳ تفریق دو عدد مثبت







٣.٣ جمع دو عدد مختلفالعلامت



۴.۳ تفریق دو عدد مختلفالعلامت



۵.۳ تفریق منجر به اورفلو



۶.۳ جمع منجر به اورفلو

