# گزارش آزمایش سوم



دانشگاه صنعتی شریف **– زمستان ۹۹** 

## آزمایشگاه طراحی سیستمهای دیجیتال – دکتر اجلالی

نویسندگان: سروش جهانزاد – ۹۸۱۰۰۳۸۹ علی حاتمی تاجیک – ۹۸۱۰۱۳۸۵

### مقدمه

در این سند سعی شده تا گزارشی بر نحوه انجام آزمایش-سوم درس آزمایشگاه طراحی سیستمهای دیجیتال ارائه شود. کدهای مربوط بـه هـر بخش، فایل تست بنچ آن و مدید مربوط به گزارش در کنار این گزارش آمده است. از صبر و بردباری شما در مطالعه این سند بسیار سپاسگزاریم.

با احترام

سروش جهانزاد، على حاتمي تاجيك – بهار ١٤٠٠

```
۲ مقایسه کننده ترکیبی
```

مقایسه کننده ی تک بیتی (Cascadable 1-bit Comparator)

طراحي مدار

برای این بخش نیاز به یک ماژول داریم که با گرفتن بیتهای ورودی A و B که باید مقایسه شوند و سه بیت ورودی  $G_i$  و  $G_i$  و  $E_i$  و  $G_i$  و G

در طراحی این ماژول فرض می کنیم که حاصل مقایسه ی دو عدد M و M بدون در نظر گرفتن بیت پر ارزششان A و B)، در سه بیت ورودی B و B و B داده می شود. این ورودی ها قابلیت cascadable بودن را ممکن می کنند. اگر B و B تک بیتی باشند، چون هیچ بیستی پیش از A و B مقایسه نشده است، دو عدد در حالت یکسانی قرار دارند و بنابراین باید  $E_i$  برابر B و B مقایسه نشده است، دو عدد در حالت یکسانی قرار دارند و بنابراین باید  $E_i$  برابر  $E_i$ 

حال مشاهده می کنیم که در هر حالت کدام خروجی باید فعال و کدام باید غیرفعال باشد.

N>M از B بزرگتر باشد، چون این دو بیت با ارزش ترین بیتهای M و M هستند، بدون توجه بـه بیتهـای کمارزش تـر می تـوان گفت M>M برابر ۱ و دو خروجی دیگر برابر ۱ باشند.

N < Nمشابها اگر A از B کوچکتر باشد، چون این دو بیت با ارزش ترین بیتهای N و M هستند، بدون توجه به بیتهای کم ارزش تر می توان گفت M بر قرار است و باید A بر ابر ۱ و دو خروجی دیگر بر ابر M با باشند.

در حالتی که A و B برابر باشند، با توجه به بیتهای کمارزش تر که قبلا مقایسه شدهاند.باید تصمیم بگیریمـدر این حالت هـر کـدام از سـه ورودی G in و in که فعال باشد خروجی متناظر با آن فعال خواهد.بو د

کد

با توجه به حالات گفته شده، می توانیم جریان داده برای خروجی ها را به صورت زیر تعریف کنیم:

```
assign G_o = (A \rightarrow B) \mid \mid ((A == B) \&\& G_in);
assign E_o = (A == B) \&\& E_in;
assign L_o = (A < B) || ((A == B) && L_in);
                                                                        بنابراین ماژول طراحی شده در نهایت به صورت زیر خواهد بود:
module one_bit_comparator (
 Α.
 В,
 G_in,
 E_in,
 L_in,
 G_o,
 E o.
 L_o
input wire A, B, G_in, E_in, L_in;
output wire G_o, E_o, L_o;
assign G_o = (A > B) || ((A == B) && G_in);
assign E_o = (A == B) \&\& E_in;
assign L_o = (A < B) | | ((A == B) && L_in);
```

تست


برای تست این ماژول، تستبنچی مینویسیم تا تمام ورودی های ممکن را بررسی کند. دقت می کنیم که در هر لحظه تنها یکی از سه ورودی G\_in و L\_in می کنید.

```
module one_bit_comparator_tb;
  reg G_in, E_in, L_in, A, B;
  wire G_o, E_o, L_o;
  one_bit_comparator comparator(
    .A(A),.B(B),.G_in(G_in),.E_in(E_in),.L_in(L_in),.G_o(G_o),.E_o(E_o),.L_o(L_o));
```

endmodule

```
initial begin
  G_in <= 0;
  E_in <= 1;
  L_in <= 0;
   A <= 0;
  B <= 0;
  #10;
  A <= 0;
  B <= 1;
  #10;
   A <= 1;
  B <= 0;
   #10;
   A <= 1;
  B <= 1;
  #10;
  G_{in} \leftarrow 1;
  E_in <= 0;
  L_in <= 0;
  A <= 0;
  B <= 0;
  #10;
  A <= 0;
  B <= 1;
   #10 A <= 1;
  B <= 0;
  #10 A <= 1;
  B <= 1;
  #10;
  G_{in} \leftarrow 0;
  E_in <= 0;
  L_in <= 1;
   A <= 0;
  B <= 0;
  #10 A <= 0;
  B <= 1;
  #10 A <= 1;
  B <= 0;
   #10 A <= 1;
  B <= 1;
  #10;
 end
endmodule
```

نتیجه تست خواهیم دید که شکل موجها به صورت زیر در میآید و در نتیجه طراحی ما به درستی عمل میکند.



شكل ١: نتيجه تست مقايسه كننده يك بيتي گسترش پذير

### مقایسه کننده ۴ بیتی

طراحي مدار

در این بخش با طراحی سلسلهمراتبی و با استفاده از ماژول طراحی شده در بخش قبل، یک مقایسه کننده ی ۴ بیتی طراحی می کنیم.

با توجه به طراحی ماژول بخش قبل، در مقایسه ی دو عدد با استفاده از آن کافیست از سمت راست بیتها را در نظر بگیریم و بیت i ام را به i امین مقایسه کننده ی مقایسه کننده ی E\_in و E\_in و L\_in و E\_in برای مقایسه کننده ی مقایسه کننده بدهیم. در مقایسه ی بیت بیش از آن مقایسه نشده است، دو عدد در حالت یکسانی قرار دارند و بنابراین باید E\_in و برابر ۱ و E\_in و L\_in برابر ۰ باشند.

با این روش، با منطق در نظر گرفته شده حاصل مقایسه از بیت ۰ تا i در مقایسه کننده یه i ام تولید می شود و بنـابراین خروجیهـای G\_0 و G\_0 و E\_0 از مقایسه کننده ی E ام حاصل نهایی مقایسهی دو عدد E بیتی هسـتند که آنهـا را را بـه تـر تیب E و E و E نام گـذاری می کـنیم. ورودیهـای ماژول هـم اعداد E بیتی E و E خواهند بود که بیت i ام هر کدام، به ورودی متناظر E و E از مقایسه کننده ی E ام وصل می شوند.

حال برای طراحی یک مقایسه کننده ی ۴ بیتی، کافیست ۴ نمونه از ماژول بخش قبل را به روشی که توضیح دادیم و به صورت زنجیرهای به یکـدیگر متصل کنیم و بیتهای متناظر در ورودیهای ۴ بیتی A و B را به آنها متصل کنیم. توصیف مدار حاصل به صورت زیر خواهد بود.

```
module four_bit_comparator (
 В,
 G,
 Ε,
 L
 input wire [3:0] A;
 input wire [3:0] B;
 output wire G, E, L;
 wire [3:0] G_in;
 wire [3:0] E_in;
 wire [3:0] L_in;
 assign G_{in}[0] = 0;
 assign E_{in}[0] = 1;
 assign L_in[0] = 0;
 one_bit_comparator c0(
   .A(A[\emptyset]), .B(B[\emptyset]),
   .G_in(G_in[0]), .E_in(E_in[0]), .L_in(L_in[0]), .G_o(G_in[1]), .E_o(E_in[1]), .L_o(L_in[1])
 one_bit_comparator c1(
   A(A[1]), B(B[1]),
   .G_{in}(G_{in}[1]), .E_{in}(E_{in}[1]), .L_{in}(L_{in}[1]),
   .G_o(G_in[2]), .E_o(E_in[2]), .L_o(L_in[2])
 one_bit_comparator c2(
   .A(A[2]), .B(B[2]),
   .G_in(G_in[2]), .E_in(E_in[2]), .L_in(L_in[2]),
   .G_o(G_in[3]), .E_o(E_in[3]), .L_o(L_in[3])
 );
 one_bit_comparator c3(
   .A(A[3]), .B(B[3]),
   .G_in(G_in[3]), .E_in(E_in[3]), .L_in(L_in[3]), .G_o(G), .E_o(E), .L_o(L)
```

, **..** .

برای بررسی صحت کارکرد این مدار، تستبنچ زیر را در نظر می گیریم. با توجه به تعداد زیاد حالات ممکن برای ورودیهای A و B، از مقادیر رندوم برای آنها استفاده میکنیم.


```
module four_bit_comparator_tb;
reg [3:0] A;
reg [3:0] B;
```

endmodule

```
wire G, E, L;
four_bit_comparator comparator(.A(A),.B(B),.G(G),.E(E),.L(L));
reg [3:0] i;
initial begin
  for(i = 0; i < 15; i = i + 1) begin
  A = $random;
  B = $random;
  #10;
end
end
endmodule</pre>
```

نتايج تست


سی پس از اجرای شبیهسازی، مشاهده می کنیم که شکل موجها به صورت زیر در می آید و در حالات بررسی شده، عملکرد مدار درست و طبق انتظار است.



شكل ٢: نتيجه تست مقايسه كننده چهاربيتي

برسی سنتز مدار

در نهایت برای اطمینان از درستی کامل و سنتزپذیری مدار، با استفاده از ابزار سنتز ویوادو آن را برای یکی از نمونههای موجود در این نرم افزار سنتز میکنیم. در این آزمایش از xa7a15tcsg324-21 استفاده میکنیم. پس از انجام سنتز، مشاهده میکنیم که همه چیز به درستی پیش رفته و آزمایش موفقیت آمیز بوده است.




شكل ٣: نتيجه سنتز و امپليمنتيشن مدار

### مقايسه كننده سريال

طراحي مدار

٣

ر کی در این مدار به صورت زیر طراحی شده است که یک مدار ترتیبی سه وضعیتی است. به طور خلاصه اگر در هر وضعیتی بودیم اگر بیت با ارزش بیشتر بعدی با هم برابر بود در همان وضعیت میمانیم و غیر از این حالت اگر بیت اول صفر و دیگری یک بود به حالت کوچکتر و اگر برعکس بود به حالت بزرگتر خواهیم رفت. اگر از همان ابتدانیز بیتها با یکدیگر برابر بودند در استیت صفر یا همان برابری باقی خواهیم ماند۔



شكل ۴-حالتهاى مقايسه كننده سريال

حال برای حالتهای بالا با استفاده از دو فلیپفلاپ نوع دی، جدول حالت و جداول کارنو ساده سازی ها را انجام میدهیم. از آنجایی که تضمین شده است که قبل از مقایسه حتما ماژول ریست خواهد شد به همین خاطر حالتی را که فلیپفلاپها هردو یک باشند را در نظر نمیگیریم

$Q_1$	$Q_0$	a	b	$Q_1^+$	$Q_0^+$
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	0	0
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	0	1
1	0	0	0	1	0
1	0	0	1	0	1
1	0	1	0	1	0
1	0	1	1	1	0
1	1	0	0	0	X

جدول ١-جدول حالت مقايسه كننده سريال

Q <sub>1</sub> Q <sub>0</sub> \ab	00	01	11	10
00	0	0	0	1
01	0	0	0	1
11	X	X	X	X
10	1	0	1	1

D1 جدول -7ارنو برای


$Q_1Q_0 \ab$	00	01	11	10
00	0	1	0	0
01	1	1	1	0
11	X	X	X	X
10	0	1	0	0

D0 جدول -7جدول کارنو برای

$$D_1=a\,ar b+Q_1(a+ar b)$$
 که نتایج این دو جدول به صورت روبهرو خواهد بود:  $D_0=ar a\,b+Q_0(ar a+b)$ 

### ساخت DFF

برای نگهداری از وضعیت فعلی مدار به دو فلیپ فلاپ نوع دی نیازمندیم. در ادامه شکلی از شماتیک فلیپ فلاپ پیادهسازی شده آمده است (ایندکس وایرها که داخل کد از آنها به عنوان واسط استفاده شده است آمده است). پس از آن کد مربوط به یک فلیپ فلاپ آورده شده است که در ماژول مقایسه کننده این کد دو بار استفاده شده است. در ابتلل نیز تمام سیمها را صفر میکنیم تا به مشکلی برنخوریم. برای صحت کارایی فلیپ فلاپ، آنرا به صورت یک ماژول درآورده ایم تا آنرا تست کنیم (فایل ماژول و تست آن نیز در پوشه مربوط به این بخش از آزمایش موجود است) ولی در ماژول اصلی دو دفعه از این کد آمده است تا فلیپ فلاپ ها ساخته شوند.



شکل ۵-D Flip-Flop

```
wire connectorFF[7:0]; wire q; wire D; assign connectorFF[0] = D && (~clk); assign connectorFF[1] = (~D) && (~clk); assign connectorFF[2] = ~(connectorFF[0] || connectorFF[3]); assign connectorFF[3] = ~(connectorFF[1] || connectorFF[2]); assign connectorFF[4] = connectorFF[3] && clk; assign connectorFF[5] = connectorFF[2] && clk; assign connectorFF[6] = connectorFF[5] || reset; assign connectorFF[7] = ~(connectorFF[4] || q); assign q = ~(connectorFF[6] || connectorFF[7]);
```

ساخت مدار نهایی

حال که چهار سیم  $D_0$ ,  $D_1$  را داریم با توجه به نتایج بدست آمده از قسمت طراحی مدار این چهار سیم را مقدار دهی میکنیم و پس از آن نیز خروجی ها را اساین کرده (که عبارت بولی آن طبق شکل ۴ واضح است) و کارمان به پایان میرسد.

```
assign D1 = (a && (~b)) || (q1 && (a || (~b))); assign D0 = (b && (~a)) || (q0 && (b || (~a))); assign less = (~q1) && q0; assign greater = (~q0) && q1; assign equal = (~q1) && (~q0);
```

#### تست مدار


تمام کارایی های ماژول را درون یک تست می گنجانیم. مدار را برای سه جفت عدد تست می کنیم و بین هر کدام از reset ماژول استفاده می کنیم. کد تست

در ادامه کد مورد استفاده برای تست ماژول را می بینیم.

```
module test_serial_comparator;
    reg [7:0] num1 = 48;
    reg [7:0]num2 = 48;
    reg a=0, b=0, reset = 0, clk = 0;
wire greater, less, equal;
    serial_comparator uut(clk,a,b,reset,greater,equal,less);
    initial begin
    forever
        #5 clk = \simclk;
    end
    integer i=0;
    initial begin
        reset = 1; #10 reset = 0;
        for (i=0; i<8; i = i+1) begin
           a = num1[i];
           b = num2[i];
           #10;
        #10 reset = 1;#10 reset = 0;
        num1 = 32; num2 = 11;
        for (i=0; i<8; i = i+1) begin
           a = num1[i];
           b = num2[i];
           #10;
        end
        #10 reset = 1;#10 reset = 0;
        num1 = 37; num2 = 53;
        for (i=0; i<8; i = i+1) begin
           a = num1[i];
           b = num2[i];
           #10;
        end
        #5 $finish;
endmodule
```

### نتايج تست


تصویر زیر نیز نتیجه اجرای تست بالاست. همانطور که مشخص است ریست به صورت سریع تأثیر خود را میگذارد اما تغییرات در b و d تنها در لبه های بالارونده است. همینطور زمانی که I برابر با ۸میشود زمانی است که نتایج نهایی قابل مشاهده هستند. که ابتدا دو عدد برابر هستند، بعد عدد اول بزرگ تر است و سپس عدد اول کوچتر است. اما این ها تنها نتایج نهایی هستند و با توجه به a و b و num و num2 مشخص است که تأثیر گذاری بیت به بیت است (مثلاً در بخش دوم زمانی که اعداد ۱۱ و ۳۲ مقایسه می شوند، عدد ۱۱ در ۵ بیت ابتدایی بزرگ تر از عدد ۳۲ است اما در بیت ششم بزرگ تر شده است. اینکه در آن مرحله کدام بیت مورد برسی است از مقدار I مشخص می شود ).



شكل ۶: نتيجه تست بر روى مقايسه كننده سريال

#### سنت

در نهایت برای اطمینان از درستی کامل و سنتزپذیری مدار، با استفاده از ابزار سنتز ویوادو آن را برای یکی از نمونههای موجود در این نرم افزار سنتز می کنیم. در این آزمایش از xa7a15tcsg324-21 استفاده می کنیم. پس از انجام سنتز، مشاهده می کنیم که همه چیز به درستی پیش رفته و آزمایش موفقیت آمیز بوده است.



شكل ٧: نتيجه سنتز و امپليمنتيشن مدار مقايسه كننده سريال