وريلاگ - \ 5/8/24, 7:25 PM

## بانک ثبات

یک **بانک ثبات** شامل 32 ثبات 32 بیتی پیادہسازی کنید.

نوشتن در این ثبات به صورت سنکرون انجام میشود، به این معنی که اگر سیگنال write برابر 1 باشد، در لبه بالارونده کلاک داده موجود بر روی ورودی wrdata در ثبات شماره wraddr نوشته میشود، در مقابل rdaddr2 و rdaddr1 و rdaddr2 و and rdaddr2 و rdaddr3 و rdaddr3 و rdaddr3 و rdaddr3 قرار میگیرد.

نکته: عملیات خواندن حتی در زمان یک بودن write نیز انجام میشود.

نكته - 2: تعداد بيت وروديها و خروجيها را به درستي تنظيم كنيد.

#### ماژول

نام، ورودیها و خروجیهای ماژول را به شکل زیر تعریف کنید. (با اعمال نکته 2)

1 | module regfile (input clk, write, input rdaddr1, rdaddr2, wraddr, i

وریلاگ - ۱ - 5/8/24, 7:25 PM

## واحد محاسبه و منطق

یک واحد محاسبه و منطق، پیادهسازی کنید، دو ورودی 32 بیتی a و سیگنال کنترلی کنترلی بیادهسازی کنید، دو ورودی در ورودی دریافت میشوند، عملیات مورد نظر براساس سیگنال کنترلی روی دو ورودی انجام شده و در خروجی a درج میشود، در صورتی که حاصل عملیات صفر باشد مقدار 1 در خروجی a درج میشود.

ماژول

1 | module alu (input control, input a, b, output c, output zero);

در جدول زیر ارتباط سیگنال کنترل و عملیات مورد نظر واحد مشخص شده است:

Function	Control
And	0000
Or	0001
Add	0010
Xor	0011
SLL	0100
SRL	0101
Subtract	0110
SRA	0111

5/8/24, 7:25 PM \ وريلاگ - \

#### حافظه

یک **حافظه** شامل 1024 خانه یک بایتی (هشت بیتی) پیاده سازی کنید.

- این حافظه دو سیگنال جدا برای خواندن (از حافظه) و نوشتن (روی حافظه) دارد؛ زمانی که یکی از این دو ورودی فعال است، عملیات مورد نظر انجام میشود و زمانی که هر دو فعال یا هر دو غیرفعال هستند، هیچ عملیاتی انجام نمیشود و تنها خروجی rddata برابر صفر میشود.
  - در زمان فعال بودن write، مقدار rddata صفر میشود.
  - خواندن به صورت آسنکرون و نوشتن به صورت سنکرون انجام میشود.
- هر خانه این حافظه هشت بیت است اما پهنای نوشتن و خواندن ۳۲ بیت است. به این ترتیب اگر
  x, x+1, x+2, را داشته باشد، عملیات خواندن یا نوشتن بر روی بایتهای آدرس x, x+1, x+2, انجام می شود.
  - این حافظه little endian است، نحوه ساختن rddata و wrdata به شکل زیر است.

 $mem[x] \qquad \qquad mem[x+1] \qquad \qquad mem[x+2] \qquad \qquad mem[x+3]$ 

ماژول

1 | module mem (input clk, write, read, input addr, input wrdata, outpu

وريلاگ - \ ا 5/8/24,7:25 PM

# گسترش علامت

یک واحد گ**سترش علامت پارامتری** از n بیت به 32 بیت پیادهسازی کنید.

$$Max(n) = 31$$

ماژول

1 | module signextend (input in, output out);