



گزارش پروژه درس معماری کامپیوتر رشته : مهندسی کامپیوتر گرایش: سخت افزار

عنوان : SAYEH Basic Computer

استاد:

د کتر سعید شیری قیداری

تدریس یاران:

فرزان دهباشي - پرهام الواني

نگارش :


على ايزدي

فروردین ماه ۱۳۹٦

هدف از انجام این پروژه طراحی CPU سایه شامل component های مختلف واحد محاسبات، واحد دستورالعمل و سایر اجزای مورد نیاز این کامپیوتر و کنترل و ارتباط این اجزا از طریق Controller و Data Path است.

این کامپیوتر دارای دستورات ۸ بیتی و ۱۶ بیتی است و وجود ۱۶ address bus بیتی امکان ترکیب دو دستور ۸ بیتی و خواندن این دو دستور از مموری ۱۶ بیتی در یک کلاک را فراهم میکند.

ماژول اصلی این CPU در تصویر زیر مشاهده میشود.



- اجزای کامپیوتر (COMPONENTS)
- دستورالعمل ها (INSTRUCTIONS)
 - **DATAPATH** -
 - **CONTROLLER-**
 - -نتیجه گیری

اجزای کامپیوتر:

:ALU

بخش محاسباتی کامپیوتر که در آن عملیات زیر انجام میشود: And, or, shift left, comparison, addition, subtraction

هم چنین بخش های امتیازی پیاده سازی شده به شرح زیر است: Multiplication, Division, shift right, two's complement, XOR

واحد محاسباتی کامپیوتر اصلی (بدون بخش های امتیازی) شامل ۱۰ ورودی است که کنترلر وظیفه انتخاب کردن هر کدام برای مشخص کردن عملیات مربوطه را دارد. این واحد هم چنین دو خروجی برای مشخص کردن flag های کامپیوتر دارد که وقتی خروجی ALU صفر است Zflag را یک و وقتی خروجی دارای carry out است Cflag در واحدی به نام Status register که در زیر توضیح داده میشود نگه داری میشود.

:STATUS REGSITER

این بخش برای نگه داری Cout و Zout استفاده میشود. هم چنین این بخش قابلیت این را دارد که به صورت دستی flag ها set شوند.

:ADDRESSING UNIT

این بخش شامل دو جز program counter و address logic است که program counter رجیستری برای نگه داری آدرس خواندن از مموری در هر دوره زمانی اجرای یک دستور است و al مداری ترکیبی برای تغییر pc در عبارات شرطی با استفاده از دستور های branch conditional این CPU است.

:INSTRUCITON REGISTER

رجیستری است که برای نگهداری دستور خوانده شده از مموری استفاده میشود.

:REGISTER FILE

این مجموعه شامل ۶۴ رجیستر است که در هر لحظه میتوان به چهار رجیستر پشت سر هم آن مقدار داد. شماره ابتدای این ۶ رجیستر با ورودی ۶ بیتی window pointer مشخص میشود و شماره ۴ رجیستر نیز در خود دستور معین میگردد. رجیستر فایل دارای دو ورودی RFlwrite و RFHwrite است که فعال کردن این دو تا به ترتیب باعث مقدار دادن ورودی به ۸ بیت کم ارزش و پرارزش رجیستر های از قبل مشخص شده میشود.

رجیستر فایل دارای دو خروجی Rs و Rd است که برای انجام محاسبات رو رجیستر مقصد و مبدا انجام میگیرد.

:WINDOW POINTER

این رجیستر برای مشخص کردن شماره ابتدایی چهار رجیستر مبدا و مقصدی که پشت سر هم قرار گرفته اند استفاده میشود. مقدار دهی آن نیز با دستور (awp (add window pointer انجام میگردد.

:MEMORY

مموری این کامپیوتر دارای اندازه ۱۰۲۴ است که برای خواندن دستورها و ذخیره داده ها از آن استفاده مبشود.

نكات:

-همه رجیسترها حساس به لبه کلاک هستند تا در لبه کلاک مقدار خود را تغییر دهند اما دو واحد alu و address logic به صورت آسنکرون بوده تا در لحظه مقدار خود را روی ترتیب به دیتاباس و آدرس باس بریزند.

-همه این اجزا باید با ماژولی به نام Data Path به یکدیگر سیم کشی شوند

-ورودی های همه ی این اجزا توسط ماژولی به نام controller کنترل میشوند تا دستورات مورد نیاز را بتوان طبق آن ها انجام داد.

دستورالعمل ها:

15 OPCOPE	12	11	10	09		07	00
OPCODE Left			Right		Immediate		

هر دستور العمل فرمي مطابق شكل بالا دارد.

قسمت left و right به ترتیب برای مشخص کردن یکی از چهار رجیستر ، رجیستر فایل است که به ترتیب برای رجیستر مقصد و مبدا استفاده میشوند.

قسمت opcode برای تعیین کردن نوع دستور استفاده میشود. هم چنین دستور هایی که نیاز به رجیستر مبدا یا مقصد را ندارند از قسمت left و right برای مشخص کردن دستور های بیشتر استفاده میشود.

هر دستور ۱۶ تایی میتواند ترکیب دو دستور Λ تایی باشد که shadow نامیده میشود. یعنی در هر fetch از مموری ابتدا دستور اول و سپس دستور دوم اجرا میشود.

قمست دوم که immediate نامیده میشود برای دستور هایی که شامل مقادیری برای انتقال به رجیستر ها هستند استفاده میشود مانند: move immediate low

به طور کلی دستورات این کامپیوتر شامل دستورهای زیر میباشند:

- -دستور های محاسباتی توسط ALU
- دستورهایی برای set و clear رجیسترهای status
 - -دستورات no operation و hult
 - دستورات انتقال به رجیسترفایل و مموری
 - دستورات خواندن از ورودی و نوشتن در خروجی
 - دستورات شرطی


لیست همه دستورها به شرح زیر است:

Instruction Mnemonic and Definition		Bits 15:0	RTL notation: comments or condition	
nop	No operation	0000-00-00	No operation	
hlt	Halt	0000-00-01	Halt, fetching stops	
szf	Set zero flag	0000-00-10	Z <= '1'	
czf	Clr zero flag	0000-00-11	Z <= '0'	
scf	Set carry flag	0000-01-00	C <= '1'	
ccf	Clr carry flag	0000-01-01	C <= '0'	
сwр	Clr	0000-01-10	WP <= "000"	
	Window pointer			
mvr	Move Register	0001-D-S	$R_D \le R_S$	
1da	Load Addressed	0010-D-S	$R_D \ll (R_S)$	
sta	Store Addressed	0011-D-S	$(R_D) \le R_S$	
inp	Input from port	0100-D-S	In from Rs write to RD	
oup	Output to port	0101-D-S	Out to port RD from Rs	
and	AND Registers	0110-D-S	$R_D \leq R_D \& R_S$	
orr	OR Registers	0111-D-S	$R_D \le R_D \mid R_S$	
not	NOT Register	1000-D-S	$R_D \le R_S$	
shl	Shift Left	1001-D-S	R _D <= sla Rs	
shr	Shift Right	1010-D-S	R _D <= sra Rs	
add	Add Registers	1011-D-S	$R_D \leq R_D + R_S + C$	
sub	Subtract Registers	1100-D-S	$R_D \leq R_D - R_S - C$	
mul	Multiply Registers	1101-D-S	$R_D \leftarrow R_D * R_S : 8-bi$ multiplication	
cmp	Compare	1110-D-S	R_D , R_S (if equal: $Z=1$; i $R_D < R_S$: $C=1$)	
mil	Move Immd Low	1111-D-00-I	R _{DL} <= {8'bZ, I}	
mih	Move Immd High	1111-D-01-I	$R_{DH} \le \{I, 8bZ\}$	
spc	Save PC	1111-D-10-I	$R_D \leq PC + I$	
jpa	Jump Addressed	1111-D-11-I	$PC \le R_D + I$	
jpr	Jump Relative	0000-01-11-1	PC <= PC + I	
brz	Branch if Zero	0000-10-00-I	PC <= PC + I :if Z is 1	
brc	Branch if Carry	0000-10-01-I	PC <= PC + I :if C is 1	
awp	Add Win pntr	0000-10-10-I	WP <= WP + I	

:Data path

این ماژول شامل سیم کشی همه کامپوننت های تعریف شده است. در این ماژول از بافر هایی استفاده شده است تا مشخص کنند در هر لحظه خروجی کدام یک از اجزا روی data bus یا address bus قرار گیرند.

مطابق شکل زیر اجزا به یکدیگر وصل شده اند:



در زیر کد vhdl مربوط به وصل کردن اجزای مختلف در vhdl آمده است:

```
AddressUnitRSideBus <= Right when Rs on AddressUnitRSide='1' else
                      Left when Rd_on_AddressUnitRSide='1' else
                      "ZZZZZZZZZZZZZZ;
Addressbus <= Address;
Databus <= Address when Address on Databus ='1' else
          ALUout when ALU_on_Databus='1' else
           "ZZZZZZZZZZZZZZ;
OpndBus(7 downto 0) <= IRout(7 downto 0) when IR_on_LOpndBus='1' else
OpndBus(15 downto 8) <= IRout (7 downto 0) when IR_on_HOpndBus ='1' else
                        "ZZZZZZZ";
OpndBus <= Right when RFright_on_OpndBus ='1' else
              ZZZZZZZZZZZZZZZ;
Zout <= SRZout;
Cout <= SRCout;
Instruction <= IRout(15 downto 0);</pre>
ShadowEn <= '0' when IRout (7 downto 0 ) = "00001111" else '1';
Laddr <= IRout(11 downto 10) when Shadow='0' else
         IRout(3 downto 2);
Raddr <= IRout(9 downto 8) when Shadow='0' else
         IRout(1 downto 0);
```


:CONTROLLER

این بخش برای تصمیم گیری برای انجام دستورات است. کنترلر با استفاده از ماشین حالت متناهی FSM تصمیم میگیرد که برای انجام هر دستور مشخص کدام یک از سیگنال های ورودی DATA PATH فعال شوند تا عملیات مربوطه انجام گردد.

استیت ماشین استفاده شده در کنترلر شامل ۱۱ استیت به شرح زیر اند:

- -RESET: با استفاده از سیگنال ExternalReset وارد این استیت میشویم
 - -HALT: در این استیت کامپیوتر متوقف میشود تا زمانی که ریست شود.
- -FETCH: در این مرحله سیگنال خواندن از حافظه فعال میشود تا مقدار حافطه روی دیتاباس قرارگیرد
 - -MEMREAD: در این مرحله مقدار از حافظه خوانده شده و اکنون دیتاباس مقدار حافظه را روی خود دارد.
 - -EXE1: این مرحله برای انجام ۸ بیت اول دستور انجام میشود
- نجام ۸ بیت دوم دستور و برای هندل کردن دستورات: EXE2: این مرحله برای انجام میگیرد. Shadow
- -EXE1LDA: این مرحله برای دستور load addressed انجام میگرد تا بتوان کلاک اضافه مورد نیاز برای خواندن از حافظه و ریختن مقدار حافظه در رجیستر فایل را هندل کرد.
 - LOAD این مرحله مطابق مرحله قبل ولی برای انجام دستور: EXE2LDA: زمانی که در Λ بیت دوم قرار میگیر د استفاده میشو د
- -INCPC: این استیت نیز برای انجام دستوراتیی که نیاز به یک کلاک اضافه تر برای افز ایش program counter را دارند استفاده میشود
- -EXE1STA, EXE2STA این دو مرحله :EXE1STA, exe2STA استفاده میشوند.

FSM طراحی شده مطابق شکل زیر است:



تست:

در پایان تست با مقدار دهی مموری با استفاده از دستورات زیر انجام گرفت:

```
buffermem(0) := "00000000_00000110"

-- mil r0, 01011101
buffermem(1) := "11110000_01011101"

-- mih r0, 00000101
buffermem(2) := "11110001_00000101"

-- mil r1, 00000001
buffermem(3) := "11110100_00000001"

-- mih r1, 00000000
buffermem(4) := "11110101_00000000"

-- add r1, r0
buffermem(5) := "000000000_10110100"
```

نتيجه گيري:

پردازنده سایه که توسط دکتر نوابی طراحی شده است با استفاده از زبان طراحی سخت افزار VHDL به طور کامل در تاریخ ۱ اردیبهشت تست وانجام آن به اتمام رسید.