

گزارش پروژه درس معماری کامپیوتر

رشته: مهندسی کامپیوتر

گرایش: سخت افزار

عنوان :

SAYEH CACHE

استاد:

دکتر سعید شیری قیداری

تدریس یاران:

فرزان دهباشی – پرهام الوانی

نگارش:

على ايزدي

تيرماه ۱۳۹۶

چکیده:

هدف از این پروژه طراحی کش برای کامپیوتر پایه سایه است. ماژولی که بین حافظه اصلی و cpu قرار میگیرد تا سرعت دسترسی به داده و دستور العمل را افزایش دهد. ییاده سازی کش با استفاده از زبان vhdl انجام شده و تست های

پیاده سازی کش با استفاده از زبان vhdl انجام شده و تست های مختلفی به تنهایی و متصل به سایه روی آن انجام گرفته است.

ماژول ها:

ماژول های cache عبارتند از:

Data Array -1

Tag valid array - ۲

Most recently used array - "

Miss hit logic - 4


Cache - ۵

Memory -8

Ram(memory-cache) -Y

این نوع کش از نوع 2-way set associative است.

ساختار کش طراحی شده مطابق شکل زیر است:



. Data array ماژول

این ماژول برای نگه داری داده ها است که شامل یک ۴۴ way تایی میباشد. هر داده دارای طول ۱۶ بیت است.

سیگنال آدرس مشخص کننده ردیفی است که داده باید در آن نوشته شود.



اثول tag valid array ماژول

این ماژول برای نگه داری ۴ بیت تگ که ۴ بیت آخر آدرس هستند و هم چنین برای نگه داری بیت valid استفاده میشود.

بیت valid ابتدای کار و زمانی که داده ای در memory نوشته میشود چون آن داده دیگر در کش اعتبار ندارد invalid یا صفر میشود.



e most recently used array ماژول

از این ماژول زمانی استفاده میشود که هر دو way یک ردیف data array پر شده باشد و داده ای بخواهد در یکی از این دو way ها نوشته شود، آن گاه این ماژول در خروجی خود شماره way که باید داده ی جدید در آن جایگزین شود را به data میدهد.

در کش طراحی شده از policy زیر استفاده شده است:

داده ای که تاکنون بیشترین بار استفاده شده است را با داده جدید جایگزین میکنیم. برای این کار از یک شمارنده برای هر way مانند data array استفاده میکنیم و هر زمانی که داده ای در کش hit شد خانه مربوط به آن را یک واحد افزایش میدهیم. و هر زمانی که داده ی جدیدی در کش نوشته میشود خانه شمارنده مربوط به آن ریست میشود.

ماژول miss hit logic .

این ماژول برای مقایسه تگ آدرس جدید با تگ داده های موجود در کش استفاده میشود.

سه ورودی آن عبارتند از تگ آدرس داده شده و و تگ های ذخیره شده در way ۲ با index آدرس داده شده.

این سه ورودی با هم مقایسه میشوند و خروجی های hit, w0, w1 را تولید میکنند تا مشخص کنند

اولاً داده hit شده است و در کش وجود دارد یا خیر

دوماً اگر hit شده است با كدام يك از way ها در index فعلى hit خورده است.



ماژول cache :

این ماژول به عنوان data path برای وصل کردن ماژول های ذکر شده در بالا استفاده میشود.

از هر کدام از ماژول های data array و tag valid array دو بار stag valid array میشود زیرا کش مورد نظر way set associative میشود زیرا کش مورد نظر

سیگنال های enable این چهار ماژول نیز به صورت gate level در همین ماژول مشخص میشوند.

کد data path ماژول کش به طور خلاصه برای فهم بهتر در زیر آورده شده است.


ماژول ram:

این ماژول به عنوان ماژول جایگزین مموری sayeh قرار میگیرد که در آن دو ماژول مموری اصلی و cache به هم متصل میشوند.

mem : memory port map (clk, writemem, address, ram_Data_in ,ram_Data_out, memdataready); ch : cache port map (clk, write_to_cache_temp, write_temp, reset_n, address, cache_wrdata, outdata, hit_temp);

کنترلر کش نیز در این ماژول قرار دارد.

Fsm طراحی شده مطابق شکل صفحه بعد است.



initial : S0

writemem<='1'; ram_Data_in<=indata; : S1</pre>

nothing to be done: S2

write_to_cache <='1'; cache_wrdata<=ram_Data_out; : S4</pre>