

پروژه پایپ لاین سیاه

در مرحله اول Datapath مورد نیاز برای طراحی پایپ لاین بوس سیگنال های کنترلی را رسم می کنیم.
سیگنال های کنترلی مورد نیاز برای مانتول های اصلی و MUX های مورد نیاز را مشخص می کنیم.

در مرحله بعد انواع Hazard های موجود را بررسی می کنیم.

برای انواع Hazard کنترلی برای رفع آن ها ارائه می دهیم.

در پایان رجیسترهای مورد نیاز برای طبقات پایپ لاین را مشخص می کنیم.


Instruction Fetch

Instruction Decode


Execute

Memory

Write back



شکل کلی Datapath مطابق شکل زیر است.



رجیسترهای کنترلی مربوط به هر طبقه با استفاده از رجیسترهای بالای ۳ مرحله بعد انتقال می یابند.

ورودی رجیسترهای بالای Memory یا از خروجی ALU نوشته می شود.

برای مشخص کردن آدرس در رجیسترهای از سه سیگنال WP و src1 و src2 استفاده می کنیم.

data path بابای انواع دستورات کامل می‌لنیم

1- دستورات : $cmp, mul, sub, add, shl, shr, not, or, and, mvr$

نتیجه این نوع دستورات در ALU در طبقه EX انجام شده و نتیجه آن در محدوده WB در رجیستر قابل رنج می‌شود

2- دستورات LDA و STA : برای انجام این دو دستور نیاز داریم تا ALU مستقیماً با بیت کشی می‌آید
از ورودی خود را در خروجی خود قرار دهد

برای دستور LDA : $R_D \leftarrow (R_S)$ ، R_S را در خروجی ALU قرار می‌دهیم تا وارد رجیستر MEM در طبقه WB شود و خروجی MEM در رجیستر WB وارد R_D رجیستر قابل رنج می‌لنیم .

برای دستور STA : $(R_D) \leftarrow R_S$ ، R_D که آدرس مقصد می‌باشد را در خروجی ALU قرار می‌دهیم تا مستقیماً وارد رجیستر MEM شود . R_S را هم با کشیدن سیگنال مستقیم از R_S (قبل از ALU) وارد ورودی MEM data می‌لنیم

3- برای دو دستور mil و $imih$ نسبت immediate را به جای R_S وارد ALU می‌لنیم تا مستقیماً دستورات
می‌سازد نتیجه در رجیستر WB در رجیستر R_D نوشته می‌شود

4- دستورات szf, czf, scf, ccf

رجیسترهای Z و C بین دو قسمت EX/MEM قرار می‌گیرند برای 4 دستورات بالا می‌توان با استفاده
از بیت‌های کنترلی مقدار آن‌ها را set و $clear$ می‌لنیم

در حالت عادی برای دستوراتی مانند cmp با استفاده از کنترل می‌توان تعیین کرد که خروجی‌های
Z و C ، set می‌شوند

5- دستورات inp و out مشابه با دو دستور LDA و STA انجام می‌شوند
با این تفاوت که جهت اختراق ما نزد MEM در طبقه MEM استفاده می‌شود.

6- برای دستور cwp ، awp یک $adder$ در طبقه ID به هم وصل می‌شود و ورودی‌های آن I و wp (رجیستر IF/ID) است که با استفاده از یک گتتری خروجی این $adder$ یا مندرجست برای دستور cwp و یا جمع دو ورودی است برای دستور awp . در نهایت این خروجی در رجیستر wp مرحله ID/EX قرار می‌گیرد.

7- spc : pc از مرحله IF در رجیسترهای میانی pc منتقل می‌شود در مرحله WB با خروجی mux که ورودی‌های آن تا الان خروجی ورودی خروجی alu بوده خروجی pc (MEM/WB هم) که آن اضافه می‌شود و با استفاده از یک گتتری در رجیستر قابل نوشته شده و ذخیره می‌شود.

$$\begin{aligned} PC &\leftarrow R_D + I && JPA \\ PC &\leftarrow PC + I && JPR \end{aligned}$$

برای دستور JPA عمل جمع I و R_D را در مرحله EXE انجام می‌دهیم و خروجی آن را به ورودی PC و MUX قرار می‌دهیم. اما برای دستور JPR با استفاده از یک $adder$ در مرحله ID ، $PC + I$ را در ورودی MUX PC قرار می‌دهیم. علت تفاوت در انجام add در دو دستور بالا در دو مرحله به خاطر این است که در دستور JPA جابجایی R_D از رجیستر قابل زمان ببرد و اگر add در همان طبقه انجام شود از طول کلاک بیش‌تر می‌شود. بنابراین در $Hazard$ گتتری برای JPA دو $stall$ و برای JPR یک $stall$ خواهد خورد.

$$\begin{aligned} \text{branch if zero} &\leftarrow \text{brz} \\ \text{branch if carry} &\leftarrow \text{brc} \end{aligned}$$

این دو دستور مشابه دستور JPR ، $PC + I$ که در مرحله ID با استفاده از همان $adder$ انجام می‌شود اما جابجایی $branch$ در مرحله EXE تشخیص می‌شود پس باید PC را با استفاده از رجیستر PC در ID/EXE به مرحله EXE انتقال دهیم و در آنجا گتتری تشخیص می‌دهد که $branch$ باید انجام شود $PC + I$ ذخیره شده در رجیستر PC ، ID/EXE را به ورودی MUX ، PC انتقال دهد.


چون مشخص شدن branch برای این 4 دستور حتماً باید در ALU انجام شود و نمی‌توان سخت‌افزاری
 مراگانه برای آن در نظر گرفت تا همانند MIPS مرحله ID انجام شود پس ناچاریم به آن را در مرحله EXE
 مشخص کنیم. پس فعلاً برای مشخص شدن branch و ورودی PC نیاز است که برای این دو دستور
 باید لاین 2، stall بخورد

10- دستور nop : به سخت‌افزار خبری ندارد زیرا می‌توان با استفاده از کنترل‌ها سیگنال‌های کنونی نوشتن
 در رجیستر فایل یا صدور یک خروجی بدون تأثیری در داده‌های موجود داشت

الف- دستور HLT ← Fetching stops

چون نیاز نداریم هستیم به HLT در همین مرحله Fetching مشخص داده شود پس با سخت‌افزار
 خبری آن را در مرحله IF مشخص می‌کنیم که اگر دستور HLT بود PC قبل از این تغییر مقدار کنونی آن در خروجی رجیستر شود

باتوجه به توضیحات برای دستورات Datapath همان‌طور که زیر است.



تا این لحظه تعداد رجیسترهای مورد نیاز مطابق زیر است

IF/ID: PC, WP, opcode, D, S, I $\rightarrow 6$

ID/EXE: EXE, MEM, WB, PC, I, S, D, WP, D $\rightarrow 9$

EXE / MEM: MEM, WB, PC, C, Z, WP, D $\rightarrow 7$

MEM/WB: WB, PC, WP, D $\rightarrow 4$

انواع انواع Hazard ها که موجود نخه‌ی رفع آن ها را بررسی می کنیم.

1- Structural: از دو معماری می برای دستورالعمل و دیگری برای داده استفاده می کنیم.

2- Data hazard

نمای اتفاق می افتد که رجیستر مقصد در دستور فعلی با رجیستر مبدأ در دستور بعدی برابر

باشد. چون در طبقه WB بنی در رجیستر مقصد نوشته می شود پس این نوع Hazard

اتفاق می افتد. برای دو دستور بعدی هم اگر همین شرط برقرار باشد

ما هم این نوع Hazard اتفاق می افتد

مبدأ	مقصد		
add (R1) R2		1	add (R1) R2
add R3 (R1)		-	add R2 R3
			add R4 (R1)

برای حل این مشکل جلوگیری از Stall خوردن از forwarding استفاده می کنیم


forwarding چیست که pipeline اضافه می شود و در آن مانند کنترلر شرط های زیر استاندارد

رجیسترهای میانی به انتقال داده شدند چه می شوند که اگر مقدار برابر forwarding ای می شوند

if EX/MEM $R_d = ID/EX R_d \text{ or } R_s$

if MEM/WB $R_d = EX/MEM R_d \text{ or } R_s$

برای پیاده سازی سخت افزاری آن ورودی ALU می باشد این به R_s و R_d استفاده کنیم
 از خروجی ALU در مراحل بعدی یعنی MEM و WB استفاده می کنیم تا مستقیماً در کاسه
 دستورات بعدی استفاده می شود.



اگرچه در شرط صحتی قبل نیز
 همان با هم برقرار بود
 ورودی های ALU از مرحله
 MEM/WB انتقال می یابند

دفع دومی از data hazard وجود دارد نمی توان آن را با Forwarding به صورت کامل حل کرد و
 در دستور LDA این اتفاق رخ می دهد زیرا داده بخلاف حالت قبل که در خروجی ALU ای در
 می شد در این دستور در مرحله MEM آماده می شود بنابراین نیاز است تا pipe line با stall
 در ID بکشد

برای تشخیص آن در Forwarding unit از شرط های زیر استفاده می کنیم.

IF ID/E MemRead and

ID/EXE $R_d = R_s$ or R_d

stall هم مشابه آن می د datapath گفته شد ایم می شود یعنی PC همان مقدار

می ماند و رجیسترهای مرحله ID/EXE همی رست می شوند تا دوای NOP این می شود

مشکلی که در دستورات JPA و JPR و brz و brc گفته شد نیاز به stall برای

مستثنی شدن branch یا مستثنی شدن مقدار جدید PC نداریم

JPR → stall → $PC \leftarrow PC + I$ → در مرحله ID انجام می شود

JPA → " → $PC \leftarrow R_D + I$ → در مرحله ID انجام می شود

اما تا مستثنی شدن شرط

branch در EXE به PC انتقال می یابد

$\left. \begin{matrix} brz \\ brc \end{matrix} \right\} \Rightarrow \text{stall} \rightarrow PC \leftarrow PC + I \rightarrow$
 هنوز در مرحله EXE

مستثنی و مقدار جدید PC به PC انتقال می یابد.

تست‌های 4 دستور در مرحله decode انجام می شود و با سخت افزار موجود به تعداد مورد نیاز هر دستور

stall می خورد.

برای حل این مشکل از delayed branch استفاده می کنیم

که به کامپایلر نویسن این اجازه را می دهد دو دستور یا یک دستور بعد از دستورات پیش بردن شود

به این معنی که تا عدم انجام پیش رو وقوع پیوند

در این صورت دستورهای 1 تا 2 stall نخواهند داشت.

روش دیگر نیز استفاده از dynamic branch prediction است