



Εθνικό Μετσόβιο Πολυτεχνείο

Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών
Υπολογιστών

Ψηφιακά Συστήματα VLSI

1η Εργαστηριακή Άσκηση

Αλικάρης Αντώνιος Δημήτριος (03118062)

A2: Δυαδικός αποκωδικοποιητής 3 σε 8

Παρακάτω παρουσιάζονται οι κώδικες σε dataflow και behavioral περιγραφή, καθώς και ο κώδικας του testbench.

Κώδικας dataflow

```
1  LIBRARY IEEE;
2  USE IEEE.std_logic_1164.ALL;
3
4  ENTITY dec3to8 IS
5      PORT (
6          enc : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
7          dec : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
8  END dec3to8;
9
10 ARCHITECTURE dataflow OF dec3to8 IS
11 BEGIN
12     WITH enc SELECT
13         dec <=  "00000001" WHEN "000",
14                 "00000010" WHEN "001",
15                 "00000100" WHEN "010",
16                 "00001000" WHEN "011",
17                 "00010000" WHEN "100",
18                 "00100000" WHEN "101",
19                 "01000000" WHEN "110",
20                 "10000000" WHEN OTHERS;
21 END dataflow;
```

Κώδικας behavioral

```
1  LIBRARY IEEE;
2  USE IEEE.std_logic_1164.ALL;
3
4  ENTITY dec3to8 IS
5      PORT (
6          enc : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
7          dec : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
8  END dec3to8;
9
10 ARCHITECTURE behavior OF dec3to8 IS
11 BEGIN
12     PROCESS (enc)
13     BEGIN
14         CASE(enc) IS
15
16             WHEN "000" => dec <= "00000001";
17             WHEN "001" => dec <= "00000010";
```

```

18         WHEN "010" => dec <= "00000100";
19         WHEN "011" => dec <= "00001000";
20         WHEN "100" => dec <= "00010000";
21         WHEN "101" => dec <= "00100000";
22         WHEN "110" => dec <= "01000000";
23         WHEN OTHERS => dec <= "10000000";
24
25     END CASE;
26 END PROCESS;
27 END behavior;

```


Κώδικας testbench

```


1  LIBRARY IEEE;
2  USE IEEE.std_logic_1164.ALL;
3  USE IEEE.numeric_std.ALL;
4  USE IEEE.std_logic_unsigned.ALL;
5
6  ENTITY dec3to8_tb IS
7  END ENTITY;
8
9  ARCHITECTURE bench OF dec3to8_tb IS
10     -- Define component
11     COMPONENT dec3to8 IS
12         PORT (
13             enc : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
14             dec : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
15         );
16     END COMPONENT;
17     -- Test signals
18     SIGNAL enc : STD_LOGIC_VECTOR(2 DOWNTO 0) := "000";
19     SIGNAL dec : STD_LOGIC_VECTOR(7 DOWNTO 0);
20     CONSTANT T : TIME := 10 ns;
21 BEGIN
22     uut : dec3to8
23     PORT MAP(
24         enc => enc,
25         dec => dec
26     );
27
28     stimulus : PROCESS
29     BEGIN
30         WAIT FOR T;
31         enc <= enc + 1;
32     END PROCESS;
33 END ARCHITECTURE;

```

Έξοδος προσομοίωσης



RTL Ανάλυση



B2: Καταχωρητής ολίσθησης των 4 bits με παράλληλη φόρτωση

Παρακάτω παρουσιάζονται ο κώδικας σε behavioral περιγραφή, καθώς και ο κώδικας του testbench. Για την υλοποίησή του, προστέθηκε στον υπάρχοντα κώδικα ένα επιπλέον σήμα sh που καθορίζει αν θα κάνει δεξιά (sh = 0) ή αριστερή (sh = 1) ολίσθηση. Στο testbench για όλους τους αριθμούς του din, αρχικά κάνουμε παράλληλη φόρτωση σε λειτουργία right shift με είσοδο 0 για 4 περιόδους και έπειτα με είσοδο 1 για 8. Στην συνέχεια ξανακάνουμε παράλληλη φόρτωση σε λειτουργία left shift με είσοδο 1 για 4 περιόδους και είσοδο 0 για άλλες 8.

Κύριος Κώδικας

```
1  LIBRARY IEEE;
2  USE IEEE.std_logic_1164.ALL;
3  ENTITY lrshift_reg3 IS
4      PORT (
5          clk, rst, si, en, pl, sh : IN STD_LOGIC; --sh = '0' means right shift
6          din : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
7          so : OUT STD_LOGIC
8      );
9  END lrshift_reg3;
10 ARCHITECTURE behavioral OF lrshift_reg3 IS
11     SIGNAL dff : STD_LOGIC_VECTOR(3 DOWNTO 0) := "0000";
12 BEGIN
13     edge : PROCESS (clk, rst)
14     BEGIN
15         IF rst = '0' THEN
16             dff <= (OTHERS => '0');
17         ELSIF clk'event AND clk = '1' THEN
18             IF pl = '1' THEN
19                 dff <= din;
20             ELSIF en = '1' THEN
21                 IF sh = '0' THEN
22                     dff <= si & dff(3 DOWNTO 1);
23                 ELSE
24                     dff <= dff(2 DOWNTO 0) & si;
25                 END IF;
26             END IF;
27         END IF;
28     END IF;
29
30     CASE(sh) IS
31
32         WHEN '0' => so <= dff(0);
33         WHEN OTHERS => so <= dff(3);
34     END CASE;
35 END PROCESS;
36 END behavioral;
```

Κώδικας Testbench




```
1  LIBRARY IEEE;
2  USE IEEE.std_logic_1164.ALL;
3  USE IEEE.numeric_std.ALL;
4  USE IEEE.std_logic_unsigned.ALL;
5
6  ENTITY lrshift_reg3_tb IS
7  END ENTITY;
8
9  ARCHITECTURE bench OF lrshift_reg3_tb IS
10
11     -- Define component
12     COMPONENT lrshift_reg3 IS
13         PORT (
14             clk, rst, si, en, pl, sh : IN STD_LOGIC;
15             din : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
16             so : OUT STD_LOGIC
17         );
18     END COMPONENT;
19
20     -- Test signals
21     SIGNAL clk, rst, si, en, pl, sh : STD_LOGIC;
22     SIGNAL din : STD_LOGIC_VECTOR(3 DOWNTO 0) := "0000";
23     SIGNAL so : STD_LOGIC;
24
25     CONSTANT T : TIME := 10 ns;
26
27 BEGIN
28
29     uut : lrshift_reg3
30     PORT MAP(
31         clk => clk,
32         rst => rst,
33         si => si,
34         en => en,
35         pl => pl,
36         sh => sh,
37         din => din,
38         so => so
39     );
40
41     stimuli : PROCESS
42     BEGIN
43         -- read din, so = LSB
44
45         en <= '0';
46         si <= '0';
```

```


47     rst <= '1';
48     sh <= '0';
49     pl <= '1';
50     WAIT FOR T;
51
52     -- s0 = reverse din with input 0
53     en <= '1';
54     pl <= '0';
55     WAIT FOR 4 * T;
56
57     -- input = 1
58     si <= '1';
59     WAIT FOR 8 * T;
60
61
62     --read din, s0 = MSB
63     si <= '1';
64     sh <= '1';
65     en <= '0';
66     pl <= '1';
67     WAIT FOR T;
68
69     -- s0 = din with input 1
70     en <= '1';
71     pl <= '0';
72     WAIT FOR 4 * T;
73
74     --input = 0
75     si <= '0';
76     WAIT FOR 8 * T;
77
78     din <= din + 1;
79
80
81 END PROCESS;
82
83 generate_clock : PROCESS
84 BEGIN
85     clk <= '0';
86     WAIT FOR T/2;
87     clk <= '1';
88     WAIT FOR T/2;
89 END PROCESS;
90 END ARCHITECTURE;

```


Έξοδος προσομοίωσης



RTL Ανάλυση



Σχηματικό Σύνθεσης



Στην σύνθεση υπάρχουν διαφορές από το σχήμα της εκφώνησης, καθώς έχουν προστεθεί 4 στοιχεία από τα οποία περνάει το σήμα sh προκειμένου να καταλήξει στους 4 καταχωρητές.

B3: Μετρητής 3 bit με είσοδο ενεργοποίησης και κρατούμενο εξόδου

1.

Παρακάτω παρουσιάζονται ο κύριος κώδικας καθώς και ο κώδικας του testbench. Η λειτουργία του βασίζεται στον μετρητή του παραδείγματος, με αρχιτεκτονική limit (έλεγχος πριν την υπερχείλιση). Προστέθηκε μία επιπλέον είσοδος ελέγχου, η up, η οποία όταν είναι 1 έχουμε μέτρηση προς τα πάνω και όταν είναι 0 έχουμε μέτρηση προς τα κάτω. Ο έλεγχος για υπερχείλιση επεκτάθηκε και σε έλεγχο μηδενισμού (κατά τη μέτρηση προς τα κάτω).

Κύριος Κώδικας

```
1  LIBRARY IEEE;
2  USE IEEE.std_logic_1164.ALL;
3  USE IEEE.std_logic_unsigned.ALL;
4
5  ENTITY updown_counter_3bit IS
6      PORT (
7          clk, reset_bar, count_en, up : IN STD_LOGIC;
8          sum : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
9          cout : OUT STD_LOGIC
10     );
11 END;
12
13 -- LIMIT
14 ARCHITECTURE rtl_limit OF updown_counter_3bit IS
15     SIGNAL count : STD_LOGIC_VECTOR(2 DOWNTO 0) := "000";
16
17 BEGIN
18     PROCESS (clk, reset_bar)
19     BEGIN
20         IF reset_bar = '0' THEN
21             -- Asynchronous reset
22             count <= (OTHERS => '0');
23         ELSIF rising_edge(clk) THEN
24             IF count_en = '1' THEN
25                 -- Count only if count_en = 1
26                 IF up = '1' THEN
27                     -- If up = 1 count up
28                     IF count /= 7 THEN
29                         -- Increment counter if it hasn't reached 7
30                         count <= count + 1;
31                     ELSE
32                         -- else clear all
33                         count <= (OTHERS => '0');
34                     END IF;
35                 ELSEIF up = '0' THEN
```

```

36         -- Count down
37         IF count /= 0 THEN
38             -- Decrement counter if it hasn't reached 0
39             count <= count - 1;
40         ELSE
41             -- else set all
42             count <= (OTHERS => '1');
43         END IF;
44     END IF;
45 END IF;
46 END IF;
47 END PROCESS;
48 sum <= count;
49 cout <= '1' WHEN count = 7 AND count_en = '1' ELSE
50     '0';
51 END;

```

Κώδικας testbench

```

1  LIBRARY IEEE;
2  USE IEEE.std_logic_1164.ALL;
3  USE IEEE.numeric_std.ALL;
4
5  ENTITY updown_counter_3bit_tb IS
6  END ENTITY;
7
8  ARCHITECTURE bench OF updown_counter_3bit_tb IS
9
10     -- Define component
11     COMPONENT updown_counter_3bit IS
12         PORT (
13             clk, reset_bar, count_en, up : IN STD_LOGIC;
14             sum : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
15             cout : OUT STD_LOGIC
16         );
17     END COMPONENT;
18
19     -- Test signals
20     SIGNAL clk, reset_bar, count_en, up : STD_LOGIC;
21     SIGNAL sum : STD_LOGIC_VECTOR(2 DOWNTO 0);
22     SIGNAL cout : STD_LOGIC;
23
24     CONSTANT T : TIME := 10 ns;
25
26 BEGIN
27
28     uut : updown_counter_3bit


```

```

29  PORT MAP(
30      clk => clk,
31      reset_bar => reset_bar,
32      count_en => count_en,
33      up => up,
34      sum => sum,
35      cout => cout
36  );
37
38  stimulus : PROCESS
39  BEGIN
40      -- Start by counting up
41      reset_bar <= '1';
42      count_en <= '1';
43      up <= '1';
44      WAIT FOR 10 * T;
45
46      -- Then count down
47      up <= '0';
48      WAIT FOR 10 * T;
49
50      -- Stop counting
51      count_en <= '0';
52      WAIT FOR 5 * T;
53
54      -- Restart
55      count_en <= '1';
56      WAIT FOR 5 * T;
57
58      -- Reset and count up
59      reset_bar <= '0';
60      up <= '1';
61      WAIT FOR 5 * T;
62      WAIT;
63  END PROCESS;
64
65  generate_clock : PROCESS
66  BEGIN
67      clk <= '0';
68      WAIT FOR T/2;
69      clk <= '1';
70      WAIT FOR T/2;
71  END PROCESS;
72
73  END ARCHITECTURE;


```

Έξοδος προσομοίωσης



Η λειτουργία του είναι αρκετά απλή: παρουσιάζεται η μέτρηση άνω, η μέτρηση κάτω, η παύση όταν το enable είναι 0 και το ασύγχρονο reset.

RTL Ανάλυση



2.

Παρακάτω παρουσιάζονται ο κύριος κώδικας καθώς και ο κώδικας του testbench. Η λειτουργία του βασίζεται στον μετρητή του παραδείγματος, με αρχιτεκτονική limit (έλεγχος πριν την υπερχειλίση). Προστέθηκε μία επιπλέον είσοδος τριών bit, η modulo, η οποία καθορίζει το άνω όριο μέτρησης. Σε κάθε ακμή του ρολογιού γίνεται έλεγχος αν η τιμή του μετρητή έφτασε στο modulo-1 και αν ναι, τότε μηδενίζεται.

Κύριος Κώδικας

```
1  LIBRARY IEEE;
2  USE IEEE.std_logic_1164.ALL;
3  USE IEEE.std_logic_unsigned.ALL;
4
5  ENTITY mod_counter_3bit IS
6      PORT (
7          clk, reset_bar, count_en : IN STD_LOGIC;
8          modulo : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
9          sum : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
10         cout : OUT STD_LOGIC);
11 END;
12
13 -- LIMIT
14 ARCHITECTURE rtl_limit OF mod_counter_3bit IS
15     SIGNAL count : STD_LOGIC_VECTOR(2 DOWNTO 0) := "000";
16
17 BEGIN
18     PROCESS (clk, reset_bar)
19     BEGIN
20         IF reset_bar = '0' THEN
21             -- Asynchronous reset
22             count <= (OTHERS => '0');
23         ELSIF rising_edge(clk) THEN
24             IF count_en = '1' THEN
25                 IF count /= 7 AND count < modulo - 1 THEN
26                     count <= count + 1;
27                 ELSE
28                     count <= (OTHERS => '0');
29                 END IF;
30             END IF;
31         END IF;
32     END PROCESS;
33     sum <= count;
34     cout <= '1' WHEN count = 7 AND count_en = '1' ELSE
35         '0';
36 END;
```

Κώδικας testbench

```
1  LIBRARY IEEE;
2  USE IEEE.std_logic_1164.ALL;
3  USE IEEE.numeric_std.ALL;
4
5  ENTITY mod_counter_3bit_tb IS
6  END ENTITY;
7
```

```

8  ARCHITECTURE bench OF mod_counter_3bit_tb IS
9
10  -- Define component
11  COMPONENT mod_counter_3bit IS
12      PORT (
13          clk, reset_bar, count_en : IN STD_LOGIC;
14          modulo : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
15          sum : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
16          cout : OUT STD_LOGIC
17      );
18  END COMPONENT;
19
20  -- Test signals
21  SIGNAL clk, reset_bar, count_en : STD_LOGIC;
22  SIGNAL sum, modulo : STD_LOGIC_VECTOR(2 DOWNTO 0);
23  SIGNAL cout : STD_LOGIC;
24
25  CONSTANT T : TIME := 10 ns;
26
27  BEGIN
28
29      uut : mod_counter_3bit
30      PORT MAP(
31          clk => clk,
32          reset_bar => reset_bar,
33          count_en => count_en,
34          modulo => modulo,
35          sum => sum,
36          cout => cout
37      );
38
39      stimulus : PROCESS
40      BEGIN
41          -- Start by enabling counting
42          reset_bar <= '1';
43          count_en <= '1';
44
45          -- Check all possible modulus
46          FOR i IN 1 TO 7 LOOP
47              modulo <= STD_LOGIC_VECTOR(to_unsigned(i, 3));
48              WAIT FOR 8 * T;
49          END LOOP;
50
51          -- Pause
52          count_en <= '0';
53          WAIT FOR 5 * T;
54
55          -- Restart

```




```

56     count_en <= '1';
57     WAIT FOR 5 * T;
58
59     -- Reset
60     reset_bar <= '0';
61     WAIT FOR 5 * T;
62     WAIT;
63 END PROCESS;
64
65 generate_clock : PROCESS
66 BEGIN
67     clk <= '0';
68     WAIT FOR T/2;
69     clk <= '1';
70     WAIT FOR T/2;
71 END PROCESS;
72
73 END ARCHITECTURE;


```

Έξοδος προσομοίωσης



Στο test bench δίνουμε στην είσοδο modulo κάθε δυνατή τιμή (από 1 έως 7) και παρατηρούμε ότι ο μετρητής μετράει προς τα πάνω και παίρνει τιμές έως modulo-1. Παρουσιάζεται επίσης η παύση όταν το enable είναι 0 και το ασύγχρονο reset.


RTL Ανάλυση



3.

Μια οικονομικότερη σε υλικό υλοποίηση θα ήταν η σχεδίαση με μετρητή ριπής αντί για καταχωρητές και κύκλωμα άθροισης.

Το κύκλωμα για το ζητούμενο 1 χρησιμοποιεί πολυπλέκτες επιλογής είτε το Q είτε του Q' ως είσοδο στην επόμενο καταχωρητή, για μέτρηση άνω ή κάτω.



Το κύκλωμα για το ζητούμενο 2 μετράει μόνο προς τα πάνω, αλλά έχει έναν επιπλέον συγκριτή 3 bits, ο οποίος ενεργοποιεί το reset όταν ο μετρητής φτάσει την τιμή modulo.

