

Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Ψηφιακά Συστήματα VLSI

1η Εργαστηριακή Άσκηση

Α2: Δυαδικός αποκωδικοποιητής 3 σε 8

Παρακάτω παρουσιάζονται οι κώδικες σε dataflow και behavioral περιγραφή, καθώς και ο κώδικας του testbench.

Κώδικας dataflow

```
LIBRARY IEEE;
    USE IEEE.std_logic_1164.ALL;
2
3
    ENTITY dec3to8 IS
        PORT (
            enc : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
6
            dec : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
    END dec3to8;
8
9
    ARCHITECTURE dataflow OF dec3to8 IS
10
    BEGIN
11
        WITH enc SELECT
            dec <= "00000001" WHEN "000",
13
                     "00000010" WHEN "001",
14
                     "00000100" WHEN "010",
15
                     "00001000" WHEN "011",
16
                     "00010000" WHEN "100",
17
                     "00100000" WHEN "101",
18
                     "01000000" WHEN "110",
19
                     "10000000" WHEN OTHERS;
20
   END dataflow;
```


Κώδικας behavioral

```
LIBRARY IEEE;
    USE IEEE.std_logic_1164.ALL;
2
3
    ENTITY dec3to8 IS
        PORT (
5
             enc : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
6
             dec : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
    END dec3to8;
8
9
    ARCHITECTURE behavior OF dec3to8 IS
10
    BEGIN
11
        PROCESS (enc)
12
        BEGIN
13
             CASE(enc) IS
14
15
                  WHEN "000" \Rightarrow dec \Leftarrow "00000001";
16
                 WHEN "001" => dec <= "00000010";
```


```
WHEN "010" => dec <= "00000100";
18
                 WHEN "011" => dec <= "00001000";
19
                 WHEN "100" => dec <= "00010000";
20
                 WHEN "101" => dec <= "00100000";
21
                 WHEN "110" => dec <= "01000000";
22
                 WHEN OTHERS => dec <= "10000000";
23
^{24}
             END CASE;
25
        END PROCESS;
26
    END behavior;
27
```

Κώδιχας testbench

```
LIBRARY IEEE;
    USE IEEE.std_logic_1164.ALL;
2
    USE IEEE.numeric std.ALL;
3
    USE IEEE.std_logic_unsigned.ALL;
4
    ENTITY dec3to8_tb IS
6
    END ENTITY;
    ARCHITECTURE bench OF dec3to8_tb IS
9
         -- Define component
10
        COMPONENT dec3to8 IS
11
             PORT (
12
                 enc : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
13
                 dec : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
14
             );
15
        END COMPONENT;
16
         -- Test signals
17
        SIGNAL enc : STD_LOGIC_VECTOR(2 DOWNTO 0) := "000";
18
        SIGNAL dec : STD_LOGIC_VECTOR(7 DOWNTO 0);
19
        CONSTANT T : TIME := 10 ns;
20
    BEGIN
^{21}
        uut : dec3to8
22
        PORT MAP(
23
             enc => enc,
^{24}
             dec => dec
25
        );
26
27
        stimulus : PROCESS
28
        BEGIN
29
             WAIT FOR T;
30
             enc <= enc + 1;
31
        END PROCESS;
32
    END ARCHITECTURE;
33
```



RTL Ανάλυση



B2: Καταχωρητής ολίσθησης των 4 bits με παράλληλη φόρτωση

Παρακάτω παρουσιάζονται ο κώδικας σε behavioral περιγραφή, καθώς και ο κώδικας του testbench. Για την υλοποίησή του, προστέθηκε στον υπάρχοντα κώδικα ένα επιπλέον σήμα sh που καθορίζει αν θα κάνει δεξιά (sh=0) ή αριστερή (sh=1) ολίσθηση. Στο testbench για όλους τους αριθμούς του din, αρχικά κάνουμε παράλληλη φόρτωση σε λειτουργία right shift με είσοδο 0 για 0 περιόδους και έπειτα με είσοδο 0 για 0 περιόδους και είσοδο 0 για 0 περιόδους και είσοδο 0 για 0 περιόδους και είσοδο 0 για άλλες 0


Κύριος Κώδικας

```
LIBRARY IEEE;
    USE IEEE.std_logic_1164.ALL;
    ENTITY 1rshift reg3 IS
3
        PORT (
4
             clk, rst, si, en, pl, sh : IN STD_LOGIC; --sh = '0' means right shift
5
             din : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
6
             so : OUT STD_LOGIC
        );
    END lrshift_reg3;
9
    ARCHITECTURE behavioral OF lrshift_reg3 IS
10
        SIGNAL dff : STD_LOGIC_VECTOR(3 DOWNTO 0) := "0000";
11
    BEGIN
12
        edge : PROCESS (clk, rst)
13
        BEGIN
14
             IF rst = '0' THEN
15
                  dff <= (OTHERS => 'O');
16
             ELSIF clk'event AND clk = '1' THEN
17
                  IF pl = '1' THEN
18
                      dff <= din;
19
                 ELSIF en = '1' THEN
20
                      IF sh = 'O' THEN
21
                          dff <= si & dff(3 DOWNTO 1);</pre>
22
                      ELSE
23
                          dff <= dff(2 DOWNTO 0) & si;</pre>
24
                      END IF;
25
26
                  END IF;
27
             END IF;
28
29
             CASE(sh) IS
30
31
                  WHEN '0' \Rightarrow so \ll dff(0);
32
                  WHEN OTHERS => so <= dff(3);
33
             END CASE;
34
        END PROCESS;
35
    END behavioral;
36
```

Κώδικας Testbench

```
LIBRARY IEEE;
    USE IEEE.std_logic_1164.ALL;
    USE IEEE.numeric std.ALL;
3
    USE IEEE.std_logic_unsigned.ALL;
4
5
    ENTITY lrshift_reg3_tb IS
6
    END ENTITY;
7
    ARCHITECTURE bench OF lrshift_reg3_tb IS
9
10
         -- Define component
11
         COMPONENT lrshift_reg3 IS
12
             PORT (
13
                  clk, rst, si, en, pl, sh : IN STD_LOGIC;
14
                  din : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
15
                  so : OUT STD_LOGIC
16
             );
17
         END COMPONENT;
18
19
         -- Test signals
20
         SIGNAL clk, rst, si, en, pl, sh : STD_LOGIC;
^{21}
         SIGNAL din : STD_LOGIC_VECTOR(3 DOWNTO 0) := "0000";
^{22}
         SIGNAL so : STD_LOGIC;
23
^{24}
         CONSTANT T : TIME := 10 ns;
25
26
    BEGIN
27
28
        uut : lrshift_reg3
29
         PORT MAP(
30
             clk => clk,
31
             rst => rst,
32
             si => si,
33
             en => en,
34
             pl \Rightarrow pl,
35
             sh \Rightarrow sh,
36
             din => din,
37
             so => so
38
         );
39
40
         stimuli : PROCESS
41
         BEGIN
42
             -- read din, so = LSB
43
44
             en <= '0';
45
             si <= '0';
46
```


```
rst <= '1';
47
             sh <= '0';
48
             pl <= '1';
49
             WAIT FOR T;
50
51
             -- s0 = reverse din with input 0
             en <= '1';
53
             pl <= '0';
54
             WAIT FOR 4 * T;
55
56
             -- input = 1
57
             si <= '1';
58
             WAIT FOR 8 * T;
61
             --read\ din,\ sO=MSB
62
             si <= '1';
63
             sh <= '1';
64
             en <= '0';
65
             pl <= '1';
66
             WAIT FOR T;
67
68
             -- s0 = din with input 1
69
             en <= '1';
70
             pl <= '0';
71
             WAIT FOR 4 * T;
72
73
             --input = 0
74
             si <= '0';
75
             WAIT FOR 8 * T;
76
77
             din <= din + 1;
78
79
80
        END PROCESS;
81
82
        generate_clock : PROCESS
83
        BEGIN
84
             clk <= '0';
85
             WAIT FOR T/2;
86
             clk <= '1';
87
             WAIT FOR T/2;
88
        END PROCESS;
89
    END ARCHITECTURE;
```



RTL Ανάλυση


10000 ps

å so



10000 ps

Σχηματικό Σύνθεσης



Στην σύνθεση υπάρχουν διαφορές από το σχήμα της εκφώνησης, καθώς έχουν προστεθέι 4 στοιχεία από τα οποία περνάει το σήμα \sinh προκειμένου να καταλήξει στους 4 καταχωρητές.

B3: Μετρητής 3 bit με είσοδο ενεργοποίησης και κρατούμενο εξόδου

1.

Παρακάτω παρουσιάζονται ο κύριος κώδικας καθώς και ο κώδικας του testbench. Η λειτουργία του βασίζεται στον μετρητή του παραδείγματος, με αρχιτεκτονική limit (έλεγχος πριν την υπερχείλιση). Προστέθηκε μία επιπλέον είσοδος ελέγχου, η up, η οποία όταν είναι 1 έχουμε μέτρηση προς τα πάνω και όταν είναι 0 έχουμε μέτρηση προς τα κάτω. Ο έλεγχος για υπερχείλιση επεκτάθηκε και σε έλεγχο μηδενισμού (κατά τη μέτρηση προς τα κάτω).

Κύριος Κώδικας


```
LIBRARY IEEE;
1
    USE IEEE.std_logic_1164.ALL;
2
    USE IEEE.std_logic_unsigned.ALL;
    ENTITY updown_counter_3bit IS
5
        PORT (
6
             clk, reset_bar, count_en, up : IN STD_LOGIC;
             sum : OUT STD LOGIC VECTOR(2 DOWNTO 0);
8
             cout : OUT STD_LOGIC
g
        );
10
    END;
11
12
    -- LIMIT
13
    ARCHITECTURE rtl_limit OF updown_counter_3bit IS
14
        SIGNAL count : STD_LOGIC_VECTOR(2 DOWNTO 0) := "000";
15
16
    BEGIN
17
        PROCESS (clk, reset_bar)
18
        BEGIN
             IF reset_bar = '0' THEN
20
                 -- Asynchronous reset
21
                 count <= (OTHERS => '0');
22
            ELSIF rising_edge(clk) THEN
23
                 IF count_en = '1' THEN
24
                     -- Count only if count_en = 1
25
                     IF up = '1' THEN
26
                          -- If up = 1 count up
                          IF count /= 7 THEN
28
                              -- Increment counter if it hasn't reached 7
29
                              count <= count + 1;</pre>
30
                          ELSE
31
                              -- else clear all
32
                              count <= (OTHERS => 'O');
33
                          END IF;
                     ELSIF up = '0' THEN
35
```

```
-- Count down
36
                            IF count /= 0 THEN
37
                                 -- Decrement counter if it hasn't reached O
38
                                count <= count - 1;</pre>
39
                            ELSE
40
                                -- else set all
                                count <= (OTHERS => '1');
42
                            END IF;
43
                       END IF;
44
                  END IF;
45
             END IF;
46
         END PROCESS;
47
         sum <= count;</pre>
48
         cout <= '1' WHEN count = 7 AND count_en = '1' ELSE</pre>
49
              '0';
50
    END;
```

Κώδιχας testbench


```
LIBRARY IEEE;
    USE IEEE.std_logic_1164.ALL;
2
    USE IEEE.numeric_std.ALL;
3
    ENTITY updown_counter_3bit_tb IS
5
    END ENTITY;
6
7
    ARCHITECTURE bench OF updown_counter_3bit_tb IS
8
9
        -- Define component
10
        COMPONENT updown_counter_3bit IS
11
            PORT (
12
                 clk, reset_bar, count_en, up : IN STD_LOGIC;
13
                 sum : OUT STD LOGIC VECTOR(2 DOWNTO 0);
14
                 cout : OUT STD_LOGIC
15
             );
16
        END COMPONENT;
18
        -- Test signals
19
        SIGNAL clk, reset_bar, count_en, up : STD_LOGIC;
20
        SIGNAL sum : STD_LOGIC_VECTOR(2 DOWNTO 0);
21
        SIGNAL cout : STD_LOGIC;
^{22}
23
        CONSTANT T : TIME := 10 ns;
24
25
    BEGIN
26
27
        uut : updown_counter_3bit
28
```

```
PORT MAP(
29
              clk => clk,
30
              reset_bar => reset_bar,
31
              count_en => count_en,
32
              up \Rightarrow up,
33
              sum => sum,
34
              cout => cout
35
         );
36
37
         stimulus : PROCESS
38
         BEGIN
39
              -- Start by counting up
40
              reset_bar <= '1';</pre>
41
              count_en <= '1';</pre>
42
              up <= '1';
43
              WAIT FOR 10 * T;
44
45
              -- Then count down
46
              up <= '0';
47
              WAIT FOR 10 * T;
48
49
              -- Stop counting
50
              count_en <= '0';</pre>
51
              WAIT FOR 5 * T;
52
53
              -- Restart
54
              count_en <= '1';</pre>
55
              WAIT FOR 5 * T;
56
              -- Reset and count up
58
              reset_bar <= '0';</pre>
59
              up <= '1';
60
              WAIT FOR 5 * T;
61
              WAIT;
62
         END PROCESS;
63
64
         generate_clock : PROCESS
65
         BEGIN
66
              clk <= '0';
67
              WAIT FOR T/2;
68
              clk <= '1';
69
              WAIT FOR T/2;
70
         END PROCESS;
71
72
    END ARCHITECTURE;
```



Η λειτουργία του είναι αρχετά απλή: παρουσιάζεται η μέτρηση άνω, η μέτρηση χάτω, η παύση όταν το enable είναι 0 και το ασύγχρονο reset.

RTL Ανάλυση



2.

Παραχάτω παρουσιάζονται ο χύριος χώδιχας καθώς και ο χώδικας του testbench. Η λειτουργία του βασίζεται στον μετρητή του παραδείγματος, με αρχιτεχτονική limit (έλεγχος πριν την υπερχείλιση). Προστέθηκε μία επιπλέον είσοδος τριών bit, η modulo, η οποία χαθορίζει το άνω όριο μέτρησης. Σε χάθε αχμή του ρολογιού γίνεται έλεγχος αν η τιμή του μετρητή έφτασε στο modulo-1 χαι αν ναι, τότε μηδενίζεται.

Κύριος Κώδικας

```
LIBRARY IEEE;
    USE IEEE.std_logic_1164.ALL;
    USE IEEE.std logic unsigned.ALL;
3
    ENTITY mod_counter_3bit IS
5
        PORT (
6
             clk, reset_bar, count_en : IN STD_LOGIC;
             modulo : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
             sum : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
             cout : OUT STD_LOGIC);
10
    END;
11
12
    -- LIMIT
13
    ARCHITECTURE rtl_limit OF mod_counter_3bit IS
14
        SIGNAL count : STD_LOGIC_VECTOR(2 DOWNTO 0) := "000";
15
16
    BEGIN
17
        PROCESS (clk, reset_bar)
18
        BEGIN
19
             IF reset_bar = '0' THEN
20
                 -- Asynchronous reset
21
                 count <= (OTHERS => '0');
22
             ELSIF rising_edge(clk) THEN
                 IF count_en = '1' THEN
24
                      IF count /= 7 AND count < modulo - 1 THEN
25
                          count <= count + 1;</pre>
26
                      ELSE
27
                          count <= (OTHERS => '0');
28
                      END IF;
29
                 END IF;
30
             END IF;
31
        END PROCESS;
32
        sum <= count;</pre>
33
        cout <= '1' WHEN count = 7 AND count_en = '1' ELSE</pre>
34
             '0';
35
    END;
36
```


Κώδιχας testbench

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;

ENTITY mod_counter_3bit_tb IS
END ENTITY;
```


```
ARCHITECTURE bench OF mod_counter_3bit_tb IS
8
         -- Define component
10
        COMPONENT mod_counter_3bit IS
11
             PORT (
12
                  clk, reset_bar, count_en : IN STD_LOGIC;
13
                  modulo : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
14
                  sum : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
15
                  cout : OUT STD_LOGIC
16
             );
17
        END COMPONENT;
18
19
         -- Test signals
20
        SIGNAL clk, reset_bar, count_en : STD_LOGIC;
21
        SIGNAL sum, modulo : STD_LOGIC_VECTOR(2 DOWNTO 0);
22
        SIGNAL cout : STD LOGIC;
23
24
        CONSTANT T : TIME := 10 ns;
25
26
    BEGIN
27
28
        uut : mod_counter_3bit
29
        PORT MAP(
30
             clk => clk,
31
             reset_bar => reset_bar,
32
             count_en => count_en,
33
             modulo => modulo,
34
             sum => sum,
35
             cout => cout
36
        );
37
38
        stimulus : PROCESS
39
        BEGIN
40
             -- Start by enabling counting
41
             reset_bar <= '1';</pre>
^{42}
             count_en <= '1';</pre>
44
             -- Check all possible modulos
45
             FOR i IN 1 TO 7 LOOP
46
                  modulo <= STD_LOGIC_VECTOR(to_unsigned(i, 3));</pre>
47
                 WAIT FOR 8 * T;
48
             END LOOP;
49
50
             -- Pause
             count_en <= '0';
             WAIT FOR 5 * T;
53
54
             -- Restart
55
```

```
count_en <= '1';
56
             WAIT FOR 5 * T;
57
58
              -- Reset
59
             reset_bar <= '0';</pre>
60
             WAIT FOR 5 * T;
             WAIT;
62
         END PROCESS;
63
64
         generate_clock : PROCESS
65
         BEGIN
66
              clk <= '0';
67
             WAIT FOR T/2;
68
              clk <= '1';
69
             WAIT FOR T/2;
70
         END PROCESS;
71
72
    END ARCHITECTURE;
73
```



Στο test bench δίνουμε στην είσοδο modulo κάθε δυνατή τιμή (από 1 έως 7) και παρατηρούμε ότι ο μετρητής μετράει προς τα πάνω και παίρνει τιμές έως modulo-1. Παρουσιάζεται επίσης η παύση όταν το enable είναι 0 και το ασύγχρονο reset.


RTL Ανάλυση



3.

Μια οικονομικότερη σε υλικό υλοποίηση θα ήταν η σχεδίαση με μετρητή ριπής αντί για καταχωρητές και κύκλωμα άθροισης.

Το κύκλωμα για το ζητούμενο 1 χρησιμοποιεί πολυπλέκτες επιλογής είτε το Q είτε του Q' ως είσοδο στην επόμενο καταχωρητή, για μέτρηση άνω ή κάτω.



Το κύκλωμα για το ζητούμενο 2 μετράει μόνο προς τα πάνω, αλλά έχει έναν επιπλέον συγκριτή 3 bits, ο οποίος ενεργοποιεί το reset όταν ο μετρητής φτάσει την τιμή modulo.

