

باسمه تعالی

دانشگاه صنعتی شریف

دانشکده مهندسی برق



طراحی سیستم های مبتنی بر FPGA/ASIC

پروژه نهایی: تشخیص لبه تصاویر با الگوریتم Sobel فاز ۴

+ شبیه سازی + امتیازی

دانشجو: سیدسعید جزائری - علی خدنگی

شماره دانشجویی: ۹۸۱۰۴۸۸۵ - ۹۸۱۰۱۴۹۳

## فهرست مطالب

۱	مقدمه	۲
۲	شبیه سازی	۳
۳	برنامه برای پیاده سازی	۸
۴	Viterby	۸
۱.۴	مقدمه	۸
۲.۴	ماژول ViterbiDecoder	۸
۳.۴	ماژول transmitter	۱۲
۴.۴	ماژول receiver	۱۳
۵.۴	شبیه سازی	۱۴
۶.۴	متلب	۱۶

## فهرست تصاویر

۱	تصویر خاکستری شده با داده های ۱ بیتی در وریلاگ	۶
۲	تصویر خاکستری شده با داده های ۸ بیتی در وریلاگ	۶
۳	تصویر خاکستری شده با داده های ۸ بیتی در متلب	۶
۴	تصویر لبه با داده های ۱ بیتی در وریلاگ	۷
۵	تصویر لبه با داده های ۸ بیتی در وریلاگ	۷
۶	تصویر لبه با داده های ۸ بیتی در متلب	۷
۷	encoded data copy	۱۸
۸	encoded data	۱۹
۹	شبیه سازی	۱۹
۱۰	خروجی کنسول	۲۰
۱۱	raw data	۲۰

## ۱ مقدمه

در فاز چهارم به سه کار اصلی پرداخته ایم. اولاً که سه فاز اولیه را به نحوی با هم جمع کرده ایم که بتوانیم در ارائه، آن را پروگرم کرده و خروجی بگیریم. به این نحو که داده ها به صورت سریال با پروتکل UART از کامپیوتر به سمت FPGA ارسال میشوند، این داده ها که اطلاعات تصویر هستند از ابتدا در مموری ذخیره میشوند، سپس از rgb2gray و sobel عبور میکنند و لبه های تصویر یافت میشوند. حال تصویر رنگی اصلی به همراه لبه های آن به همراه یک تایتل بر روی مانیتور با Interface موجود یعنی VGA به نمایش در خواهند آمد.

تمام موارد فوق و کدها، پین اساینمنت ها و ... در پوشه phase4 موجود است. در این پروژه، فایل های پیشین به همراه فایل های UART Receiver و همچنین فایل های متلبی که یک تصویر را انکود کرده و از طریق COM Port میفرستند آورده شده اند.

اما برای شبیه سازی این فاز، با توجه به اینکه برد در دسترس نیست، ماژول های VGA و lpmram بی کاربرد میشوند. برای همین باید چاره دیگری اندیشید.

برای حل این مشکل، فرایند زیر را انتخاب کرده ایم: ابتدا در ماژول تست پنج، داده های یک تصویر را -که قبلاً در اسکریپت متلب آن را به صورت ۳ بیت تک رنگی به همراه crc تولید کرده ایم- را میفرستیم. در ماژول receiver این داده ها را پردازش کرده و بیت های حاوی اطلاعات آن را استخراج کرده و به ماژول rgb2gray میدهیم و سپس خروجی این ماژول به خروجی sobel پاس داده میشود تا لبه ها به دست آیند. در این فرایند اطلاعات تصویر خاکستری و تصویر لبه را در فایل هایی مینویسیم تا بتوانیم به نوعی جبران نبود VGA را با پلات کردن آن ها کنیم.

## ۲ شبیه سازی

برای شبیه سازی، کد وریلاگ زیر نوشته شده است:

```

1
2 module TOP_tb();
3
4 parameter CLK_to_BAUD = 10;
5
6
7 reg CLOCK_50;
8 reg resetn = 0;
9 reg UART_RXD = 1;
10 reg[7:0] clk_cntr = 0;
11 reg[7:0] UART_BUFF[199:0][159:0];
12
13 integer fd;
14 integer i, j, k;
15
16 initial CLOCK_50 = 1;
17 always @(CLOCK_50)
18     CLOCK_50 <= #5 ~CLOCK_50;
19
20 initial begin
21     $readmemh("C:/Users/padidar/Desktop/Semester7/FPGA/Project/XilinxSimulation/phase4Simulation/
22         rgbicolor.mem", UART_BUFF);
23 end
24
25 initial begin
26     resetn = 0;
27     @(posedge CLOCK_50);
28     @(posedge CLOCK_50);
29     @(posedge CLOCK_50);
30
31     resetn = 1;
32     for(i=0; i<200; i=i+1) begin //row cntr
33         for(j=0; j<160; j=j+1) begin //col cntr
34             for(k=0; k<10; k=k+1) begin // bit data cntr
35
36                 for(clk_cntr=0; clk_cntr<CLK_to_BAUD; clk_cntr=clk_cntr+1) begin
37                     @(posedge CLOCK_50);
38                 end
39
40
41                 case(k)
42                     0: UART_RXD = 0;
43                     1: UART_RXD = UART_BUFF[i][j][0];

```

```

۴۴         2:  UART_RXD = UART_BUFF[i][j][1];
۴۵         3:  UART_RXD = UART_BUFF[i][j][2];
۴۶         4:  UART_RXD = UART_BUFF[i][j][3];
۴۷         5:  UART_RXD = UART_BUFF[i][j][4];
۴۸         6:  UART_RXD = UART_BUFF[i][j][5];
۴۹         7:  UART_RXD = UART_BUFF[i][j][6];
۵۰         8:  UART_RXD = UART_BUFF[i][j][7];
۵۱         9:  UART_RXD = 1;
۵۲
۵۳         endcase
۵۴     end
۵۵ end
۵۶
۵۷ while (TOP_uut.my_sketch.ready_gray != 1) begin
۵۸     @(posedge CLOCK_50);
۵۹ end
۶۰
۶۱ for (i=0; i<200; i=i+1) begin
۶۲     for (j=0; j<160; j=j+1) begin
۶۳         TOP_uut.my_sketch.my_sobel.ROM_Gray[199-i][159-j] =
۶۴         TOP_uut.my_sketch.my_rgb2gray.ROM_Gray[i][j];
۶۵     end
۶۶ end
۶۷
۶۸ $finish;
۶۹ end
۷۰
۷۱
۷۲ TOP TOP_uut(
۷۳     .CLOCK_50(CLOCK_50),
۷۴     .resetn(resetn),
۷۵     .UART_RXD(UART_RXD)
۷۶
۷۷ );
۷۸
۷۹ endmodule

```

ماژول های TOP و زیر ماژول های آن را توضیح نمیدهیم. کلیت عملکرد آن ها همان است که در فاز های قبلی توضیح داده ایم بغیر از تغییراتی که بواسطه نحوه شبیه سازی ممکن است در ایشان ایجاد کرده باشیم.

در کد تست بنچ واضح است که ابتدا یک مموری 160x120 را مقدار دهی اولیه کرده ایم. این مموری با داده های یک تصویر پر شده است. اسکریپت متلب زیر این کار را (تبدیل یک تصویر به مموری فایل با ۳ بیت رنگی به

همراه CRC) را انجام میدهد:

```

1
2 clear;
3 clc;
4
5 input_image = imread('my_pic.jpg');
6
7
8 r = input_image(:,:,1);
9 g = input_image(:,:,2);
10 b = input_image(:,:,3);
11 file_id = fopen('rgbicolor.txt','w');
12
13
14 for i=1:200
15     for j=1:160
16         rv = r(i,j) > 127;
17         gv = g(i,j) > 127;
18         bv = b(i,j) > 127;
19         numToWrite = [rv, gv, bv, 0];
20         packet = crc_encoder(numToWrite);
21         t = 7:-1:0;
22         x = sum(packet .* (2.^t));
23         formatSpec = '%c%c ' ;
24         fprintf(file_id, formatSpec, dec2hex(x,2)); %or * 16
25     end
26     fprintf(file_id, '\n');
27
28 end

```

حال همانطور که در کد تست بنچ نیز واضح است، این داده ها با Baudrate دلخواه به صورت سریال از تست بنچ به TOP فرستاده میشوند. در آن جا ماژول Receiver داده های سریال را دریافت میکند و با بررسی CRC آن ها خروجی داده های معتبر را برای ما تولید میکند.

این خروجی ها دارای ۳ بیت مهم، یعنی تک بیت متناظر با R، تک بیت متناظر با G و تک بیت متناظر با B است. پس از این سایر زیر ماژول ها عملیات خودشان را مطابق پیش انجام میدهند.

از آنجا که این یک فایل شبیه سازی است و استفاده از System Task ها در آن مجاز و منطقی است، در جای جای آن موارد مورد نیاز را در فایل Dump کرده ایم تا از آن ها استفاده کنیم.

خروجی ها را پلات میکنیم و با خروجی های قبلی مقایسه میکنیم:

الف: تصویر خاکستری شده:



شکل ۱: تصویر خاکستری شده با داده های ۱ بیتی در وریلاگ



شکل ۲: تصویر خاکستری شده با داده های ۸ بیتی در وریلاگ



شکل ۳: تصویر خاکستری شده با داده های ۸ بیتی در متلب

واضح است که تصویر خاکستری شده در وریلاگ با ۱ بیت داده رنگی، افت کیفیت قابل توجهی به نصب وریلاگ ۸ بیتی یا شبیه سازی متلب دارد.

ب: تصاویر لبه:

Edge Detected Image



شکل ۴: تصویر لبه با داده های ۱ بیتی در وریلاگ

Edge - Verilog



شکل ۵: تصویر لبه با داده های ۸ بیتی در وریلاگ

Edge Detected Image



شکل ۶: تصویر لبه با داده های ۸ بیتی در متلب

واضح است که تصویر لبه در وریلاگ با ۱ بیت داده رنگی، افت کیفیت چندان قابل توجهی به وریلاگ ۸ بیتی ندارد اما به نسبت متلب که محاسبات دابل دارد این اختلاف چشمگیر است.

### ۳ برنامه برای پیاده سازی

در توضیحات فوق، شبیه سازی کامل را در حالتی که داده های ما ۱ بیت به ازای هر رنگ، و به همراه CRC کد شده است را انجام دادیم.

پروژه ای که در پوشه phase4 قرار دارد، پیاده سازی دقیقا همین شبیه سازی بر روی برد DE2 میباشد که امیدواریم در روز ارائه بدون مشکل پیاده سازی شود.

همچنین یک فایل دیگر از پروژه ساخته شده است که در آن داده های سریالی که ارسال میکنیم، به صورت ۲ بیت به ازای هر رنگ میباشد که واضحا دقت کار ما را بسیار بیشتر میکند. اما در این پروژه CRC ارسال نمیکنیم و هدف صرفا افزایش کیفیت تصاویر خروجی با توجه به افزایش تعداد بیت هر رنگ میباشد.

در صورت موفقیت آمیز بودن هر دو قسمت قبل، در همان جلسه آزمایشگاه ارسال داده ۶ بیتی به همراه CRC را بررسی میکنیم اما واضح است که خواسته های پروژه در همان دو قسمت قبلی برآورده شده اند.

### ۴ Viterby

در این قسمت الگوریتم Viterby که قابلیت Error Correction دارد را پیاده سازی کرده ایم.

#### ۱.۴ مقدمه

در این فاز یک ماژول ViterbiDecoder پیاده سازی کرده ایم. و از ماژول transmitter و receiver در این فاز سوم پیاده سازی کرده بودیم استفاده کردیم تا آن را تست کنیم. همچنین با اندکی تغییر از تست بنچ نوشته شده در فاز قبل tb receiver نیز در این جا برای تست ماژول Viterbi استفاده کردیم. توضیحات مربوط به ماژولهای receiver و transmitter که در فاز قبلی بود را نیز در اینجا آورده ایم

#### ۲.۴ ماژول ViterbiDecoder

این ماژول همانند ماژول دیکودر CRC که در فاز سوم پیاده سازی کردیم، یک سیگنال start و یک دیتای ۸ بیتی ورودی میگیرد. همچنین بر خلاف CRC که فقط کار تشخیص خطا را انجام میداد، Viterbi میتواند خطا را تصحیح کند. به همین دلیل در اینجا سیگنال خروجی valid وجود ندارد و فقط خروجی outputData و ready را برای ماژول قرار داده ایم. کلیت کار ماژول به این شکل است که هر state را (۴ state داریم) به صورت یک راس در هر مرحله در نظر میگیریم. و با توجه به کودین گ کانولوشنی که در متلب روی دیتا اعم ال کرده ایم، یالهای گراف را میسازیم و توسط الگوریتم Viterbi سعی میکنیم که دیتا را استخراج کنیم. در هر



مرحله cost هر راس را حساب کرده و state قبلی که این راس در این مرحله از روی آن آپ دیت شده است را در رجیستر lastState قرار میدهیم. به این شکل در آخر پس از ۴ کال ک سایکل دیتای خروجی را از روی این مقادیر میسازیم.

```

1 module ViterbiDecoder(
2     input clk,
3     input start,
4     input [7:0] inputData,
5     output reg [3:0] outputData,
6     output reg ready
7 );
8 reg [1:0] error [1:0][1:0];
9 reg [3:0] cost [3:0];
10 reg [1:0] lastState [3:0][3:0];
11 reg[7:0] inputTemp;
12 reg[2:0] counter;
13 integer i;
14 integer j;
15 always @(posedge clk) begin
16     if(!start) begin
17         outputData <= 0;
18         inputTemp <= 0;
19         counter <= 0;
20         ready <= 0;
21         for(i = 0; i < 4; i = i + 1)
22             for(j = 0; j < 4; j = j + 1)
23                 lastState[i][j] <= 0;
24                 cost[0] <= 0;
25                 for(i = 1; i < 4; i = i + 1)
26                     cost[i] <= 4'b111;
27     end else begin
28         if(counter == 0) begin
29             counter <= counter + 1;
30             inputTemp <= inputData;
31         end else if(counter < 5) begin
32             counter <= counter + 1;
33             inputTemp <= inputTemp >> 2;
34             if((cost[0] + error[0][0]) < (cost[2] + error[1][1])) begin
35                 cost[0] <= cost[0] + error[0][0];
36                 lastState[0][counter-1] <= 0;
37             end else begin
38                 cost[0] <= cost[2] + error[1][1];
39                 lastState[0][counter-1] <= 2;
40             end
41             if((cost[0] + error[1][1]) < (cost[2] + error[0][0])) begin
42                 cost[1] <= cost[0] + error[1][1];
43                 lastState[1][counter-1] <= 0;

```

```

۴۴     end else begin
۴۵         cost[1] <= cost[2] + error[0][0];
۴۶         lastState[1][counter-1] <= 2;
۴۷     end
۴۸     if((cost[1] + error[0][1]) < (cost[3] + error[1][0])) begin
۴۹         cost[2] <= cost[1] + error[0][1];
۵۰         lastState[2][counter-1] <= 1;
۵۱     end else begin
۵۲         cost[2] <= cost[3] + error[1][0];
۵۳         lastState[2][counter-1] <= 3;
۵۴     end
۵۵     if((cost[1] + error[1][0]) < (cost[3] + error[0][1])) begin
۵۶         cost[3] <= cost[1] + error[1][0];
۵۷         lastState[3][counter-1] <= 1;
۵۸     end else begin
۵۹         cost[3] <= cost[3] + error[0][1];
۶۰         lastState[3][counter-1] <= 3;
۶۱     end
۶۲ end else begin
۶۳     ready <= 1;
۶۴     if(cost[0] < cost[1]) begin
۶۵         if(cost[0] < cost[2]) begin
۶۶             if(cost[0] < cost[3]) begin
۶۷                 outputData <= {
۶۸                     lastState[lastState[lastState[0][3]][2]][1][0],
۶۹                     lastState[lastState[0][3]][2][0],
۷۰                     lastState[0][3][0],
۷۱                     1'b0};
۷۲             end else begin
۷۳                 outputData <= {
۷۴                     lastState[lastState[lastState[3][3]][2]][1][0],
۷۵                     lastState[lastState[3][3]][2][0],
۷۶                     lastState[3][3][0],
۷۷                     1'b1};
۷۸             end
۷۹         end else begin
۸۰             if(cost[2] < cost[3]) begin
۸۱                 outputData <= {
۸۲                     lastState[lastState[lastState[2][3]][2]][1][0],
۸۳                     lastState[lastState[2][3]][2][0],
۸۴                     lastState[2][3][0],
۸۵                     1'b0};
۸۶             end else begin
۸۷                 outputData <= {
۸۸                     lastState[lastState[lastState[3][3]][2]][1][0],
۸۹                     lastState[lastState[3][3]][2][0],
۹۰                     lastState[3][3][0],

```

```

۹۱         1'b1};
۹۲     end
۹۳ end
۹۴ end else begin
۹۵     if(cost[1] < cost[2]) begin
۹۶         if(cost[1] < cost[3]) begin
۹۷             outputData <= {
۹۸                 lastState[lastState[lastState[1][3]][2]][1][0],
۹۹                 lastState[lastState[1][3]][2][0],
۱۰۰                 lastState[1][3][0],
۱۰۱                 1'b1};
۱۰۲         end else begin
۱۰۳             outputData <= {
۱۰۴                 lastState[lastState[lastState[3][3]][2]][1][0],
۱۰۵                 lastState[lastState[3][3]][2][0],
۱۰۶                 lastState[3][3][0],
۱۰۷                 1'b1};
۱۰۸         end
۱۰۹     end else begin
۱۱۰         if(cost[2] < cost[3]) begin
۱۱۱             outputData <= {
۱۱۲                 lastState[lastState[lastState[2][3]][2]][1][0],
۱۱۳                 lastState[lastState[2][3]][2][0],
۱۱۴                 lastState[2][3][0],
۱۱۵                 1'b0};
۱۱۶         end else begin
۱۱۷             outputData <= {
۱۱۸                 lastState[lastState[lastState[3][3]][2]][1][0],
۱۱۹                 lastState[lastState[3][3]][2][0],
۱۲۰                 lastState[3][3][0],
۱۲۱                 1'b1};
۱۲۲         end
۱۲۳     end
۱۲۴ end
۱۲۵ end
۱۲۶ end
۱۲۷ end
۱۲۸ always @(*) begin
۱۲۹     error[0][0] = {0, inputTemp[1]} + {0, inputTemp[0]};
۱۳۰     error[1][1] = {0, ~inputTemp[1]} + {0, ~inputTemp[0]};
۱۳۱     error[0][1] = {0, inputTemp[1]} + {0, ~inputTemp[0]};
۱۳۲     error[1][0] = {0, ~inputTemp[1]} + {0, inputTemp[0]};
۱۳۳ end
۱۳۴ endmodule

```

## ۳.۴ ماژول transmitter

این ماژول را برای تست این فاز پیاده سازی کرده ایم. متغیر COUNTER OF END تعداد کالک الزم برای دریافت دیتا را مشخص میکند برای مثال برای این که با 115200 rate baud دیتا را دریافت کنیم و کالک 50M داشته باشیم باید این پارامتر را 434 قرار دهیم. در این فاز برای تست این پارامتر را روی ۱۰ قرار میدهم. دیتای ورودی روی سیگنال data که ۸ بیتی است قرار میگیرد و سیگنال start نیز برای شروع کار باید یک شده و یک بماند. پس از اتمام کار سیگنال done یک میشود. همچنین دیتا بر روی سیگنال TX فرستاده میشود.

```

1  module transmitter(
2      input clk,
3      input start,
4      input [7:0] data,
5      output reg TX,
6      output reg done
7  );
8      parameter END_OF_COUNTER = 10;
9
10     reg [3:0] i;
11     wire [9:0] temp = {1'b1 , data , 1'b0};
12     reg [7:0] counter; //determines Transmitting Rate ( in this code : 115200)
13     reg running;
14
15     always @(posedge clk)begin
16         if(!start) begin
17             counter <= 0;
18             TX <= 1;
19             i <= 0;
20             done <= 0;
21             running <= 0;
22         end else if(!done) begin
23             running <= 1;
24         end
25
26         if(running) begin
27             counter <= counter + 1;
28             if(counter == END_OF_COUNTER) begin
29                 i <= i + 1 ;
30                 TX <= temp [i];
31                 counter <= 0;
32                 if(i == 9)begin
33                     i <= 0;
34                     done <= 1;
35                     running <= 0;
36                 end
37             end

```

```

۳۸         end
۳۹     end
۴۰
۴۱ endmodule

```

## ۴.۴ ماژول receiver

این ماژول اصلی این فاز است. این ماژول یک سیگنال start دارد برای شروع به کار این ماژول باید این سیگنال را یک کنیم. همچنین ورودی این ماژول از سیگنال rx میآید. همان پارامتر COUNTER OF END در این ماژول نیز وجود دارد و همان موارد ماژول transmitter در اینجا هم صدق میکند. یک instance از ماژول CRC نیز در این ماژول گرفته شده است و سیگنال start این ماژول را با crcStart مشخص کرده ایم. پس از دریافت کامل پکت، این سیگنال را یک میکنیم. سپس چند کالک طول میکشد که ماژول CRC دیتای خروجی را حساب کند. سیگنالهای valid ready و outputData از ماژول CRC در خروجی ماژول receiver قرار گرفته اند

```

۱  module receiver(
۲      input clk,
۳      input start,
۴      input rx,
۵      output ready,
۶      output[3:0] outputData
۷  );
۸  parameter END_OF_COUNTER = 10;
۹
۱۰ reg state;
۱۱ reg [8:0] data;
۱۲ reg [7:0] counter;
۱۳ reg [3:0] i;
۱۴
۱۵ reg crcStart;
۱۶
۱۷ always@(posedge clk) begin
۱۸     if(!start) begin
۱۹         data <= 0;
۲۰         counter <= 0;
۲۱         i <= 0;
۲۲         state <= 0;
۲۳         crcStart <= 0;
۲۴     end else begin
۲۵         if(!state) begin

```

```

۲۶         if(rx == 0)
۲۷             state <= 1;
۲۸     end if(state) begin
۲۹         counter <= counter + 1;
۳۰         if(counter == END_OF_COUNTER) begin
۳۱             i <= i + 1;
۳۲             data[i] <= rx;
۳۳             counter <= 0;
۳۴             if(i == 8) begin
۳۵                 state <= 0;
۳۶                 i <= 0;
۳۷                 crcStart <= 1;
۳۸             end else
۳۹                 crcStart <= 0;
۴۰         end
۴۱     end
۴۲ end
۴۳ end
۴۴
۴۵ ViterbiDecoder decoder(
۴۶     .clk(clk),
۴۷     .start(crcStart),
۴۸     .inputData(data[7:0]),
۴۹     .ready(ready),
۵۰     .outputData(outputData)
۵۱ );
۵۲
۵۳ endmodule

```

## ۵.۴ شبیه سازی

برای شبیه سازی ماژول tb receiver که در فاز قبل پیاده سازی کرده بودیم را اندکی تغییر دادیم تا به صورت خودکار خطای پیاده سازی را از روی مقاسیه data raw و دیتای خروجی بدست آمده، پیدا کند.

```

۱  `define N 100
۲
۳  module receiver_tb;
۴
۵      reg clk = 0;
۶      reg startT;
۷      reg startR;
۸      reg[7:0] inputData;
۹

```

```

۱۰    wire doneT;
۱۱
۱۲
۱۳    wire data_wire;
۱۴    wire readyR;
۱۵    wire[3:0] outputData;
۱۶
۱۷    always@(clk)
۱۸        clk <= #5 ~clk;
۱۹
۲۰    integer numberOfErros = 0;
۲۱    integer i;
۲۲    integer file;
۲۳    reg[`N-1:0] raw_data;
۲۴    reg[2*`N-1:0] encoded_data;
۲۵
۲۶    initial begin
۲۷        file = $fopen("raw_data.mem", "r");
۲۸        $fscanf(file, "%b\n", raw_data);
۲۹        $fclose(file);
۳۰
۳۱        file = $fopen("encoded_data.mem", "r");
۳۲        $fscanf(file, "%b\n", encoded_data);
۳۳        $fclose(file);
۳۴    end
۳۵
۳۶    initial begin
۳۷        startT = 0;
۳۸        startR = 0;
۳۹        inputData = 0;
۴۰        @(posedge clk);
۴۱
۴۲
۴۳        for(i = 0; i < 2 * `N - 8; i = i + 8) begin
۴۴            startT = #2 1;
۴۵            startR = 1;
۴۶            inputData[7] = encoded_data[i+7];
۴۷            inputData[6] = encoded_data[i+6];
۴۸            inputData[5] = encoded_data[i+5];
۴۹            inputData[4] = encoded_data[i+4];
۵۰            inputData[3] = encoded_data[i+3];
۵۱            inputData[2] = encoded_data[i+2];
۵۲            inputData[1] = encoded_data[i+1];
۵۳            inputData[0] = encoded_data[i];
۵۴            @(posedge doneT);
۵۵
۵۶            @(posedge readyR);

```

```

۵۷         startT = #2 0;
۵۸         $write("output data = %b\n", outputData);
۵۹         if(raw_data[3:0] != outputData) begin
۶۰             numberOfErrors = numberOfErrors + 1;
۶۱             $write("ERROR: expected %b but the output is %b\n", raw_data[3:0], outputData);
۶۲         end
۶۳         raw_data = raw_data >> 4;
۶۴
۶۵         @(posedge clk);
۶۶     end
۶۷
۶۸     if(numberOfErrors > 0)
۶۹         $write("Number of erros = %d\n", numberOfErrors);
۷۰     else
۷۱         $write("All tests passed\n");
۷۲
۷۳     #20;
۷۴     $finish;
۷۵ end
۷۶
۷۷ receiver receiverModule(
۷۸     .clk(clk),
۷۹     .start(startR),
۸۰     .rx(data_wire),
۸۱     .ready(readyR),
۸۲     .outputData(outputData)
۸۳ );
۸۴
۸۵ transmitter transmitterModule(
۸۶     .clk(clk),
۸۷     .start(startT),
۸۸     .data(inputData),
۸۹     .TX(data_wire),
۹۰     .done(doneT)
۹۱ );
۹۲
۹۳ endmodule

```

## ۶.۴ متلب

در متلب یک دیتای ۱۰۰ بیتی را به صورت تصادفی ایجاد کرده ایم و Viterbi را برای هر دیتای ۴ تایی حساب میکنیم و به هم میچسبانیم. سپس این دو دیتا را در فایل مینویسیم.



```

1  %% FPGA project phase 4+ viterbi
2  clear;
3  clc;
4
5  len = 100;
6
7  raw_data = rand(1, len) > ;5.0
8  writeToFile(raw_data, 'raw_data.mem');
9
10 encoded_data = viterbi_encoder(raw_data);
11 writeToFile(encoded_data, 'encoded_data.mem');
12
13
14
15 function viterbi = viterbi_calculator(packet)
16     viterbi = zeros(1, 8);
17     s0 = 0;
18     s1 = 0;
19     for i = 1:4
20         bit = xor(packet(i), s1);
21         viterbi(2*i-1:2*i) = [xor(bit, s0), bit];
22         s1 = s0;
23         s0 = packet(i);
24     end
25 end
26
27
28
29 function writeToFile(raw_data, file_name)
30     x_bin = char(double(raw_data) + 48);
31     %x_bin = upsample(x_bin, 2);
32     %x_bin(x_bin == 0) = newline;
33     bin_data = x_bin;
34     file = fopen(file_name, 'wt');
35     fwrite(file, bin_data);
36     fclose(file);
37 end
38
39
40
41
42 function encoded_data = viterbi_encoder(raw_data)
43     raw_data = double(raw_data);
44     len = length(raw_data);
45     encoded_data = zeros(1, 2*len);
46     for i = 1:len/4
47         packet = raw_data(4*i-3:4*i);


```

```


۴۸     encoded_data(8*i-7:8*i) = fliplr(viterbi_calculator(packet));
۴۹ end
end

```


تصویر شبیه سازی را در شکل زیر مشاهده میکنیم. همانطور که میبینید در فایل encoded\_data.mem مقدار پکت اول را تغییر داده ام تا ببینیم که آیا ماژول میتواند خطا را تصحیح کند یا خیر. سپس همانطور که در تصویر سوم میبینیم، خروجی درست بوده است و پکت اول درست شناسایی شده است و خطای آن تشخیص داده شده و تصحیح شده است. تصویر چهارم خروجی چاپ شده را نشان میدهد که همه تستها پاس شده اند. تصویر پنجم دیتا پیش از code شدن توسط Viterbi را نشان میدهد. raw data




شکل ۷: encoded data copy




شکل ۸: encoded data



شکل ۹: شبیه سازی



شکل ۱۰: خروجی کنسول



شکل ۱۱: raw data