# به نام خدا



دانشگاه صنعتی شریف

دانشکده مهندسی برق

پروژه درس طراحی سیستمهای مبتنی بر Asic Fpga

امتیازی فاز ۴ (Viterbi)

پیادهسازی ماژول Viterbi

استاد درس: دکتر مهدی شعبانی

دانشجویان:

على خدنگى ماهرود - 98101493

سیدسعید جزائری شوشتری – 98104885

دانشگاه صنعتی شریف

دانشکده مهندسی برق

زمستان 1401

#### مقدمه:

در این فاز یک ماژول ViterbiDecoder پیادهسازی کردهایم. و از ماژول transmitter و ماژول در این فاز یک ماژول receiver که در فاز سوم پیادهسازی کرده بودیم استفاده کردیم تا آن را تست کنیم. همچنین با اندکی تغییر از تست بنچ نوشته شده در فاز قبل receiver نیز در این جا برای تست ماژول Viterbi استفاده کردیم. توضیحات مربوط به ماژولهای receiver و transmitter که در فاز قبلی بود را نیز در اینجا آوردهایم.

## ماژول ViterbiDecoder:

این ماژول همانند ماژول دیکودر CRC که در فاز سوم پیادهسازی کردیم، یک سیگنال start و یک دیتای Viterbi میداد، و کلات که فقط کار تشخیص خطا را انجام میداد، می کنید. همچنین بر خلاف CRC که فقط کار تشخیص خطا را انجام میداد و فقط می تواند خطا را تصحیح کند. به همین دلیل در اینجا سیگنال خروجی valid دیگر وجود ندارد و فقط خروجی outputData و outputData را برای ماژول قرار دادهایم. کلیت کار ماژول به این شکل است که هر خروجی state ۴) به صورت یک راس در هر مرحله در نظر می گیریم. و با توجه به کودینگ کانولوشنی که در متلب روی دیتا اعمال کردهایم، یالهای گراف را میسازیم و توسط الگوریتم state Viterbi قبلی که سعی می کنیم که دیتا را استخراج کنیم. در هر مرحله در رجیستر lastState قرار می دهیم. به این شکل این راس در این مرحله از روی آن آپدیت شده است را در رجیستر alastState قرار می دهیم. به این شکل در آخر پس از ۴ کلاک سایکل دیتای خروجی را از روی این مقادیر می سازیم.

```
module ViterbiDecoder(
    input clk,
    input start,
    input [7:0] inputData,
    output reg [3:0] outputData,
    output reg ready
    );
    reg [1:0] error [1:0][1:0];
    reg [3:0] cost [3:0];
    reg [1:0] lastState [3:0][3:0];
```

```
reg[7:0] inputTemp;
reg[2:0] counter;
integer i;
integer j;
always @(posedge clk) begin
    if(!start) begin
        outputData <= 0;</pre>
        inputTemp <= 0;</pre>
        counter <= 0;</pre>
        ready <= 0;
        for(i = 0; i < 4; i = i + 1)
             for(j = 0; j < 4; j = j + 1)
                 lastState[i][j] <= 0;</pre>
        cost[0] <= 0;
        for(i = 1; i < 4; i = i + 1)
             cost[i] <= 4'b111;
    end else begin
        if(counter == 0) begin
             counter <= counter + 1;</pre>
             inputTemp <= inputData;</pre>
        end else if(counter < 5) begin</pre>
             counter <= counter + 1;</pre>
             inputTemp <= inputTemp >> 2;
             if((cost[0] + error[0][0]) < (cost[2] + error[1][1])) begin
                 cost[0] <= cost[0] + error[0][0];
                 lastState[0][counter-1] <= 0;</pre>
             end else begin
                 cost[0] <= cost[2] + error[1][1];</pre>
                 lastState[0][counter-1] <= 2;</pre>
             end
             if((cost[0] + error[1][1]) < (cost[2] + error[0][0])) begin
                 cost[1] <= cost[0] + error[1][1];
                 lastState[1][counter-1] <= 0;</pre>
             end else begin
                 cost[1] <= cost[2] + error[0][0];
                 lastState[1][counter-1] <= 2;</pre>
             end
             if((cost[1] + error[0][1]) < (cost[3] + error[1][0])) begin</pre>
                 cost[2] <= cost[1] + error[0][1];
                 lastState[2][counter-1] <= 1;</pre>
             end else begin
```

```
cost[2] <= cost[3] + error[1][0];
        lastState[2][counter-1] <= 3;</pre>
    end
    if((cost[1] + error[1][0]) < (cost[3] + error[0][1])) begin
        cost[3] <= cost[1] + error[1][0];
        lastState[3][counter-1] <= 1;</pre>
    end else begin
        cost[3] \leftarrow cost[3] + error[0][1];
        lastState[3][counter-1] <= 3;</pre>
end else begin
    ready <= 1;
    if(cost[0] < cost[1]) begin</pre>
        if(cost[0] < cost[2]) begin</pre>
            if(cost[0] < cost[3]) begin</pre>
                outputData <= {
                     lastState[lastState[0][3]][2]][1][0],
                     lastState[lastState[0][3]][2][0],
                     lastState[0][3][0],
                     1'b0};
            end else begin
                outputData <= {</pre>
                     lastState[lastState[3][3]][2]][1][0],
                     lastState[lastState[3][3]][2][0],
                    lastState[3][3][0],
                    1'b1};
        end else begin
            if(cost[2] < cost[3]) begin</pre>
                outputData <= {</pre>
                     lastState[lastState[2][3]][2]][1][0],
                     lastState[lastState[2][3]][2][0],
                     lastState[2][3][0],
                    1'b0};
            end else begin
                outputData <= {</pre>
                     lastState[lastState[3][3]][2]][1][0],
                     lastState[lastState[3][3]][2][0],
                     lastState[3][3][0],
                     1'b1};
    end else begin
```

```
if(cost[1] < cost[2]) begin</pre>
                        if(cost[1] < cost[3]) begin</pre>
                            outputData <= {
                                lastState[lastState[lastState[1][3]][2]][1][0],
                                lastState[lastState[1][3]][2][0],
                                lastState[1][3][0],
                                1'b1};
                        end else begin
                            outputData <= {
                                lastState[lastState[3][3]][2]][1][0],
                                lastState[lastState[3][3]][2][0],
                                lastState[3][3][0],
                                1'b1};
                    end else begin
                        if(cost[2] < cost[3]) begin</pre>
                            outputData <= {</pre>
                                lastState[lastState[2][3]][2]][1][0],
                                lastState[lastState[2][3]][2][0],
                                lastState[2][3][0],
                                1'b0};
                        end else begin
                            outputData <= {</pre>
                                lastState[lastState[3][3]][2]][1][0],
                                lastState[lastState[3][3]][2][0],
                                lastState[3][3][0],
                                1'b1};
                end
   end
    always @(*) begin
        error[0][0] = {0, inputTemp[1]} + {0, inputTemp[0]};
        error[1][1] = {0, ~inputTemp[1]} + {0, ~inputTemp[0]};
        error[0][1] = {0, inputTemp[1]} + {0, ~inputTemp[0]};
        error[1][0] = {0, ~inputTemp[1]} + {0, inputTemp[0]};
    end
endmodule
```

## ماژول transmitter :

این ماژول را برای تست این فاز پیادهسازی کردهایم. متغیر END\_OF\_COUNTER تعداد کلاک لازم برای دریافت دیتا را مشخص می کند برای مثال برای این که با baud rate 115200 دیتا را دریافت کنیم و کلاک 50M داشته باشیم باید این پارامتر را 434 قرار دهیم. در این فاز برای تست این پارامتر را وی ۱۰ قرار می دهیم. دیتای ورودی روی سیگنال data که ۸ بیتی است قرار می گیرد و سیگنال ایز برای شروع کار باید یک شده و یک بماند. پس از اتمام کار سیگنال done یک می شود. همچنین دیتا بر روی سیگنال TX فرستاده می شود.

```
module transmitter(
    input clk,
    input start,
    input [7:0] data,
   output reg TX,
    output reg done
    );
   parameter END_OF_COUNTER = 10;
   reg [3:0] i;
   wire [9:0] temp = {1'b1, data, 1'b0};
    reg [7:0] counter; //determines Transmitting Rate ( in this code : 115200)
    reg running;
    always @(posedge clk)begin
        if(!start) begin
            counter <= 0;</pre>
            TX <= 1;
            i <= 0;
            done <= 0;
            running <= 0;
        end else if(!done) begin
            running <= 1;
        if(running) begin
            counter <= counter + 1;</pre>
            if(counter == END OF COUNTER) begin
                i \leftarrow i + 1;
                TX <= temp [i];
                counter <= 0;
```

## ماژول receiver :

این ماژول اصلی این فاز است. این ماژول یک سیگنال start دارد برای شروع به کار این ماژول باید این سیگنال را یک کنیم. همچنین ورودی این ماژول از سیگنال را یک کنیم. همچنین ورودی این ماژول از سیگنال را یک کنیم. END\_OF\_COUTNER در این ماژول نیز وجود دارد و همان موارد ماژول Transmitter در اینجا هم صدق می کند. یک instance از ماژول CRC نیز در این ماژول گرفته شده است و سیگنال این start این می کنیم. سپس ماژول را با crcStart مشخص کردهایم. پس از دریافت کامل پکت، این سیگنال را یک می کنیم. سپس چند کلاک طول می کشد که ماژول CRC دیتای خروجی را حساب کند. سیگنالهای creceiver و valid ،ready و مروحی ماژول receiver قرار گرفته اند.

```
module receiver(
   input clk,
   input start,
   input rx,
   output ready,
   output valid,
   output[3:0] outputData
   );
   parameter END_OF_COUNTER = 10;

   reg state;
   reg [8:0] data;
   reg [7:0] counter;
   reg [3:0] i;

   reg crcStart;
```

```
always@(posedge clk) begin
         if(!start) begin
             data <= 0;
             counter <= 0;</pre>
             i <= 0;
             state <= 0;</pre>
             crcStart <= 0;</pre>
         end else begin
             if(!state) begin
                  if(rx == 0)
                       state <= 1;</pre>
             end if(state) begin
                  counter <= counter + 1;</pre>
                  if(counter == END_OF_COUNTER) begin
                       i <= i + 1;
                       data[i] <= rx;</pre>
                       counter <= 0;</pre>
                       if(i == 8) begin
                           state <= 0;</pre>
                           i <= 0;
                           crcStart <= 1;</pre>
                       end else
                           crcStart <= 0;</pre>
    CRC crc(
         .clk(clk),
         .start(crcStart),
         .InputData(data[7:0]),
         .Ready(ready),
         .valid(valid),
         .OutputData(outputData)
    );
endmodule
```

### شبيەسازى:

برای شبیه سازی ماژول receiver\_tb که در فاز قبل پیاده سازی کرده بودیم را اندکی تغییر دادیم تا به صورت خودکار خطای پیاده سازی را از روی مقاسیه raw\_data و دیتای خروجی بدست آمده، پیدا کند.

```
define N 100
module receiver_tb;
    reg clk = 0;
   reg startT;
   reg startR;
   reg[7:0] inputData;
   wire doneT;
   wire data_wire;
   wire readyR;
   wire[3:0] outputData;
    always@(clk)
        clk <= #5 ~clk;
    integer numberOfErros = 0;
    integer i;
   integer file;
    reg[`N-1:0] raw_data;
    reg[2*`N-1:0] encoded_data;
    initial begin
        file = $fopen("raw_data.mem", "r");
        $fscanf(file, "%b\n", raw_data);
        $fclose(file);
        file = $fopen("encoded data.mem", "r");
        $fscanf(file, "%b\n", encoded_data);
        $fclose(file);
    initial begin
        startT = 0;
        startR = 0;
```

```
inputData = 0;
        @(posedge clk);
        for(i = 0; i < 2 * `N - 8; i = i + 8) begin
            startT = #2 1;
            startR = 1;
            inputData[7] = encoded data[i+7];
            inputData[6] = encoded_data[i+6];
            inputData[5] = encoded_data[i+5];
            inputData[4] = encoded data[i+4];
            inputData[3] = encoded data[i+3];
            inputData[2] = encoded data[i+2];
            inputData[1] = encoded_data[i+1];
            inputData[0] = encoded_data[i];
            @(posedge doneT);
            @(posedge readyR);
            startT = #2 0;
            $write("output data = %b\n", outputData);
            if(raw_data[3:0] !== outputData) begin
                numberOfErros = numberOfErros + 1;
                $write("ERROR: expected %b but the output is %b\n", raw_data[3:0],
outputData);
            raw_data = raw_data >> 4;
            @(posedge clk);
        if(numberOfErros > 0)
            $write("Number of erros = %d\n", numberOfErros);
        else
            $write("All tests passed\n");
        #20;
        $finish;
    receiver receiverModule(
        .clk(clk),
        .start(startR),
        .rx(data_wire),
        .ready(readyR),
        .outputData(outputData)
```

#### متلب:

در متلب یک دیتای ۱۰۰ بیتی را به صورت تصادفی ایجاد کردهایم و Viterbi را برای هر دیتای ۴ تایی حساب میکنیم و به هم میچسبانیم. سپس این دو دیتا را در فایل مینویسیم.

```
%% FPGA project phase 4+ viterbi
clear;
clc;
len = 100;
raw_data = rand(1, len) > 0.5;
writeToFile(raw_data, 'raw_data.mem');
encoded_data = viterbi_encoder(raw_data);
writeToFile(encoded_data, 'encoded_data.mem');
```

```
function viterbi = viterbi_calculator(packet)
    viterbi = zeros(1, 8);
    s0 = 0;
    s1 = 0;
    for i = 1:4
        bit = xor(packet(i), s1);
        viterbi(2*i-1:2*i) = [xor(bit, s0), bit];
        s1 = s0;
        s0 = packet(i);
    end
end
```

```
function writeToFile(raw_data, file_name)
    x_bin = char(double(raw_data) + 48);
    %x_bin = upsample(x_bin, 2);
    %x_bin(x_bin == 0) = newline;
    bin_data = x_bin;
    file = fopen(file_name, 'wt');
    fwrite(file, bin_data);
    fclose(file);
end
```

```
function encoded_data = viterbi_encoder(raw_data)
    raw_data = double(raw_data);
    len = length(raw_data);

    encoded_data = zeros(1, 2*len);
    for i = 1:len/4
        packet = raw_data(4*i-3:4*i);
        encoded_data(8*i-7:8*i) = fliplr(viterbi_calculator(packet));
    end
end
```

تصویر شبیه سازی را در شکل زیر مشاهده می کنیم. همان طور که می بینید در فایل encoded\_data.mem مقدار پکت اول را تغییر داده ام تا ببینیم که آیا ماژول می تواند خطا را تصحیح کند یا خیر. سپس همانطور که در تصویر سوم می بینیم، خروجی درست بوده است و پکت اول درست شناسایی شده است و خطای آن تشخیص داده شده و تصحیح شده است. تصویر چهارم خروجی چاپ شده را نشان می دهد که همه تستها پاس شده اند. تصویر پنجم دیتا پیش از code شدن توسط Viterbi را نشان می دهد. (raw\_data)





