

بسمه تعالى طراحي مدارهاي منطقي نيمسال اول ۹۸–۹۷ تمرین (۸)

مهلت تحویل: ۱۳۹۷/۰۸/۲۹



دانشگاه صنعتی امیرکبیر

شماره دانشجویی: 9631407 نام و نام خانوادگی: علی حری لور

■ بخش اول: سوالات اختياري

۱. سوالات ۸-۴، ۷-۵ و ۲۵-۵

■ بخش دوم: سوالات اصلى

۱. (۱۰ نمره) فرض کنید که یک پردازنده ۸-بیتی قرار است جمعها و تفریقهای علامت دار زیر را انجام دهد. ابتدا عملیات مورد نظر را انجام دهید (فارغ از درستی یا نادرستی جواب) و سپس بر اساس یکی از دو روش گفته شده در کلاس تعیین کنید که آیا جواب درست است یا خیر (به عبارت دیگر، آیا سرریز اتفاق افتاده است يا خير).

- 00011000 + 11001100 = 11 1 00 100
- 10010101 00010100 = 1000000
- سرب علات دو ورودی باعلامت موار دیارت دارد حسال ۱۵۰۵۰۱۱ = 100001۱ + 0011010 + 0011010
- insuis Coot Cin ejin • 10010110 + 11100011 = ((0111100) ->



بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸-۹۷ تمرین (۸)

مهلت تحویل: ۱۳۹۷/۰۸/۲۹



دانشگاه صنعتی امیرکبیر


شماره دانشجویی: 768 407

نام و نام خانوادگی: علی خرجی دور

۲. (۲۰ نمره) دو ماژول زیر را در نظر بگیرید.:

- جمع کننده BCD که دو عدد BCD را با هم جمع می کند.
- محاسبه مکمل-۹ که مکمل-۹ یک عدد BCD را محاسبه میکند؛ برای مثال مکمل-۹ برای ورودی "۰۱۱۰" (که معادل عدد BCD شش است)، برابر "۰۰۱۱" است.

بلوک دیاگرام این دو ماژول در ادامه آمده است.



با استفاده از چهار ماژول جمع کننده BCD، چهار ماژول محاسبه مکمل-۹ و حداقل تعداد MUX با استفاده از چهار ماژول جمع کننده /تفریق کننده چهار رقمی BCD طراحی کنید. ورودیهای مدار عبارتند از:

- ۲. X₃X₂X₁X₀ که هر رقم یک عدد ۴ بیتی BCD است؛
 (به طور مثال ۴۸۹۶ معادل "0100 1000 1000").
- ۲₃Y₂Y₁Y₀ که هر رقم یک عدد ۴ بیتی BCD است؛
 (به طور مثال ۱۲۶۷ معادل "1110 0110 0010 0010").
- M (یک سیگنال ورودی تک بیتی که با صفر بودنش دو عدد ورودی با هم جمع و در صورت یک بودنش عدد A از B تفریق می شود).



شماره دانشجویی: 9631407

بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸-۹۷

تمرین (۸)

مهلت تحویل: ۱۳۹۷/۰۸/۲۹


دانشگاه صنعتی امیرکبیر

نام و نام خانوادگی: علی فرجی لور

خروجیهای مدار:

- $0_3 0_2 0_1 0_0$ (که هر رقم یک عدد 4 بیتی است).
 - Cout (خروجی تک بیتی است).

نیازی به کشیدن اجزاء داخلی هر ماژول نیست. اما اتصالات در سطح بلوک دیاگرام باید صحیح و دقیق باشد.





طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷

بسمه تعالى

تمرین (۸)



دانشكده مهندسي كامپيوتر


مهلت تحویل: ۱۳۹۷/۰۸/۲۹

انشگاه صنعتی امیرکبیر

شماره دانشجویی: 763/407

نام و نام خانوادگی: علی فرمی اور

۳. (۱۰ نمره) در مدار مقابل، A = a4a3a2a1a0 و B = b4b3b2b1b0 ورودیها و A = a4a3a2a1a0 سیستم است. توضیح دهید این مدار چه کاری انجام می دهد.



Misal Down (Operflow) in A-13 (Transcol) will jay

Cout	cry	64.	5	C	F
o	0	O	1	D	1
0	0	1	0	0	0
Ö	1	0	0	1	1
0	1	1	0	1	1
1	0	0	0	1	0
1	0	ı	1	0	0
1	1	0	1	1	1
1	1	1	0	1	0



بسمه تعالى

طراحی مدارهای منطقی نیمسال اول ۹۸-۹۷

تمرین (۸)


مهلت تحویل: ۱۳۹۷/۰۸/۲۹



دانشگاه صنعتی امیرکییر

نام و نام خانوادگی: کاکی غرمی لور شماره دانشجویی: 363،407

۴. (۱۵ نمره) در مدار شکل زیر که متشکل از چهار عنصر تمام جمع کننده و چند گیت وارونگر است، اگر $\frac{A}{a3a2a1a0}$ معادل چیست.



ida-Lo A-B Ila il

Cove Ka Ka Ky Ky Xg : cox



بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۸)


مهلت تحویل: ۱۳۹۷/۰۸/۲۹

دانشگاه صنعتی امیرکبیر

شماره دانشجویی: 9631407

نام و نام خانوادگی: علی فرص يو ر

۵. (۱۵ نمره) در مدار شکل زیر از یک جمع کننده ی ۸-بیتی استفاده شده است که a_i ها و a_i ها، ورودی های این مدار هستند. پس از ماندگار شدن، خروجی a_i این مدار چه چیزی را نشان می دهد.



O = (A+B) + 2B = A+3B



شماره دانشجویی: 407 (363)

بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸-۹۷ تمرین (۸)


مهلت تحویل: ۱۳۹۷/۰۸/۲۹

نام و نام خانوادگی: علی فرص بوء



انشگاه صنعتی امیرکیی

۶. (۱۵ نمره) با فرض آنکه تأخیر همه گیتها با هم برابرند و تمامی ورودیها همزمان میرسند، تأخیر مدار زیر، معادل تأخیر چند گیت است (منظور محاسبهی تأخیر مینیمم مسیر بحرانی است).



۷. (۱۵ نمره) همان گونه که میدانید، هر واحد نیمجمع کننده از دو عدد گیت تشکیل شده است. فرض کنید که تأخیر تمام گیتها صرف نظر از نوع آنها برابر با ۱۰ نانوثانیه است. در این صورت، اگر ۱۶ عدد از بلوک زیر را به یکدیگر به شکل آبشاری (cascade) متصل کنیم، تأخیر مدار حاصل چقدر خواهد شد؟ جزئیات کامل محاسبات همراه با شکل دقیق مدار را ارائه دهید. توضیح اینکه منظور از اتصال آبشاری این است که خروجی (های) هر بلوک، ورودی (های) بلوک طبقه ی بعدی خواهد بود.



دانشکده مهندسی کامپیوتر

بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۸)


مهلت تحویل: ۱۳۹۷/۰۸/۲۹



دانشگاه صنعتی امیرکبیر

شماره دانشجویی: 7 96 3 96 3 9

نام و نام خانوادگی: عالی خرمی اور



مارحاجل 320 انو اید تاخیر دارد