

دانشكده مهندسي كامپيوتر

بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۱۰)

مهلت تحویل: ۱۳۹۷/۰۹/۱۳



دانشگاه صنعتی امیر کبیر

شماره دانشجویی: 5(407%


نام و نام خانوادگی: علی حری لور

■ بخش اول: سوالات اختياري

سوالات ١-۶، ٢-۶،٣-۶

■ بخش دوم: سوالات اصلى

۱. (۳۰ نمره) مدار زیر را در نظر گرفته و به سوالات زیر پاسخ دهید:





بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۱۰)



دانشكده مهندسي كامپيوتر


مهلت تحویل: ۱۳۹۷/۰۹/۱۳

دانشگاه صنعتی امیرکبیر

شماره دانشجویی: 7631407

نام و نام خانوادگی: علی خرجی پور

الف) با فرض دادن ورودی کلاک و خروجی OUT با مقدار اولیدی برابر با صفر، دیاگرام زمانی زیر را کامل کنید.



ب) duty cycle سیگنال خروجی OUT را مشخص کنید.

doty cycle OUT = 66%. (2/3)

ج) برای هر یک از تأخیرهای نشان داده شده در هر سطر جدول زیر، ماکزیمم فرکانس کاری مدار را به دست آورید. همچنین مشخص نمایید که آیا هر یک از مدارها با فرکانس ۱۵۰ مگاهرتز کار میکند یا نه (۲ معادل با کار کردن است). تأخیر گیت OR را ۱ns در نظر بگیرید.



بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۱۰)



دانشكده مهندسي كامپيوتر

مهلت تحویل: ۱۳۹۷/۰۹/۱۳


دانشگاه صنعتی امیرکبیر

شماره دانشجویی: 9631907

نام و نام خانوادگی: علی خرمی بور

Hold time	Setup time	Propagation delay (clock to Q)	Max. frequency	(Y/N)
1.5ns	2.9ns	3.5ns 6.4 _m	135.13 MHZ	Ν
1ns	1.75ns	1.5ns 3.25 _n ,	235.29 MHZ	У
1ns	1.7ns	0.75ns 2.7,	270.27 MHz	У
1ns	1.1ns	2ns 3.1ns	243.9 MHZ	У

 $min\ time = Setup + Max (Hold, Prop) + Gale delay$. Y X = X مدار شکل زیر و شکل موجهای مشخص شده برای سیگنالهای X = X سوالات زیر پاسخ دهید:





بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۱۰)




دانشكده مهندسي كامپيوتر

مهلت تحویل: ۱۳۹۷/۰۹/۱۳

دانشگاه صنعتی امیرکبیر

شماره دانشجویی: 763 (3%

نام و نام خانوادگی: علی مرمی بور



ب) این مدار چه عملکردی دارد؟ تأخیر گیت NOR را Ins در نظر بگیرید.

این مدار کی D-flipflop

این مدار کی D-flipflop

(falling-edge)

ج) (این بخش امتیازی است) با در نظر گرفتن مسیر سیگنالهای ورودی تا خروجی، آیا میتوانید تاخیر کلی ورودیها به خروجیها و همچنین زمانهای setup و hold را محاسبه کنید؟



بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷

تمرین (۱۰)

مهلت تحویل: ۱۳۹۷/۰۹/۱۳

دانشگاه صنعتی امیرکبیر

دانشكده مهندسي كامپيوتر


شماره دانشجویی: 9631407

نام و نام خانوادگی: علی خرجی پور

۳. (۲۰ نمره) مدار ترتیبی نشان داده شده در شکل زیر شامل دو فلیپفلاپ D، یک ورودی x و یک خروجی y است.

الف) جدول حالت این مدار را بکشید.

ب) عملکرد این مدار را توضیح دهید.



 $D_{B} = (\overline{A \oplus x}) = AOx (XNOR)$

Present State		Next State		putput
B(t)	X	A(+1)	B(t+1)	Y
0	O	0	١	1
•	1	0	0	1
1	6	1	1	0
1	1	🖂)	O	0
0	0	0	0	ь
О	1	0	1	o
1	0	1	0	1
1	1	1	1	١
	0 1 1			



دانشكده مهندسي كامپيوتر

بسمه تعالی

طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷

تمرین (۱۰)


مهلت تحویل: ۱۳۹۷/۰۹/۱۳

دانشگاه صنعتی امیرکبیر

شماره دانشجویی: 7 963)407

نام و نام خانوادگی: علی خرمی بور

۴. (۲۰ نمره) دیاگرام زمانی را برای سیگنالهای Q۱ ،Q0 و Q1 مدار شکل زیر (به ازای ۴ سیکل کلاک کامل) رسم نمایید. فرض نمایید مقدارهای اولیهی همهی سیگنالها صفر است و تمامی فلیپ فلاپها حساس به لبهی منفی هستند.



موفق باشيد

گروه تدریسیاری