

# سیستمهای قابل بازپیکربندی نیمسال دوم ۱۴۰۰–۱۳۹۹ تمرین سری اول



### نکاتی در رابطه با نحوهی ارسال تمرین

- ارسال تمرینات به صورت الکترونیکی و از طریق سامانه دروس خواهد بود. فایل ارسالی شما فایل PFD با نام sid\_hs.pdf است که sid شماره دانشجویی و hs شماره سری تمرین است. نسخه Word تمرین در سامانه دروس قرار داده شده است تا پاسخ تمرین را در داخل آن بنویسید. پرسشهایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را به صورت تایی شده یا دستی نوشته و به صورت یک فایل PDF ذخیره نمایید.
- زمان تحویل هر سری از تمرینات مشخص بوده و امکان تغییر آن وجود ندارد. در حل تمرینات، می توانید به صورت دوتایی یا چندتایی با یکدیگر همفکری و بحث نمایند ولی هر شخص می بایست درنهایت پاسخ و استدلال خود را به صورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.
- درصورتی که در صورت سوال ابهام دارید از طریق ایمیل می توانید مشکل را رفع نمایید. توجه داشته باشید که به سوالاتی که با پاسخ به آن، راه حل مسأله مشخص می شود، پاسخ داده نخواهد شد.

#### تحویل تا ساعت ۲۳:۵۵ روز جمعه مورخ ۱۴۰۰/۰۲/۱۹ از طریق سامانهی دروس

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع RCS.2021 رفع نمایید.

 $\underline{ali[dot]mohammadpour[at]aut[dot]ac[dot]ir}$ 

محمديور

موفق و پیروز باشید!



# سیستمهای قابل بازپیکربندی نیمسال دوم ۱۴۰۰–۱۳۹۹ تمرین سری اول



### تمرین ۱–۱

با ذکر دلیل درستی یا نادرستی گزارههای زیر را مشخص کنید.

الف) برای تولید محصول در حجم انبوه، استفاده از FPGA در مقایسه با ASIC مقرون به صرفه نیست.

ب) طراحیهای مبتنی بر پردازندهی عام منظوره و تراشهی FPGA دو سر طیف کارآیی و انعطافپذیری هستند.

ج) در طراحی نمونه اولیه و رسیدن به بازار سریعتر از تراشههای مدار مجتمع خاص منظوره (ASIC) استفاده می شود.

در کاربردهای فضایی و محیطهای دارای تشعشعات زیاد تراشههای مبتنی بر Flash بهترین انتخاب هستند.

 ه) در معماری مسیریابی سلسله مراتبی برای دستیابی به تأخیر کمتر، بلوکهای منطقی متصل به هم در نزدیکی یکدیگر جانمایی می شوند.


و) سیستمهای قابل بازپیکربندی درشتدانه انعطافپذیری پایینتر و زمان پیکربندی کمتری نسبت به سیستمهای ریزدانه دارند.

#### **تمرین ۱–۲**


الف) ساختار سوئیچهای Disjoint و Wilton را با یکدیگر مقایسه کرده و مزایا و معایب هر یک را توضیح دهید. ب) در ارتباط با معماری HARP و قابلیتهایی که این معماری در FPGAها فراهم می کند، توضیح دهید.

#### تمرین ۱-۳

با استفاده از حداقل تعداد جدول جستوجو با ساختاری مشابه شکل ۲، مدار ترکیبی ضرب کننده دو بیتی بدون علامت شکل ۳ را طراحی نمایید.



شكل ٢: ضربكننده بدون علامت



شکل ۱: بلوک منطقی قابل پیکربندی تشکیل شده از LUT

الف) محتوای LUT ها و مدار متشکل از LUT ها را جهت پیاده سازی مشخص کنید.

**ب**) به جای بلوک منطقی موجود در شکل ۱ از LUT های با چهار ورودی استفاده کرده و مدار گفته شده را پیادهسازی کنید. (محتوای آنها و ارتباطات را مشخص کنید.)

ج) یک بلوک منطقی مطابق شکل ۱ چه مزایا و معایبی نسبت به یک جدول جستوجوی با چهار ورودی دارد؟ آیا یکی همواره بر دیگری برتری دارد؟ آیا به تابع بستگی دارد؟ توضیح دهید.

c) بلوک منطقی شکل ۱ را با LUT چهار ورودی از نظر سرعت و هزینه (منابع مصرفی داخلی مانند تعداد سلولهای حافظه SRAM) مقایسه کنید. تعداد سلولهای حافظه در هر دو مورد را به دست آورید.


<sup>2</sup> Fine-grained

<sup>&</sup>lt;sup>1</sup> Coarse-grained



# سیستمهای قابل بازپیکربندی نیمسال دوم ۱۴۰۰–۱۳۹۹ تمرین سری اول





### تمرین ۱-۴

سلول منطقی شکل ۳ مبتنی بر مالتی پلکسر است. بیشترین تعداد ورودیای که میتوان تابعی از آنها را با این سلول منطقی ساخت، چقدر است؟ برای این تعداد ورودی، چند تابع متفاوت قابل پیادهسازی است؟

#### تمرین ۱-۵


با داشتن LUT های k ورودی حداکثر چند تابع بولی می توان ساخت؟

## تمرین ۱–۶

الف) به طور خلاصه برخی از عواملی که منجر به ایجاد شکاف (gap) بین ASIC و ASIC می شود را شرح دهید. ب) آیا قرار دادن واحدهای DSP (ضرب کننده) بیشتر و حافظه ی بلوکی با عرض بیتی بیشتر در هر LUT در FPGA های بزرگتر می تواند شکاف تأخیر را کاهش دهد؟ پاسخ خود را به سه یا چهار جمله محدود کنید.

ج) آیا قرار دادن واحدهای DSP (ضرب کننده) بیشتر و LUT با تعداد ورودی بیشتر در FPGA های بزرگتر میتواند شکاف توان را کاهش دهد؟ پاسخ خود را به سه یا چهار جمله محدود کنید.

د) شکل ۴ تأثیر استفاده از واحدهای خاص منظوره در تراشههای FPGA را نشان می دهد. محور افقی نسبت مساحت این واحدها به کل مساحت تراشه و محور عمودی نسبت مساحت در پیاده سازی با FPGA به مساحت در پیاده سازی با ASIC را نشان می دهد. شکل را در دو یا سه جمله تحلیل کنید.



شکل ۴: تأثیر استفاده از واحدهای خاص منظوره

جهت راهنمایی بیشتر بخش نتایج، مقالهی زیر مراجعه کنید. مقالات در سامانه دروس آپلود شده است.

I. Kuon, and J. Rose, "Measuring the gap between FPGAs and ASICs", *ACM/SIGDA International Symposium on Field Programmable Gate Arrays*, Monterey, CA, Feb. 2006.