


فاز اول

طراحی کلی مدار:

۱۶۰۰ بیتی و یک خروجی

مدار در بالاترین حالت (top-level module) یک ورودی

۱۶۰۰ بیتی دارد و به شکل زیر است



تابع module ما همچنین یک clk

به عنوان clock و یک سیگنال به نام start

به عنوان ورودی می گیرد که در صورتی که start

برابر با بود کارش را انجام می دهد

همچنین یک خروجی به نام result Ready می دهد که در آن هر زمان خروجی نهایی آماده

شد (در فایل نوشته شد) مقدار آن از ۰ به ۱ تبدیل می شود

در مرحله test bench بالاترین module نیز ابتدا از فایل ورودی اطلاعات به صورت

یک memory به خرم $reg[24:0]mem[0:63]$ خوانده می شود و این memory به شکل

یک ورودی ۱۶۰۰ تایی در یک آرایه در می آید، سپس خروجی به صورت


دخروجی در قالب یک آرایه ۱۶۰۰ تایی است دوباره به شکل memory ذخیره

در بالا در می آید و در فایل نوشته می شود

مدار ما (permutation func) به طور کلی از یک controller و datapath

تشکیل شده که در ادامه هر کدام را توضیح می دهیم

شکل Datapath :



سیگنال های خروجی و ورودی مدار : Controller هست که ورودی و خروجی DataPath هست

نکته : در طراحی مدار با نوشتن کد Verilog برای datapath و Controller ، بخش Counter 6 bit را می توانیم جزء Controller در نظر بگیریم

توضیحات Data Path

ورودی به عنوان یک ۱۶۰۰ بیتی به Data Path داده می‌شود و این ورودی به ۲۵

۲۵ تا جدا می‌شود و ۶۴ ورودی یک multiplexer می‌شوند

همزمان با این کار یک counter نیز شروع به کار می‌کند و مقدار خروجی ۶۴ آن

به عنوان select به multiplexer داده می‌شود، بدین ترتیب در هر لحظه

زمان (یا clock) یک ۲۵ بیتی از ورودی جدا می‌شود و خوانده می‌شود (در لحظه اول

۲۵ تا اول سپس ۲۵ تا دوم و ... تا ۲۵ تا آخر)

خروجی multiplexer سپس به ۲۵ encoder داده می‌شود که وظیفه آن رمز

نگاری ورودی ۲۵ تایی طبق الگوریتم داده شده است)

همزمان با این کار خروجی counter به ۴۴ decoder داده می‌شود و خروجی ۶۴

بیتی decoder به نام DCD گرفته می‌شود

خروجی ۲۵ encoder پس از این گذشتن به ۶۴ register ۲۵ بیتی به عنوان

ورودی داده می‌شود و بیت‌های ۰ تا ۶۳ DCD نیز یک به یک به عنوان enable

برای register به عنوان ورودی داده می‌شوند که بدین ترتیب در هر لحظه فقط خروجی

۲۵ encoder در یکی از register با نوشته می‌شود و مقدار بقیه ثابت می‌ماند

در نهایت این فرآیند ۶۴ بار انجام می‌شود تا تمامی ۲۵ بیتی‌ها به ترتیب

رمزگذاری شوند و در خروجی نوشته شوند


وقتی این کار ۶۴ بار انجام شد سیگنال cnt Done که خروجی ۶۴ bit counter است

ایمی‌شود و به controller فرستاده می‌شود و controller نیز ready را ۱

می‌کند تا اعلام شود که نتیجه مناسب شده است


(در این مدار در هر لحظه یا clk فقط یک خط (یک ۲۵ بیتی) مماس می‌شود)

شکل واحد Controller به صورت زیر است:




در این بخش، یک واحد Controller را در Verilog می‌توانیم با Counter 6 بخش از Controller


در نظر بگیریم که در این صورت، این صورت خواهد شد:



و FSM به زیر مجموعه از CU می‌شود



FSM:



FSM

توضیحات

از S_0 که state شروع است کار را آغاز میکنیم و تا زمان که مقدار start برابر بود کار نمیکنیم در غیر اینصورت وارد S_1 میشویم که در آن در هر clk یک ۲۵ بیت را از نگار میگیریم و تا زمانی که ۴ بار این کار انجام شده ادامه می دهیم وقتی این کار

انجام شد به S_2 و سپس S_3 میرویم

در تمام state ها به جز state آخر (S_n) بهاز به نوشتن در register های

هستیم $regWrite \Leftarrow$

فقط در state آخر (S_n) مقدار ready برابر ۱ میشود $ready \Leftarrow$

زمانی که میخواهیم سیگنال را انجام دهیم و در state پارس مقدار rst در register

ها باید ۰ باشد $regRst \Leftarrow$

* نمونه کد Encoder

طبق الگوریتم رابطه اندیس ها به این صورت است

۴	۳	۲	۱	۰
۹	۸	۷	۶	۵
۱۴	۱۳	۱۲	۱۱	۱۰
۱۹	۱۸	۱۷	۱۶	۱۵
۲۴	۲۳	۲۲	۲۱	۲۰


in

 \Rightarrow

۲۳	۱۷	۱۱	۵	۴
۲۱	۱۵	۱۴	۸	۲
۲۴	۱۸	۱۲	۶	۵
۲۲	۱۶	۱۰	۹	۳
۲۰	۱۹	۱۳	۷	۱

out


واحد encode25 به طبق رابطه بالا صرفاً مقادیر خروجی را میگیرد و میفرستد




تغییرات و اشکالات اول فاز اول:

* regRst به عنوان یک خروجی به controller اضافه شد


* فرکانس اقل datapath و controller




تغییرات در بخش پیاده سازی: Controller FSM و Counter 6bit در verilog
 را در یک module کلی بنام Control unit
 Controller کن استفاده کردم و ربط Controller و datapath در verilog و این صورت




* نکته: همین مرتوان به طور کلی از سیگنال به نام regWrite استفاده نکرد و بهمان
 en برای register ها که الانیم داد





	Msgs	
+ /mux64to1_1600TB/in	52592556503774...	52592556503774672707522967923647576543070827599206065578940186761626579410080534885317
+ /mux64to1_1600TB/sel	000010	000... 000... 000... 000... 000... 000... 000... 000... 001... 001... 001... 001...
+ /mux64to1_1600TB/out	000000000000000...	000... 000... 000... 000... 000... 000... 000... 000... 000... 000... 000... 000...
+ /mux64to1_1600TB/i	64	64
+ /mux64to1_1600TB/j	2	0 1 2 3 4 5 6 7 8 9 10 11





Msgs

+ /encoder25TB/in 1010011110001011010100011
+ /encoder25TB/out 0101111110111010000001010

					1010011110001011010100011		
					0101111110111010000001010		

