```
module OR(A, B, C);
input A, B;
output C;
assign C = A \mid B;
endmodule
module AND(A, B, C);
input A, B;
output C;
assign C = A \& B;
endmodule
module MUX(Sel, I0, I1, E);
                                                   module MUX(Sel, I0, I1, E);
input Sel, I0, I1;
                                                   input Sel, I0, I1;
output E;
                                                   output E;
                                                   assign E = (I1 \& Sel) | (I0 \& \sim Sel);
wire temp1;
wire temp2;
                                                   endmodule
AND a1(I1, Sel, temp1);
AND a0(10, \sim Sel, temp2);
OR o1(temp1, temp2, E);
endmodule
module main();
reg _sel, _i0, _i1;
wire e;
MUX m(_sel, _i0, _i1, _e);
initial
begin
      $monitor("%d", _e);
      _{i0} = 1;
      _{i1} = 0;
      _{sel} = 0;
end
endmodule
```

module MUL(Clk, A, B, start, R, ack); input Clk, start; input [7:0]A,B; output reg ack; output reg[15:0]R; reg [7:0]X,Y; reg [1:0]stare; always @(posedge Clk)	reg [3:0]stare; MUL m(Clk, R, R, start2, n, ack2); always @(posedge Clk) if(stare==0) if(start==1) begin
if(start==1)	$start2 \le 0;$
begin	stare <= 1;
$X \leq A;$	end
Y <= B;	else
R <= 0;	stare <= 0;
ack <= 0;	else if(stare == 1)
stare <= 1;	begin
end	if(n > X)
else	begin
stare <= 0;	stare <= 3;
else if(stare==1)	end
if(Y==0)	else
begin	begin
ack <= 1;	start2 <= 1;
stare <= 2;	if((n > 0 && R > 0) R == 0)
end	$R \le R + 1;$
else	stare <= 2;
begin	end
$R \leq R + X;$	end
Y <= Y - 1;	else if(stare==2)
stare <= 1;	begin
end	$start2 \le 0;$
else if(stare==2)	if(ack2==1)
stare <= 0;	begin
initial begin	mull <= n;
stare <= 0;	stare <= 1;
ack <= 0;	end
end	else
endmodule	stare <= 2;
Chambare	end
module SQRT(Clk, A, start, R, ack, mull);	else if(stare==3)
input Clk, start;	begin
input [7:0]A;	R <= R - 1;
output reg ack;	stare <= 0;
output reg[7:0]R;	ack <= 1;
<u>. </u>	·
output reg[15:0]mull;	end
reg [7:0]X;	initial begin
wire [15:0]n;	stare <= 0;
wire ack2;	ack <= 0;
reg start2;	end

```
endmodule
                                                     wire [7:0]R;
                                                     wire [15:0]mull;
module ceas(c);
                                                     wire Clk;
output reg c;
                                                     ceas cc(Clk);
                                                     SQRT m(Clk, A, start, R, ack, mull);
always
       #5 c \leq= \simc; //semnal de perioada 10
                                                     initial begin
                                                             $monitor("%d %d %d %d %d %d",$time,
initial
       c \le 0;
                                                            start, A, R, ack, mull);
endmodule
                                                             A <= 49;
                                                             #4 start <= 1;
module main();
                                                             #10 start <= 0;
reg start;
                                                            #1000 $finish();
reg [7:0]A;
                                                             end
wire ack;
                                                     endmodule
```

```
module MUL(Clk, A, B, start, R, ack);
                                                                        stare \leq = 0;
input Clk, start;
                                                   initial begin
input [7:0]A,B;
                                                          stare \leq = 0;
output reg ack;
                                                          ack \leq 0;
output reg[15:0]R;
                                                          end
reg [7:0]X,Y;
                                                   endmodule
reg [1:0]stare;
always @(posedge Clk)
                                                   module ceas(c);
       if(stare==0)
                                                   output reg c;
              if(start==1)
                                                   always
              begin
                                                          #5 c \leq= ~c; //semnal de perioada 10
                     X \leq A;
                                                   initial
                     Y \leq B;
                                                          c <= 0;
                     R <= 0;
                                                   endmodule
                     ack \leq 0;
                     stare \leq 1;
                                                   module main();
              end
                                                   reg start;
              else
                                                   reg [7:0]A,B;
                     stare \leq 0;
                                                   wire ack;
       else if(stare==1)
                                                   wire [15:0]R;
              if(Y==0)
                                                   wire Clk;
              begin
                                                   ceas cc(Clk);
                     ack <= 1;
                                                   MUL m(Clk, A, B, start, R, ack);
                     stare \leq 2;
                                                   initial begin
              end
                                                          $monitor("%d %d %d %d %d %d", $time,
              else
                                                          start, A, B, R, ack);
              begin
                                                          A <= 5;
                     if(Y[0]==1)
                                                          B <= 7;
                            R \leq R + X;
                                                          #4 \text{ start} <= 1;
                     X <= X << 1;
                                                          #10 start <= 0;
                     Y \le Y >> 1;
                                                          #100 $finish();
                     stare \leq 1;
                                                          end
              end
                                                   endmodule
              else if(stare==2)
```

```
module MUL(Clk, A, B, start, R, ack);
                                                   initial begin
input Clk, start;
                                                          stare \leq 0;
input [3:0]A,B;
                                                          ack <= 0;
output reg ack;
                                                          end
output reg[7:0]R;
                                                   endmodule
reg [3:0]X,Y;
reg [1:0]stare;
                                                   module ceas(c);
always @(posedge Clk)
                                                   output reg c;
       if(stare==0)
                                                   always
              if(start==1)
                                                          #5 c <= \simc; //semnal de perioada 10
              begin
                                                   initial
                     X \leq A;
                                                          c <= 0;
                     Y \leq B;
                                                   endmodule
                     R <= 0;
                     ack \leq 0;
                                                   module main();
                     stare \leq 1;
                                                   reg start;
              end
                                                   reg [3:0]A,B;
              else
                                                   wire ack;
                     stare \leq 0;
                                                   wire [7:0]R;
       else if(stare==1)
                                                   wire Clk;
              if(Y==0)
                                                   ceas cc(Clk);
              begin
                                                   MUL m(Clk, A, B, start, R, ack);
                     ack <= 1;
                                                   initial begin
                     stare \leq 2;
                                                          $monitor("%d %d %d %d %d %d",$time,
              end
                                                   start, A, B, R, ack);
              else
                                                          A \le 5;
              begin
                                                          B <= 7;
                     R \leq R + X;
                                                          #4 \text{ start} <= 1;
                     Y \le Y - 1;
                                                          #10 \text{ start} <= 0;
                     stare \leq 1;
                                                          #200 $finish();
              end
                                                          end
       else if(stare==2)
                                                   endmodule
```

stare $\leq = 0$;

```
module SQRT(Clk, A, start, R, ack);
                                                                ack <= 1;
input Clk, start;
                                                          end
input [15:0]A;
                                                   initial begin
output reg ack;
                                                          stare \leq = 0;
output reg[7:0]R;
                                                          ack \leq 0;
reg [15:0]X;
                                                          end
reg [3:0]stare;
                                                   endmodule
always @(posedge Clk)
      if(stare==0)
                                                   module ceas(c);
              if(start==1)
                                                   output reg c;
              begin
                                                   always
                    X \leq A;
                                                         #5 c <= \simc; //semnal de perioada 10
                    R <= 0;
                                                   initial
                    ack \le 0;
                                                          c <= 0;
                    stare \leq 1;
                                                   endmodule
              end
             else
                                                   module main();
                    stare \leq 0;
                                                   reg start;
      else if(stare == 1)
                                                   reg [15:0]A;
      begin
                                                   wire ack;
              if(R * R > X)
                                                   wire [7:0]R;
              begin
                                                   wire Clk;
                    stare \leq 2;
                                                   ceas cc(Clk);
              end
                                                   SQRT m(Clk, A, start, R, ack);
              else
                                                   initial begin
              begin
                                                         $monitor("%d %d %d %d %d",$time,
                    R \le R + 1;
                                                   start, A, R, ack);
                    stare \leq 1;
                                                         A \le 300;
             end
                                                         #4 start <= 1;
      end
                                                          #10 \text{ start} <= 0;
      else if(stare==2)
                                                         #200 $finish();
      begin
                                                          end
             stare \leq = 0;
                                                   endmodule
              R \le R - 1;
```

```
module MUL(Clk, B, A, start, R, ack);
                                                    wire ack2;
input Clk, start;
                                                    reg start2;
input [63:0]B;
                                                    reg [3:0]stare;
input [31:0]A;
                                                    MUL m(Clk, R, X, start2, n, ack2);
output reg ack;
                                                    always @(posedge Clk)
output reg[63:0]R;
                                                           if(stare==0)
reg [31:0]X,Y;
                                                                  if(start==1)
reg [63:0]stare;
                                                                  begin
always @(posedge Clk)
                                                                         X \leq A;
       if(stare==0)
                                                                         Y \le B-1;
              if(start==1)
                                                                         R \leq A;
              begin
                                                                         ack <= 0;
                     X \leq B;
                                                                         start2 <= 0;
                     Y \leq A;
                                                                         stare \leq 1;
                     R <= 0;
                                                                  end
                     ack <= 0;
                                                                  else
                     stare \leq 1;
                                                                         stare \leq = 0;
              end
                                                           else if(stare == 1)
              else
                                                           begin
                     stare \leq = 0;
                                                                  if(Y==0)
       else if(stare==1)
                                                                         stare \leq 3;
              if(Y==0)
                                                                  else
              begin
                                                                  begin
                     ack <= 1;
                                                                         start2 <= 1;
                     stare \leq 2:
                                                                         if(ack2==1 || R == 1)
              end
                                                                         begin
              else
                                                                                 R \leq n;
              begin
                                                                                Y \le Y-1;
                     R \leq R + X;
                                                                         end
                     Y \le Y - 1;
                                                                         stare \leq 2;
                     stare \leq 1;
                                                                  end
              end
                                                           end
       else if(stare==2)
                                                           else if(stare==2)
              stare \leq 0;
                                                           begin
initial begin
                                                                  start2 <= 0;
       stare \leq = 0;
                                                                  if(ack2==1)
       ack \leq = 0;
                                                                         stare \leq 1;
       end
                                                                  else
endmodule
                                                                         stare \leq 2;
                                                           end
module POW(Clk, A, B, start, R, ack);
                                                           else if(stare==3)
input Clk, start;
                                                           begin
input [31:0]A,B;
                                                                  stare \leq = 0;
output reg ack;
                                                                  ack <= 1;
output reg[63:0]R;
                                                           end
reg [31:0]X,Y;
                                                    initial begin
wire [63:0]n;
                                                           stare \leq = 0;
```

```
ack \le 0;
                                                wire ack;
      end
                                                wire [63:0]R;
endmodule
                                                wire Clk;
                                                ceas cc(Clk);
                                                POW m(Clk, A, B, start, R, ack);
module ceas(c);
output reg c;
                                                initial begin
                                                       $monitor("%d %d %d %d %d", $time,
always
      #1.5 c <= ~c;
                                                start, A, B, ack, R);
                                                       A <= 2;
initial
                                                       B <= 8;
      c <= 0;
endmodule
                                                       #1 start <= 1;
                                                       #4 start \leq 0;
module main();
                                                       #200 $finish();
reg start;
                                                       end
reg [31:0]A, B;
                                                endmodule
```

Cursul 2 Circuite secvențiale utilizare sincronă și asincronă

Sincron - asincron

- Sincronizare
 - circuitele lucrează după un semnal de ceas comun
 - evoluează în aceleași momente
- Asincronism
 - fiecare circuit evoluează pe baza unor comenzi provenite de la alte circuite
- pot apărea ambele moduri de comandă în același sistem

Utilizare asincronă (1)

- exemplu comanda unui ascensor
- intrări
 - etajul destinaţie
 - etajul curent
- ieşiri
 - urcare
 - coborîre


Utilizare asincronă (2)

- · comanda dată de relația dintre intrări
 - etaj destinaţie < etaj curent urcare
 - etaj destinaţie > etaj curent coborîre
 - etaj destinaţie = etaj curent nici o acţiune
- modificarea intrării impune modificarea automată a comenzii
- · nu este necesară retinerea unei stări curente

Utilizare asincronă (3)

- sunt totuşi necesare circuite secvenţiale?
- controlul informațiilor de la intrări
- etajul curent provenit de la senzori
- etajul destinație indicat de utilizator
 - apăsarea unui buton
 - informația se poate pierde -> trebuie păstrată
 - putem folosi un registru

Utilizare asincronă (4)



Senzori

Utilizare asincronă (5)

- problemă cu schema anterioară
 - este apăsat un nou buton în timp ce liftul se deplasează către etajul destinație deja stabilit
 - deci etajul destinație este schimbat în timpul deplasării
- proiectarea asincronă este foarte dificilă
 - mai utilă pentru componente, nu pentru sisteme întregi

Utilizare sincronă

- este apăsat un buton corespunzător unui etaj
 - liftul este nefolosit ne deplasăm spre acel etaj
 - liftul are deja o comandă ignoră noua apăsare a butonului
 - răspunsuri diferite la aceeași valoare a intrării
- soluţia sistem cu stare
- · comanda dată depinde de starea curentă
 - și de ultimele informații de la intrări (senzori)

Proiectarea sistemelor secvenţiale simple

<u>Automate</u>

- stări
- tranziții între stări
- 3 categorii de variabile
 - de intrare
 - de stare
 - de ieşire

Ecuații de funcționare

- pornind de la valorile pentru
 - intrări
 - starea curentă
- dorim să obținem valorile pentru
 - starea următoare
 - ieşiri

Proiectare - paşi (1)

- analiza problemei foarte important!
- stabilirea variabilelor de intrare și de ieșire
- graful de fluență
 - stările
 - tranzițiile
 - valorile variabilelor de intrare care condiționează tranzițiile
 - valorile ieşirilor corespunzătoare tranzițiilor

Proiectare - paşi (2)

- matricea (tabelul) de fluență
 - exprimare formală a grafului de fluență
 - liniile stările curente
 - coloanele combinațiile de valori ale variabilelor de intrare
 - conţinutul unei celule
 - starea următoare
 - valorile variabilelor de ieşire

Proiectare - pasi (3)

- reducerea stărilor echivalente
 - pe baza analizei matricii de fluență
 - 2 stări sunt neechivalente dacă
- produc valori diferite ale ieşirilor pentru cel puţin o combinaţie de valori ale intrărilor
- echivalenţa lor depinde de echivalenţa altor 2 stări, care sunt neechivalente (recursiv)
 - altfel sunt echivalente
 - stările echivalente pot fi reunite

Proiectare - paşi (4)

- codificarea stărilor
- rezultă și numărul de biți necesar pentru a reține starea (numărul variabilelor de stare)
- rescrierea matricii de fluență cu stările în forma codificată
- aplicarea minimizării
- obținerea ecuațiilor de funcționare
 - câte o ecuație booleană pentru fiecare variabilă de stare, respectiv ieșire


Exemplu

- problema numărarea persoanelor care intră și ies printr-un culoar
- semnale de intrare 2 celule fotoelectrice
- semnale de ieșire incrementarea a 2 numărătoare (intrați, respectiv ieșiți)
- premise
 - pe culoar nu pot trece două persoane una pe lângă alta
 - mişcarea persoanelor relativ lentă (în comparație cu automatul)

Detectarea intrărilor/ieşirilor

- secvenţa semnalelor de intrare
 - 00->10->11->01->00 a intrat o persoană
 - 00->01->11->10->00 a ieșit o persoană
- secvență incompletă nu a intrat/ieșit nimeni
- la completarea unei secvențe, se activează ieșirea corespunzătoare
 - primește valoarea 1 pentru o perioadă de ceas

Graful de fluență



Matricea de fluență

	00	01	10	11
0	0/00	4/00	1/00	*/**
1	0/00	*/**	1/00	2/00
2	*/**	3/00	1/00	2/00
3	0/10	3/00	*/**	2/00
4	0/00	4/00	*/**	5/00
5	*/**	4/00	6/00	5/00
6	0/01	*/**	6/00	5/00

Stări echivalente - etapa 1

(0,1): e	(1,3): n	(2,6): (1,6) (2,5)
(0,2): (3,4)	(1,4): (2,5)	(3,4): n
(0,3): n	(1,5): (1,6) (2,5)	(3,5): (3,4) (2,5)
(0,4): e	(1,6): n	(3,6): n
(0,5): (1,6)	(2,3): e	(4,5): e
(0,6): n	(2,4): (3,4) (2,5)	(4,6): n
(1,2): e	(2,5): (3,4) (1,6)	(5,6): e

Stări echivalente - etapa 2

(0,1): e	(1,3): n	(2,6): n
(0,2): n	(1,4): n	(3,4): n
(0,3): n	(1,5): n	(3,5): n
(0,4): e	(1,6): n	(3,6): n
(0,5): n	(2,3): e	(4,5): e
(0,6): n	(2,4): n	(4,6): n
(1,2): e	(2,5): n	(5,6): e

Reducerea stărilor echivalente

- grupări posibile: (0,1), (0,4), (1,2), (2,3), (4,5), (5,6)
- nu se poate forma nici un grup de 3 sau mai multe stări
- noile stări (variantă)
 - -(0,1) -> A
 - (2,3) -> B
 - (4,5) -> C
 - 6 -> D

Codificarea stărilor

- 4 stări -> 2 variabile de stare (biţi)
- variantă
 - -A < -> 00
 - -B < -> 01
 - -C < -> 10
 - − D <-> 11
- ecuațiile finale depind de codificare
 - dar nu putem ști care variantă va fi mai bună

<u>Diagrama de minimizare</u>

$y_1 y_0$	00	01	11	10
00	00/00	10/00	01/00	00/00
01	00/10	01/00	01/00	00/00
11	00/01	**/**	10/00	11/00
10	00/00	10/00	10/00	11/00

$\underline{Minimizare - y_{1,n+1}}$

y_1y_0	00	01	11	10
00	0	1	0	0
01	0	0	0	0
11	0	*	1	1
10	0	1	1	1

$\underline{Minimizare - y_{0,n+1}}$

$y_1 y_0$	00	01	11	10
00	0	0	1	0
01	0	1	1	0
11	0	*	0	1
10	0	0	0	1

$\underline{\text{Minimizare - } z_1}$

$y_1 y_0$	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	0	*	0	0
10	0	0	0	0

Minimizare - z₀

y_1y_0	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	*	0	0
10	0	0	0	0

Ecuațiile de funcționare


$$(I) \qquad y_{1,n+1} = \left(y_1 \cdot x_1 + \overline{y_0} \cdot \overline{x_1} \cdot x_0 \right)_{\!n}$$

$$\left(II\right) \qquad y_{\scriptscriptstyle 0,n+1} = \left(\overline{y_{\scriptscriptstyle 1}} \cdot y_{\scriptscriptstyle 0} \cdot x_{\scriptscriptstyle 0} + \overline{y_{\scriptscriptstyle 1}} \cdot x_{\scriptscriptstyle 1} \cdot x_{\scriptscriptstyle 0} + y_{\scriptscriptstyle 1} \cdot x_{\scriptscriptstyle 1} \cdot \overline{x_{\scriptscriptstyle 0}}\right)_{\!n}$$

$$\left(III\right) \quad \ z_{1,n} = \! \left(\! \overline{y_{_{1}}} \cdot y_{_{0}} \cdot \overline{x_{_{1}}} \cdot \overline{x_{_{0}}} \right)_{\!n}$$

$$\begin{pmatrix} IV \end{pmatrix} \qquad z_{0,n} = \left(y_1 \cdot y_0 \cdot \overline{x_1} \right)_{\!\! n}$$

Implementarea circuitului



Cursul 3 Automate hardware

Complexitate (1)

- sistemele discutate la cursul anterior permit rezolvarea de probleme simple
 - nu utilizează nici măcar circuite combinaționale și secvențiale predefinite
 - sumatoare, comparatoare, decodoare etc.
 - registri, numărătoare etc.
- în general problemele care trebuie abordate sunt mai complexe

Complexitate (2)

- logica este separată în două părți
 - elementele de actionare
 - secventiatorul
- acesta din urmă comandă elementele de actionare
- modelare
 - tot sub forma unui automat
 - dar determinarea stărilor se face în alt mod

Componente (1)

- elemente de acţionare
 - circuite combinationale si secventiale
 - realizează operațiile cerute de algoritmul implementat
 - operațiile trebuie realizate la anumite momente
 - implementarea algoritmului
- materializare circuitele secvențiale primesc comenzi la anumite momente

Componente (2)

- secvenţiatorul
 - automatul de control
 - trimite comenzi către elementele de acționare la momentele potrivite
 - implementare cablată automat simplu
 - stările decodificate
 - câte un bistabil pentru fiecare stare
 - la fiecare moment un singur bistabil are valoarea 1

Intrările secvențiatorului

- semnale care pot fi testate
- în funcție de valoarea lor se pot lua decizii
- provenienţă
 - semnale din exteriorul sistemului
- semnale generate de elementele de acţionare (comparatoare, numărătoare - terminal count, porţi logice etc.)

<u>leşirile secvențiatorului</u>

- semnale de comandă către elementele de acționare
 - comenzi pentru circuitele secvențiale
 - validări pentru circuitele combinaționale
- exemple
 - semnale de resetare
 - încărcare regiștri
 - incrementare/decrementare numărătoare
 - validare decodoare etc.

Descrierea algoritmului

- schema logică
- 2 tipuri de blocuri
 - testări
 - semnalele de intrare
 - acţiuni
 - comenzi către elementele de actionare

Implementarea secvențiatorului

- delimitarea stărilor
 - o stare poate include simultan testări și acțiuni
- determinarea ecuațiilor
 - variabile de stare
 - precizează starea următoare în funcție de starea curentă și de intrări
 - uzual, stările nu sunt codificate
 - câte o variabilă de stare (bistabil) pentru fiecare stare
 - ieşiri

Exemplu

- măsurarea perioadei unui semnal
- testarea repetată a valorii semnalului de intrare (INPUT)
 - automatul este mult mai rapid decât variațiile semnalului măsurat
 - determinarea duratei unei perioade
 - incrementarea unui numărător
 - cât timp intrarea este pe 0, apoi cât este pe 1
 - sau invers


Exemplu (continuare)


- iniţial
 - se aşteaptă apăsarea unui buton (START)
- final
 - afişare (PRINT)
 - se așteaptă terminarea apăsării butonului

Elementele de acţionare

- determinarea valorii numărător
- pentru afișare de folosește un display cu 7 segmente
- conectare
- valoarea din numărător este trimisă către display
- pentru adaptarea informației decodor BCD-7 segmente

Elementele de acţionare - schema





Ecuații de funcționare

$$\boldsymbol{s}_{0,n+1} = \boldsymbol{s}_{0,n} \cdot \overline{\boldsymbol{START}} + \boldsymbol{s}_{8,n} \cdot \overline{\boldsymbol{START}}$$

$$\boldsymbol{s}_{1,n+1} = \boldsymbol{s}_{0,n} \cdot \boldsymbol{START}$$

$$s_{2,n+1} = s_{1,n} \cdot \overline{INPUT} + s_{2,n} \cdot \overline{INPUT}$$

$$s_{3,n+1} = s_{2,n} \cdot INPUT + s_{3,n} \cdot INPUT$$

$$\boldsymbol{s}_{4,n+1} = \boldsymbol{s}_{3,n} \cdot \overline{\textbf{INPUT}} + \boldsymbol{s}_{4,n} \cdot \overline{\textbf{INPUT}}$$

$$\boldsymbol{s}_{5,n+1} = \boldsymbol{s}_{1,n} \cdot \boldsymbol{INPUT} + \boldsymbol{s}_{5,n} \cdot \boldsymbol{INPUT}$$

$$s_{6,n+1} = s_{5,n} \cdot \overline{INPUT} + s_{6,n} \cdot \overline{INPUT}$$

$$\boldsymbol{s}_{7,n+1} = \boldsymbol{s}_{6,n} \cdot INPUT + \boldsymbol{s}_{7,n} \cdot INPUT$$

$$\boldsymbol{s}_{8,n+1} = \boldsymbol{s}_{4,n} \cdot INPUT + \boldsymbol{s}_{7,n} \cdot INPUT + \boldsymbol{s}_{8,n} \cdot START$$

$$RESET = S_{0,n} \cdot START$$

$$PRINT = S_{8,n}$$

$$INC\!=\!s_{3,n}^{}+\!s_{4,n}^{}+\!s_{6,n}^{}+\!s_{7,n}^{}$$

Cursul 4 Microprogramare

Implementarea funcțiilor booleene

- combinaţional
 - minimizare
- cu ajutorul unei memorii ROM
 - intrările bitii de adresă
 - ieşirile biţii de date
 - conţinutul memoriei ROM urmează direct tabelul de adevăr

<u>Exemplu</u>

X	y	Z	f
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Adresa	Valoare
0	1
1	0
2	0
3	1
4	0
5	1
6	0
7	1

Microprogram

- implementarea secvenţiatorului
 - memorie ROM
 - fiecare locație corespunde unei stări
 - conține informațiile necesare execuției (microinstrucțiune)
 - numărător program
 - adresa locației corespunzătoare următoarei stări
 - actualizat prin incrementare sau salt

Microprogramare orizontală


Microprogramare orizontală

- câmpurile unei microinstrucţiuni
 - codul condiției testate
 - poate fi și 1 (+5V întotdeauna adevărat) sau 0 (0V întotdeauna

fals)

- semnalele de ieşire (acţiunile)
 - 1 activat
 - în cazul în care condiția testată este adevărată
- adresa de salt
 - în cazul în care condiția testată este falsă
 - altfel incrementarea numărătorului program

Structura secvențiatorului



Conditii


- de unde provin
 - intrări din exterior
 - ieșiri ale elementelor de acționare
- la fiecare pas se testează exact o condiție
 - selectată de multiplexor
 - care este comandat de codul microinstructiunii
 - în funcție de condiția testată
 - adevărat: acțiuni + incrementare
 - fals: nici o actiune + salt

Conditii si actiuni

- dacă pe parcursul execuției algoritmului trebuie testate atât condiția x, cât și NOT(x)
 - este necesar să avem câte o intrare în multiplexor pentru x şi NOT(x)
- dacă două sau mai multe acțiuni nu apar niciodată simultan
- în memoria ROM se poate stoca doar un cod al acţiunii activate, care este introdus într-un decodor -> mai puţini biţi necesari în ROM

Ceas

- două semnale de ceas separare în timp
 - Clk1 delimitarea stărilor
 - Clk2 validarea semnalelor de comandă (acțiuni)
 - obținute din același semnal periodic



Probleme

- delimitarea stărilor mai puţin flexibilă decât la secvenţiatorul cablat
- testare și acțiune în aceeași stare
 - dacă acțiunea trebuie efectuată numai când condiția testată are valoarea 1
 - altfel ce valoare se trece în microinstrucțiune pentru acțiunea respectivă?
- starea următoare uneori este mai greu de specificat

<u>Probleme - exemplificare</u>


- aceeași problemă ca la cursul anterior
 - starea s₈ nu poate urma și după s₄, și după _{s7}
 - similar, s₀ nu urmează după s₈
 - soluţii
 - introducerea unor stări noi nu realizează nici o acțiune, doar salt
 - duplicarea stării s₈ (una urmează după s₄, cealaltă după s₇)
 - codificarea stărilor astfel ca so să urmeze după so

Microprogramare verticală

Microprogramare verticală

- locațiile din ROM dimensiuni mai mici
- 2 tipuri de microinstrucțiuni
 - de salt
 - bit de identificare al tipului (valoarea 0)
 - codul condiției de testat
 - adresa de salt
 - de actiune
 - bit de identificare al tipului (valoarea 1)
 - acţiuni

Structura secvenţiatorului




Probleme

- delimitarea stărilor (și mai) inflexibilă
- nu se pot grupa teste și acțiuni în aceeași stare
- mai multe stări -> mai multe cicluri de ceas -> viteză mai mică

<u>Exemplu</u>

- măsurarea perioadei unui semnal (la fel ca la cursul 2)
- nu pot fi acţiuni şi salturi simultan -> multe stări
- atenție la perioada determinată
 - înainte: numărul înregistrat x perioada ceasului automatului
 - acum: incrementările nu se mai fac la fiecare perioadă de ceas

Secvențiator cablat - stări



<u>Microinstrucţiuni orizontale - stări</u> INC START

Microinstrucțiuni

 s_1 : START; RESET; s_1

 s_2 : NOT(INPUT); \varnothing ; s_{11}

 s_3 : INPUT; \varnothing ; s_3

 s_4 : TRUE; INC; \varnothing

 s_5 : NOT(INPUT); \varnothing ; s_4

 s_6 : TRUE; INC; \varnothing

 s_7 : INPUT; \varnothing ; s_6

 s_8 : TRUE; PRINT; \varnothing

 s_9 : NOT(START); \emptyset ; s_8

 s_{10} : FALSE; \varnothing ; s_1

 s_{11} : NOT(INPUT); \varnothing ; s_{11}

 s_{12} : TRUE; INC; \varnothing

 s_{13} : INPUT; \varnothing ; s_{12}

 s_{14} : TRUE; INC; \varnothing


 s_{15} : NOT(INPUT); \varnothing ; s_{14}

 s_{16} : TRUE; PRINT; \varnothing

 s_{17} : NOT(START); \varnothing ; s_{16}

 s_{18} : FALSE; \varnothing ; s_1

<u>Microinstrucțiuni verticale - stări</u>



Microinstrucțiuni

 s_0 : 0; NOT(START); s_0

 s_1 : 1; RESET

s₂: 0; INPUT; s₁₁

s₃: 0; NOT(INPUT); s₃

 s_4 : 1; INC

s₅: 0; INPUT; s₄

s₆: 1; INC

 s_7 : 0; NOT(INPUT); s_6

 s_8 : 1; PRINT

s₉: 0; START; s₈

s₁₀: 0; TRUE; s₀

s₁₁: 0; INPUT; s₁₁

 s_{12} : 1; INC

s₁₃: 0; NOT(INPUT); s₁₂

s₁₆: 1; PRINT

s₁₇: 0; START; s₁₆

 s_{18} : 0; TRUE; s_0

s₁₄: 1; INC

s₁₅: 0; INPUT; s₁₄

Comparaţie (1)

- microinstrucţiuni orizontale
 - structură mai clară
 - se pot grupa mai bine stările mai puţine stări
 - test urmat de acţiune în aceeaşi stare
 - acțiune urmată de test nu se poate în aceeași stare
- microinstrucţiuni verticale
 - cuvântul de memorie mai scurt
 - mai multe stări mai multe locații de memorie

Comparatie (2)

- în ambele cazuri, față de implementarea cablată, se pierde din flexibilitate în delimitarea stărilor
 - și implicit în eficiența automatului
- avantaj reproiectare ușoară (dacă e necesar)
- se schimbă conținutul memoriei ROM
- în cazul cablat refacerea în întregime a părții combinaționale

Cursul 5 Implementarea sistemelor secvențiale

Variante tehnologice (1)

- ASIC
 - Application-Specific Integrated Circuits
- proiectarea realizată în mod specific pentru un anumit circuit sau clasă de circuite
- avantaj optimizare pentru rezolvarea problemei abordate -> performanţe superioare
 - tipuri
 - full-custom
 - semi-custom

Variante tehnologice (2)

- circuite programabile
 - permit implementarea a diferite automate
 - în funcție de problema abordată
 - pot fi reconfigurate după necesități
 - avantaje
 - flexibilitate în proiectare și depanare
 - preţ redus datorită producţiei de serie
 - dezavantaj
 - nu pot asigura obținerea de performanțe maxime

Circuite programabile (1)

- arii de porți (*Gate Arrays*)
 - număr mare de celule
 - fiecare celulă sumă (OR) de termeni produs (AND)
 - de obicei se folosesc doar o parte dintre intrări (câte sunt necesare)
 - structura corespunde cu modul de proiectare al circuitelor combinaționale
 - celulele sunt interconectate se pot realiza circuite complexe

Circuite programabile (2)

- CPLD
 - Complex Programmable Logic Devices
 - fiecare celulă include și un bistabil
 - la ieșirea părții combinaționale
 - poate fi folosit sau nu (comportament pur combinational)
- poate exista și reacție înapoi de la ieșirea bistabilului spre partea combinațională
 - modelează comportamentul secvențial

Circuite programabile (3)

- FPGA
 - Field Programmable Gate Arrays
 - celulele de obicei mai simple decât la CPLD
 - partea combinaţională LUT (*Look-Up Table*)
 - implementare LUT variante
 - multiplexor
 - memorie ROM
 - memorie RAM mai uşor de reconfigurat

Implementare (1)

Probleme

- 1. proiectarea logică a circuitului
- 2. implementarea fizică
 - configurarea și interconectarea celulelor
 - utilizarea circuitelor disponibile în cadrul celulelor
 - structura fizică poate diferi de cea logică
- dificil de gestionat

Implementare (2)

Soluţia

- compilatoare de hardware
 - realizează implementarea fizică
- ţin cont de structura hardware concretă pe care se face implementarea
 - se folosesc limbaje dedicate de descriere a hardware-ului
 - VHDL, Verilog etc.

Limbajul Verilog

Organizare

- circuitele implementate ca module
- · moduri de descriere a circuitelor
 - structurală
 - nivel jos
 - indicarea componentelor folosite
 - comportamentală
 - nivel înalt
 - se descrie comportamentul dorit al circuitului
 - pot fi combinate

```
<u>Module - structură</u>

    nume modul

    lista parametrilor (semnale de intrare-ieşire)

    declararea tipului parametrilor

      – input
      – output
      – inout (mai rar)

    descrierea modulului

      - diverse moduri
      Exemplu

    proiectarea unui multiplexor 2->1

      – intrări
            • de date: I0, I1
            • de selectie: Sel
      – iesire: E
• pot fi folosite ambele moduri de descriere, inclusiv combinații
      Varianta 1
module MUX(Sel,I0,I1,E);
input Sel, I0, I1;
output E;
assign E=(I1\&Sel) | (I0\&\sim Sel);
endmodule

    assign - asignare continuă

    orice schimbare la intrare duce la schimbarea iesirii (combinaţional)

      Varianta 2
module MUX(Sel, I0, I1, E);
input Sel, I0, I1;
output E;
wire x,y,z;
not n0(z,Sel);
and a1(x,I1,Sel);
and a0(y,I0,z);
or o0(E,x,y);
endmodule

    wire - declară semnale (fire electrice) interne

• not, and, or - funcții (module) predefinite
      primul parametru - ieşirea
      - număr variabil de intrări
• se pot utiliza și alte module definite de utilizator
```

```
Varianta 3
module MUX(Sel,I0,I1,E);
input Sel, I0, I1;
output E;
reg E;
always@(Sel,I0,I1)
      E=(I1\&Sel)|(I0\&\sim Sel);
endmodule

    reg - variabila poate reţine o valoare între două asignări

de obicei secvenţial (dar nu neapărat)

    always - buclă infinită

      - se execută de fiecare dată când se modifică una dintre intrările din lista
asociată

asignarea pentru variabila E nu este continuă

    valoarea variabilei E se schimbă doar când se execută instrucțiunea

respectivă
      Varianta 4
module MUX(Sel,I0,I1,E);
input Sel, I0, I1;
output E; reg E;
always @(Sel,I0,I1)
begin
      if(Sel==0) E=I0;
      else E=I1;
end
endmodule
                        Elemente ale limbajului Verilog
      Vectori (1)
• folosiți pentru semnalele care constau din mai mulți biți
      - numere, adrese etc.
      - domeniul din care fac parte indicii - flexibil
input [7:0]x;
wire [0:7]y;
reg [10:3]z;
      - toate definesc semnale pe 8 biţi
      Vectori (2)

    pot fi accesați

    integral (toţi biţii simultan)

      - bit cu bit
      - o parte din biţi
z=x;
z[6]=y[4];
z[5:3]=x[6:4];
```

```
Tablouri (1)

    similare celor din limbajele software

· la un moment dat poate fi accesat un singur element al tabloului
wire x[3:0]; //tablou cu 4 elemente pe 1 bit fiecare
a=x[0]: //corect
b=x; //eroare
c=x[2:0]; //eroare
      Tablouri

    elementele unui tablou pot fi vectori

    pot fi accesate direct și la nivel de bit

reg [7:0]y[15:0]; // tablou de 16 elemente, fiecare pe 8 biţi
reg [7:0]z;
z=y[5];
      Atribuiri (1)

    utilizate în descrierile comportamentale

      – nu şi pentru assign

    două tipuri

      1. blocante (=)
            – atribuirea curentă va începe doar după terminarea celei anterioare
      2. neblocante (<=)
            – atribuirea curentă poate începe înainte de terminarea celei
anterioare
      Atribuiri (2)

    a are iniţial valoarea 7

a=5;
b=a+3;
      b va primi valoarea 8
a < = 5:
b \le a + 3;
      b va primi valoarea 10
      Întârzieri (1)
• instrucțiunile din exemplul anterior sunt raportate ca executându-se la același
moment
      - indiferent de tipul de atribuire utilizat

    uneori trebuie să specificăm faptul că o instrucțiune se execută mai târziu decât

cea dinaintea sa
      – şi după cât timp
      Întârzieri (2)
      a=5;
 #5 b=a+3;
• a doua instrucțiune se execută la 5 unități de timp după prima

    deci nu mai putem avea execuţie în paralel
```

- chiar dacă se folosesc atribuiri neblocante
- dacă nu specificăm o întârziere similar cu #0

Baze de numerație

- valori exprimate în diferite baze de numeraţie
 - baza 2: 7'b0101110
 - baza 8: 8' o247
 - baza 10: 8 ' d25 sau 25 (implicit)
 - baza 16: 12 'hA0F
- numărul dinaintea semnului ' exprimă întotdeauna numărul de biți (nu de cifre) al reprezentării

<u>Înaltă impedanță</u>

- valorile pe care le poate lua un semnal
 - -0
 - 1
 - x (nedeterminat)
 - z (înaltă impedanţă)
- exemplu de utilizare
 - a <= 8'bzzzzzzzz;</pre>
 - valoarea z nu poate fi testată

Concatenări de semnale

- sintaxa: {semnal, semnal, ...}
- exemplu
- reg [3:0]a,b;
- reg [7:0]c,d;
- $-\{a[2],c\} \le \{d[6:1],b[2:0]\};$

Cursul 6 Proiectarea sistemelor secvențiale

<u>Principii</u>

- modelarea în principal comportamentală
 - se pot utiliza și elemente structurale pentru unele componente
- trebuie luat în considerare semnalul de ceas
 - în mod explicit

```
Exemplu 1
```

```
• bistabil D - latch
module Latch(Clk,D,Q);
input Clk,D;
output Q;
reg Q;
always @(Clk,D)
if(Clk==1) Q<=D;
endmodule</pre>
```

Exemplu 2

- bistabil D flip-flop
- · considerăm și intrările R și S
 - asincrone (nu depind de semnalul de ceas)
 - prioritare
 - necesare pentru iniţializare şi alte operaţii
- tratarea semnalului de ceas
 - contează doar frontul crescător
 - trebuie detectat

Exemplu 2 - varianta 1

```
module FlipFlop(Clk,D,R,S,Q);
input Clk,D,R,S;
output Q;
reg Q;
always@(posedge Clk,D,R,S)
    if(R==1) Q<=0;
    else if(S==1)
        Q<=1;
    else if(posedge Clk)
        Q<=D;
endmodule</pre>
```

Exemplu 2 - varianta 1 (cont.)

- detectarea frontului crescător posedge
 - front descrescător negedge
- varianta NU ESTE CORECTĂ
 - frontul crescător poate fi precizat în lista de sensibilitate a structurii always
 - dar nu poate fi testat într-o instrucțiune if
 - pot fi testate doar valori ale semnalelor, nu și tranziții ale acestora

```
Exemplu 2 - varianta 2
module FlipFlop(Clk,D,R,S,Q);
input Clk, D, R, S;
output Q;
reg Q;
always@(R,S)
      if(R==1) Q <= 0;
      else if(S==1)
            0 <= 1;
always @(posedge Clk)
      if(R==0 \&\& S==0)
            Q \le D;
endmodule
      Exemplu 2 - varianta 2 (cont.)
• se pot folosi 2 sau mai multe structuri always
      - si initial

    toate se execută în paralel

    intrările R şi S trebuie să fie prioritare

sunt testate în cealaltă structură always

• combinațiile sincron-asincron - dificil de tratat
      Automate

    două componente

    evoluţia stării

            • pe baza semnalului de ceas
      - elemente de acţionare

    descriere de obicei comportamentală

            • calculează valorile pentru starea următoare și ieșirile
• izolare - structuri always separate
      - modularitate - mai usor de înțeles și controlat
      Structura de bază
module nume modul(Clk, intrari, iesiri);
input Clk, intrari;
output iesiri;
reg iesiri;
reg stare curenta, stare urmatoare;
always @(posedge Clk)
      stare curenta<=stare urmatoare;</pre>
      // eventual reset, ...
always @(intrari, stare curenta)
begin
      // calcul iesiri, stare urmatoare
end
endmodule
```

Structura de bază (cont.)

- partea combinațională răspunde imediat la orice modificare a intrărilor sale
 - starea curentă
 - intrări
- partea secvențială permite modificarea doar pe frontul crescător al ceasului
- nu e obligatoriu ca stare_curenta și stare_urmatoare să fie implementate ca registri separați

<u>Exemplu</u>

- măsurarea perioadei unui semnal
- digitizare transformare într-un semnal cu valori doar 0 și 1
 - perioada rămâne aceeași
- nu este sigur că valorile de 0 şi respectiv 1 au aceeaşi durată în cadrul unei perioade
- aceleaşi obiective ca la cursul 4

```
Varianta 1
module P(start,i,digit,print);
input start,i;
output reg [3:0]digit;
output reg print;
always@(start,i)
begin
     digit=0;
     print=0;
     if(i==0) begin
          while(i==0);
          while(i==1) digit=digit+1;
          while(i==0) digit=digit+1;
          print=1;
     end
     else begin
          while(i==1);
          while(i==0) digit=digit+1;
          while(i==1) digit=digit+1;
          print=1;
     end
end
endmodule
```

Varianta 1 (cont.)

- problema
 - nu apare semnalul de ceas
 - la ce momente au loc toate acţiunile?
- semnalul de ceas trebuie să apară explicit ca intrare
- o instrucțiune poate fi întârziată până la apariția unui eveniment
 - ex:@(posedge clk) digit=digit+1;

Varianta 1 (cont.)

• o soluție ar fi deci ca toate acțiunile să fie întârziate în acest mod


```
while(i==0) @(posedge clk);
while(i==1)
     @(posedge clk) digit=digit+1;
while(i==0)
```

@(posedge clk) digit=digit+1;

• foarte greu de gestionat

Varianta 2

- revenim la proiectarea automatului
 - la fel ca la cursul 4
 - orientativ ne interesează stările, nu exact semnalele de comandă
 - implementarea acestora o realizează compilatorul
 - ex: în loc de RESET vom scrie digit<=0; display<=0;
 - · descrierea comportamentală



```
Varianta 2 - implementare
module P(Clk,start,i,digit,print);
input Clk,start,i;
output reg [3:0]digit;
output reg print;
reg [3:0]state;
reg [3:0]state next;
always @(posedge Clk)
      state<=state next;</pre>
always @(start, i, state)
     if(state==0)
     begin
            if(start==0) state next<=0;</pre>
           else state next<=1;</pre>
           digit<=0;</pre>
           print<=0;</pre>
     end
     else if(state==1) begin
           if(i==1) state next<=2;</pre>
           else state next<=5;</pre>
     end
      ... // celelalte stari
initial
      state<=0; state next<=0;
endmodule
     Modelarea prin automate (1)
• limbajul Verilog este util mai ales pentru partea de implementare

    descrierea algoritmului de funcţionare rămâne sarcina proiectantului

      - modelare pe bază de stări (automat)
• atenție la atribuirea de valori pentru ieșiri
      - teoretic - toate ieșirile primesc valori la fiecare stare
     - practic - atunci când se schimbă valorile
     Modelarea prin automate (2)
Avantai
      • separă partea de memorare a stării (secvențială) de cea combinațională
           - două blocuri always independente
                 • unul actualizează starea
                 • celălalt realizează calculul valorilor pentru ieșiri și starea
                 următoare

    descriere clară
```

Modelarea prin automate (3)

Probleme

- la descrierea părții combinaționale
 - blocul always reacționează la modificarea unei variabile
 - nu este potrivit pentru integrarea într-un sistem secvențial

```
Exemplu
module ex(Clk, x, y, z);
input Clk, x, y;
output z;
reg z;
//starea - cati biti sunt necesari
reg [2:0]state, state next;
always @(posedge Clk)
     state<=state next;</pre>
always @(x, y, state)
     if(state==0)
           if(x==1) begin
                 z \le z + 1;
                 state next<=0;</pre>
           end
           else state next<=1;</pre>
```

Problema 1

- starea 0 se incrementează z cât timp x are valoarea 1
 - buclă de program
- suntem în starea 0 și starea următoare este tot 0
- dacă x și y nu variază, z nu e incrementat
- always nu detectează vreo schimbare pe nici una dintre variabile, deci nu se activează

Problema 2

- starea 0 apare o modificare a valorii variabilei y
- nu ar trebui să influențeze cu nimic evoluția sistemului
 - deoarece y nu intervine în starea 0
 - dar always detectează o schimbare pe una din variabile, deci se activează
 - ca urmare, z are o incrementare parazită

Solutii (1)

- always să reacționeze și la schimbările semnalului de ceas
 - sau numai la frontul crescător al acestuia
 - pot apărea interferențe cu blocul always care se ocupă de actualizarea stării
- atribuirile neblocante (<=) se execută în paralel și atunci când sunt în blocuri always/initial diferite
 - nu rezolvă a doua problemă

Solutii (2)

- toate variabilele care apar în lista de sensibilitate a blocului always să fie testate prin instrucțiuni *if* în toate stările
 - s-ar rezolva a doua problemă
 - foarte greu de realizat practic

Solutii (3)

- descriere structurală (de nivel jos) a părții combinaționale
 - fără blocuri always
 - ecuații booleene şi/sau circuite predefinite
 - ar rezolva ambele probleme
- puterea limbajului Verilog se pierde în foarte mare măsură dacă renunțăm la descrierile comportamentale

Soluţii (4)

- un singur vector de stare (în loc de doi)
- un singur bloc always
 - activat doar de frontul crescător al semnalului de ceas
 - toate calculele se (re)fac pe frontul crescător
 - deci toate variabilele sunt utilizate și actualizate numai pe frontul crescător
- ambele probleme sunt rezolvate

<u>Implementare</u>

```
module nume_modul(Clk, intrari, iesiri);
input Clk, intrari;
output iesiri;
reg iesiri;
reg stare;
always @(posedge Clk)
    if(stare==0)
        //descriere stare 0
        //actualizare stare
    else if(stare==1)
        //descriere stare 1
        //actualizare stare
    else if(stare=stare)
        //descriere stare 1
        //actualizare stare
        .../alte stari
endmodule
```

Limitare

- pentru variabilele de intrare se iau în considerare doar valorile de la momentele când apare un front crescător al ceasului
- dacă o variabilă de intrare este activată doar între două fronturi crescătoare consecutive, va fi ignorată
 - în general nu este o problemă
 - · variabilele de intrare variază lent
- la nevoie, intrările care provin de la alte circuite pot fi sincronizate după același semnal de ceas

Exemplu

- · calculul celui mai mare divizor comun a două numere
- algoritmul lui Euclid
- numerele sunt primite simultan din exterior
- semnale de notificare
 - start numerele sunt disponibile la intrare
 - ack rezultatul este disponibil la ieşire

```
<u>Implementare</u>
module
     cmmdc(Clk, start, x, y, r, ack);
input Clk, start;
input [7:0]x, y;
output reg [7:0]r;
output reg ack;
reg [7:0]a, b;
reg [1:0]state;
always @(posedge Clk)
     if(state==0)
           if(start==1) begin
                a<=x;
                b \le y;
                ack<=0;
                state<=1;
           end
           else state<=0;</pre>
     else if(state==1)
           if(a==b) begin
                r<=a;
                state<=2;
           end
           else if(a>b) begin
                a<=a-b;
                state<=1;
           end
     else begin
           b<=b-a;
           state<=1;
     end
     else if(state==2) begin
           ack <= 1;
           state<=0;
     end
initial
begin
     state<=0;</pre>
     ack<=0;
end
endmodule
```

Cursul 7 Utilizarea limbajului Verilog în proiectarea hardware-ului

Semnale

- elemente de bază în orice implementare fizică
- fiecare semnal poartă 1 bit de informatie
- deci în mod fundamental lucrăm cu biţi
 - sau cu vectori de biți

Tipuri de semnale (1)

- pot fi declarate în diverse moduri
 - în funcție de unghiul din care le privim
- intrare-iesire pentru module
 - input semnal de intrare pentru modulul curent
 - output semnal de iesire pentru modulul curent
 - inout atât intrare, cât și ieșire

Tipuri de semnale (2)

- semnale interne modulelor
 - reg poate memora valori preluate la anumite momente
 - uzual implementare secvențială
 - wire realizează legătura între intrarea unui circuit și ieșirea altuia
 - nu poate memora valori
- cele două categorii se pot suprapune

Tipuri de semnale (3)

- semnalele declarate ca input sunt automat de tip wire
 - nu putem impune valori unui semnal de intrare
- semnalele declarate ca output sunt de tip wire în mod implicit
 - pot fi conectate combinational la alte semnale, de exemplu prin assign
 - le putem declara ca reg în mod explicit

Exemplu

```
module semnale(i, e1, e2);
input i;
output e1, e2;
reg x, e2;
assign e1=~x;
...
endmodule
```

Exemplu (cont.)

- semnalul i este intrare, deci nu poate fi reg
- semnalele e1 și e2 sunt ieșiri
- e2 este *reg*
 - poate fi modificat direct

- e1 nu este declarat reg
 - poate fi modificat prin intermediul semnalului x

Depinde de unde privim semnalul

- același semnal poate fi ieșire pentru un circuit (modul) și intrare pentru altul
 situatia apare de fapt foarte des
- deci și modul de declarare a semnalului poate diferi între cele două module
 - un modul îl poate modifica, celălalt îi poate doar citi valoarea

```
Exemplu
module iesire(s out);
output s out;
reg s out;
. . .
s out = 1;
endmodule
module intrare(s in);
input s in;
reg x; // semnal intern
x = s_in;
endmodule
module main();
wire s;
iesire a(s);
intrare b(s):
endmodule
```

Exemplu (cont.)

- ieșirea primului modul este conectată la intrarea celui de-al doilea
 - deci este de fapt același semnal
 - primul modul îi modifică valoarea
 - al doilea poate doar să o citească
 - la fel şi modulul main
- în mod obișnuit nu putem modifica valoarea unui semnal de ieșire a unui modul din afara acestuia

Semnale inout

- reutilizarea acelorași pini pentru intrări și ieșiri
 - la momente diferite de timp
 - util doar la module top-level
- de fapt sunt componente diferite care lucrează cu intrarea, respectiv ieșirea

ceea ce scoatem pe ieșire nu trebuie să interfereze cu ceea ce primim pe intrare

Exemplu (cont.)

- semnalul data privit ca ieșire
 - legat (combinațional) la ieșirea variabilei d
 - deci orice modificare a valorii d se regăsește automat pe ieșirea data
- când nu avem nimic de transmis pe ieșire, d trebuie să fie în înaltă impedanță
- semnalul *data* privit ca intrare
 - este citit în variabila x la anumite momente

Exemplu (cont.)

- atunci când scriem la ieșire, semnalul de la intrarea data trebuie să fie la rândul său în înaltă impedanță
 - provine de la alt modul
 - deci trebuie să existe un protocol de comunicare
 - sarcina proiectantului

Operații cu semnalele

- operatorii sintaxă similară cu limbajul C
- operațiile pe biți mult mai des utilizate
- unele operații pe biți se pot realiza mult mai eficient în hardware
- dacă un singur bit dintr-o variabilă are valoarea x (nedeterminat), toată variabila are valoarea x

<u>Operatori de reducere</u>

- funcții booleene de aritate 2 (sau mai mare)
- operatori: | & ^
- pot fi aplicați asupra biților dintr-un vector
- exemplu: test dacă o variabilă are valoarea 0 reg [7:0]a;

```
reg b;
b <= \sim (|a|);
      Tipuri auxiliare

    integer

real
time

    variabilele din aceste tipuri folosite nu sunt pentru sinteza circuitelor, ci pentru

    exprimarea operatiilor paralele

      simulare
      Siruri de caractere
• nu există un tip dedicat
• constante - între caracterele "..."

    variabile - declarate ca reg

    trebuie să conțină un număr suficient de biți

      - dacă sunt mai multi - completate cu 0 la dreapta
reg [20*8:1]s; // 20 de octeti
s="sir de caractere";
      Bucle

    implementare

      nivel jos
      – test + salt

    implementarea salturilor

prin stabilirea stării următoare

    structuri repetitive (while/for/repeat)

    nu sunt destinate descrierii buclelor secventiale

    rol - descrierea operaţiilor care se pot realiza în paralel

      Exemplu

    inversarea ordinii bitilor într-o variabilă

reg [7:0]a;
integer i;
a<=8'b01010000;
#5 for(i=0; i<8; i=i+1)
      a[i] \le a[7-i];
Exemplu (cont.)

    atenție la precizarea întârzierilor

a<=8'b01010101;
for(i=0; i<8; i=i+1)
#5 a[i]<=a[7-i];
• în acest caz, fiecare atribuire din buclă se face la 5 unităti de timp după cea
anterioară
```

• nu se fac în paralel - rezultat incorect

Abordarea problemelor (1)

- se începe cu analiza problemei si cu schitarea unei solutii
- pseudocodul este util, dar pot fi folosite şi alte forme de exprimare a algoritmului
- de aici se pot extrage
 - intrările și ieșirile
 - variabilele interne
 - operațiile care trebuie efectuate

Abordarea problemelor (2)

- stabilirea stărilor și a tranzițiilor între stări
 - se realizează prin împărtirea algoritmului schitat în pasi (stări)
- buclele se implementează prin salturi
- de fiecare dată când atribuim o nouă valoare variabilei de stare, realizăm un salt
- atenție la cursul 6 doar ultima soluție de implementare a automatului este corectă

Abordarea problemelor (3)

- un modul poate avea în același timp componente cu descriere structurală și respectiv comportamentală
 - dar acestea nu trebuie amestecate
- descrierile comportamentale sunt materalizate prin blocuri initial și always
- descrierile structurale indică în primul rând conexiunile între componente

Exemplu (1)

Exemplu (2)

- liniile 6 și 7 sunt greșite
 - descriere structurală
- nu trebuie declarate de fiecare dată, deoarece indică niște conexiuni permanente
- corect plasarea lor înaintea blocului always
- în schimb, linia 5 este corectă
 - descriere comportamentală indică o acțiune