ESPECIFICAÇÃO DO PROJETO (Primeira Unidade)

Projeto da ULA

O projeto da ULA precisa ser acoplado a um decodificador binário para display de sete segmentos que também será desenvolvido. Este projeto da primeira unidade deve ser desenvolvido totalmente baseado em portas lógicas.

O projeto deve estar pronto para baixar na placa de prototipação DE2-70, inclusive com as pinagens configuradas. As respectivas pinagens (associação de um sinal entrada/saída com um pino do FPGA) estão especificadas abaixo.

Deverá ser entregue um relatório impresso ao monitor juntamente com o código fonte (pasta completa do projeto compactada), detalhando cada fase desenvolvida, que deve conter:

- a) Capa com identificação dos alunos
- b) Visão Geral do Projeto (figura ilustrando o sistema completo em blocos). Explicar sucintamente nesta etapa cada módulo desenvolvido.
- c) Tabelas da Verdade (sempre que aplicável) e cálculos (reduções e mapas-k)
- d) Circuito projetado de cada módulo e simulação (waveform)
- e) Circuito com todo sistema conectado e simulação (waveform)
- f) Conclusão

A unidade lógica e aritmética deverá ser capaz de executar as seguintes operações, que serão selecionadas a partir dos códigos da tabela abaixo:

	Sele	eção	Função
S ₂	S_1	S ₀	
0	0	0	F = A + B
0	0	1	F = A - B
0	1	0	F = Complemento a 2 de B
0	1	1	F = A = B
1	0	0	F = A > B
1	0	1	F = A < B
1	1	0	F = A AND B
1	1	1	F = A XOR B

Entradas:

- 1. Dois vetores A e B de 4 bits (1 para o sinal e 3 para o módulo) representando os operandos. Esses números são binários positivos ou negativos (complementados a 2).
- 2. Um vetor S de 3 bits representando o seletor da operação segundo a tabela anterior.

Saídas:

- 1. Um vetor F de 4 bits representando o resultado da operação (para os casos em que a operação retorna um vetor).
- 2. Um sinal (LED) representando overflow (para as operações que podem gerar overflow).
- 3. Um sinal (LED) representando o status (para as operações que retornam um booleano).

Obs: Complemento de 2 de B também gera overflow.

Somador BCD

Deverá ser implementado um somador BCD como o descrito nas aulas. Para o relatório ele deve ser capaz de somar dois números de dois dígitos, ou seja, de 00+00 a 99+99. Por limitações da placa, para a apresentação ele deve ser capaz de somar números de 1 dígito, ou seja, de 0+0 a 9+9.

Entradas:

1. Dois vetores A e B de bits representando os operandos. Os números de bits dependem das condições explicitadas acima e devem estar codificados em BCD.

Saídas:

- 1. Um vetor representando o resultado da soma, em codificação BCD.
- 2. Um sinal representando *overflow* (para as operações que podem gerar *overflow*)

Decodificador para display de 7 segmentos

Para que seja possível exibir os números no display da placa DE2-70, o projeto da ULA deve estar acoplado a um decodificador. Os leds de cada display acendem quando colocado nível lógico 0.

Entradas:

- 1. Para uma ULA de 4 bits representando um número binário positivo ou negativo (complemento a 2).
- 2. Para o Somador BCD um vetor de 4 bits representando o dígito menos significativo (codificado em BCD) e o bit de saída (do somador) representando o dígito mais significativo.

Saídas:

1. Dois vetores de 7 bits representando os 2 displays, segundo a tabela abaixo.

Diagramas dos projetos




Figura 1: diagrama do projeto da ULA




Figura 2: diagrama do projeto do somador BCD

Pinagem:

HEX1_D[2]

HEX1_D[3]

HEX1_DP

PIN_AF16

PIN_AG16

PIN_AE17

Seven Segment Digit 1[2]

Seven Segment Digit 1[3]

Seven Segment Digit 1[4]

Seven Segment Digit 1[5]

Seven Segment Digit 1[6]

Seven Segment Decimal Point 1

O FPGA Cyclone II para o qual o projeto será baixado é o EP2C70F896C6.

ignal Name			Signal Name	FPGA Pin No.	Description				
griai ivaille	FPGA Pin No.	Description	KEY[0]	PIN_T29	Pushbutton(0)		Signal Name	FPGA Pin No.	Description
LEDR[0]	PIN_AJ6	LED Red[0]					LEDG[0]	PIN_W27	LED Green[0]
LEDR[1]	PIN_ AK5	LED Red[1]	KEY[1]	PIN_T28	Pushbutton[1]	_	LEDG[1]	PIN_W25	LED Green[1]
LEDR[2]	PIN_AJ5	LED Red[2]	KEY[2]	PIN_U30	Pushbutton[2]		LEDG[2]	PIN_W23	LED Green[2]
LEDR[3]	PIN_AJ4	LED Red[3]	KEY[3]	PIN_U29	Pushbutton[3]		LEDG[3]	PIN_Y27	LED Green[3]
LEDR[4]	PIN_AK3	LED Red[4]				<u> </u>	LEDG[4]	PIN_Y24	LED Green[4]
LEDR[5]	PIN_AH4	LED Red[5]	Table 5	.2. Pin assignme	ents for the pushbutton switches.		LEDG[5]	PIN_Y23	LED Green[5]
LEDR[6]	PIN_AJ3	LED Red[6]				- 	LEDG[6]	PIN_ AA27	LED Green[6]
LEDR[7]	PIN_AJ2	LED Red[7]					LEDG[7]	PIN_ AA24	LED Green[7]
LEDR[8]	PIN_AH3	LED Red[8]					LEDG[8]	PIN_AC14	LED Green[8]
LEDR[9]	PIN_AD14	LED Red[9]				<u> </u>			
EDR[10]	PIN_AC13	LED Red[10]				1			
EDR[11]	PIN_AB13	LED Red[11]				1			
EDR[12]	PIN_AC12	LED Red[12]	$\neg \neg \bot$						
EDR[13]	PIN_AB12	LED Red[13]			into the first tree		\	Shemet 10/100M	
EDR[14]	PIN_AC11	LED Red[14]			USB Device Fort Mic In	Line In Line Out	VQ. in 1 depth 2	NOUR T	RS-232 Port
EDR[15]	PIN_AD9	LED Red[15]			++++		0.00		n filmin
EDR[16]	PIN_AD8	LED Red[16]					V VI		W W
LEDR[17]	PIN_AJ7	LED Red[17]		12V DC Power Supply		UNITED THE	100.00		TVD+ de
HEX0 D4 : HEX0 D6 : HEX0 DP :	RN18 1K 1 8 E0 7 F0 6 G0 5 DP0	7 7 7 7 7 7 7 7 8 9 9 7 7 7 7 7 7 7 7 7		15x2 LCD Module 7-Segment Displays	000 700000000				SMOyte File
e 5.6. Scl	hematic diagra	m of the 7-segment displays.		18 Red LEDe 18 Taggie Sultain		فموف			8 Obser LB
e 5.6. Scl	FPGA Pin No.	m of the 7-segment displays.		_		QQQQ SMOyre S	MAX ZIMIZ CICII	EOF 21/byte SSKAM	
				_		Wilding a	MAXZ ZBARZ CIGII	BDF 2Mbyte SSRAM	SMA Exten
nal Name	FPGA Pin No.	Description		_		ZMOyre S	MANY ZEMP2 CHOIL	EOF ZMOyle SSRAM	SMA Exten
nal Name	FPGA Pin No. PIN_AE8	Description Seven Segment Digit 0[0]		_		QQQQ SENSOR A	AMAZ ZEMTZ CIETI	BOY ZMOyte SSHAM	SMA Exten
nal Name :X0_D[0] :X0_D[1]	FPGA Pin No. PIN_AE8 PIN_AF9	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1]		_					4 PLIN-OUTDIT SWITCHES
nal Name (X0_D[0] (X0_D[1] (X0_D[2]	PIN_AE8 PIN_AF9 PIN_AH9	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1] Seven Segment Digit 0[2]		_		Signal Name	FPGA Pin No		a Push-outon Switches Description
nal Name :X0_D[0] :X0_D[1] :X0_D[2] :X0_D[3]	PIN_AE8 PIN_AF9 PIN_AH9 PIN_AD10	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1] Seven Segment Digit 0[2] Seven Segment Digit 0[3]		_		Signal Name SW[0]	FPGA Pin No		Description Toggle Switch[0]
nal Name (XO_D[0] (XO_D[1] (XO_D[2] (XO_D[3] (XO_D[4] (XO_D[5]	PIN_AE8 PIN_AF9 PIN_AH9 PIN_AD10 PIN_AF10	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1] Seven Segment Digit 0[2] Seven Segment Digit 0[3] Seven Segment Digit 0[4]		_		Signal Name SW[0] SW[1]	FPGA Pin N. PIN_AA23 PIN_AB26		Description Toggle Switch[0] Toggle Switch[1]
nal Name X0_D[0]	PIN_AE8 PIN_AF9 PIN_AH9 PIN_AD10 PIN_AF10 PIN_AD11	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1] Seven Segment Digit 0[2] Seven Segment Digit 0[3] Seven Segment Digit 0[4] Seven Segment Digit 0[5]		_		Signal Name SW[0] SW[1] SW[2]	FPGA Pin No PIN_AA23 PIN_AB26 PIN_AB25		Description Toggle Switch[0] Toggle Switch[1] Toggle Switch[2]
nal Name :X0_D[0] :X0_D[1] :X0_D[2] :X0_D[3] :X0_D[4] :X0_D[6] :X0_D[6]	PIN_AE8 PIN_AF9 PIN_AH9 PIN_AD10 PIN_AF10 PIN_AD11 PIN_AD12	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1] Seven Segment Digit 0[2] Seven Segment Digit 0[3] Seven Segment Digit 0[4] Seven Segment Digit 0[6] Seven Segment Digit 0[6]		_		Signal Name SW[0] SW[1] SW[2] SW[3]	FPGA Pin No PIN_AA23 PIN_AB26 PIN_AB25 PIN_AC27	5.	Description Toggle Switch[0] Toggle Switch[1] Toggle Switch[2] Toggle Switch[3]
xo_D[0] xo_D[1] xo_D[2] xo_D[3] xo_D[4] xo_D[5] xo_D[6]	PIN_AE8 PIN_AF9 PIN_AH9 PIN_AD10 PIN_AF10 PIN_AD11 PIN_AD12	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1] Seven Segment Digit 0[2] Seven Segment Digit 0[3] Seven Segment Digit 0[4] Seven Segment Digit 0[6] Seven Segment Digit 0[6]		_		Signal Name	FPGA Pin No. PIN_AA23 PIN_AB26 PIN_AB25 PIN_AC27 PIN_AC26	5.	Description Toggle Switch[0] Toggle Switch[1] Toggle Switch[2] Toggle Switch[3] Toggle Switch[4]
nal Name :X0_D[0] :X0_D[1] :X0_D[2] :X0_D[3] :X0_D[4] :X0_D[6] :X0_D[6]	FPGA PIN No. PIN_AE8 PIN_AF9 PIN_AH9 PIN_AD10 PIN_AF10 PIN_AD11 PIN_AD12 PIN_AF12	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1] Seven Segment Digit 0[2] Seven Segment Digit 0[3] Seven Segment Digit 0[4] Seven Segment Digit 0[6] Seven Segment Digit 0[6]		_		Signal Name	FPGA Pin No. PIN_AA23	D	Description Toggle Switch[0] Toggle Switch[1] Toggle Switch[2] Toggle Switch[3] Toggle Switch[4] Toggle Switch[5]
xo_D[0] xo_D[1] xo_D[2] xo_D[3] xo_D[4] xo_D[5] xo_D[6]	PIN_AE8 PIN_AF9 PIN_AH9 PIN_AD10 PIN_AF10 PIN_AD11 PIN_AD12	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1] Seven Segment Digit 0[2] Seven Segment Digit 0[3] Seven Segment Digit 0[4] Seven Segment Digit 0[6] Seven Segment Digit 0[6] Seven Segment Decimal Point 0		_		Signal Name	FPGA Pin N. PIN_AA23	D	Description Toggle Switch[0] Toggle Switch[1] Toggle Switch[2] Toggle Switch[3] Toggle Switch[4] Toggle Switch[5] Toggle Switch[6]
nal Name X0_D[0] X0_D[1] X0_D[2] X0_D[3] X0_D[4] X0_D[6] X0_D[6]	FPGA PIN No. PIN_AE8 PIN_AF9 PIN_AH9 PIN_AD10 PIN_AF10 PIN_AD11 PIN_AD12 PIN_AF12	Description Seven Segment Digit 0[0] Seven Segment Digit 0[1] Seven Segment Digit 0[2] Seven Segment Digit 0[3] Seven Segment Digit 0[4] Seven Segment Digit 0[5] Seven Segment Digit 0[6] Seven Segment Decimal Point 0		_		Signal Name	FPGA Pin No. PIN_AA23	0.	Description Toggle Switch[0] Toggle Switch[1] Toggle Switch[2] Toggle Switch[3] Toggle Switch[4] Toggle Switch[5]

Table 5.1.	Pin assignments	for the toggle switches.	

Toggle Switch[9]

Toggle Switch[10]

Toggle Switch[11]

Toggle Switch[12]

Toggle Switch[13]

Toggle Switch[14]

Toggle Switch[15]
Toggle Switch[16]

Toggle Switch[17]

SW[9]

SW[10]

SW[11]

SW[12]

SW[13]

SW[14]

SW[15]

SW[17]

PIN_AE27

PIN_W5

PIN_V10

PIN_U9

PIN_T9

PIN_L4

PIN_L8

Informações sobre clock (Neste projeto não será necessário)

Signal Name	FPGA Pin No.	Description		
CLK_28	PIN_E16	28 MHz clock input		
CLK_50 PIN_AD15		50 MHz clock input		
CLK_50_2	PIN_D16	50 MHz clock input		
CLK_50_3 PIN_R28		50 MHz clock input		
CLK_50_4	PIN_R3	50 MHz clock input		
EXT CLOCK	PIN R29	External (SMA) clock input		

Table 5.5. Pin assignments for the clock inputs.