

Reliability, maintainability, Availability, safety, Security

قابلیت فکری

دستورسی یادگیری

المنى

امیت

* مثلاً P_c ها نیازمند $dependability$ هستند چون اگر به $down$ شد و خاموش شد به بازی قطع شده
ناجایای رخ می‌دهد!

١٥٥
قابلیت احسان

چون صحت باطری کند و ملاک دستور تشخیص ریزش بدن و که قوی جای سختی هستش و لغوین سخت

* کھنٹ ونگرہ کھنٹ انرای می سوک ← سرعت می آید یابین چون فرکانس می آید یابین
کم مشن نفیز مارچین ← احتمال رخداد اردر بیشتر می سته ← $R(t) \downarrow$ ← dependability

4) Real-time Constraints

↳ For real-time systems, right answers arriving too late are wrong.

* ΔES با worst case کار داریم!

مسامحه های بی ذریعه
مسامحه های هسته که برای اینکه نتیجه ای نه
تولید می کنند صحیح باشد ، نه تنها باری محاسباتشان
مالم باشد بلکه در زمانی درستی هم تولید نموند.

Hard - Real time ← miss دون دلائل فالجیہ

2) Soft Real time \rightarrow MP3 \leftarrow فاجعہ رخ خدیوہ ولی بیگم کاٹھن

3) Firm Real time ← هیچ دستیابی ندارد

۲) باطنی ها وزن زیادی دارند و در کل خیلی کوچک هستند

لا چون تعداد زیادی می‌خواهیم

بیماری

محدودیت Ram ← خود Ram هم چون

دسترسی سریع تر به داده ها است با defen در شاقص هشت.

System A	احتمال	زمان
	90%	1 ثانیه
	10%	10 ثانیه

Avg 8 1.95

System B	50%	0.55
	50%	85

Avg : 4.25

۵۵۵ رمانی مهم است.

* یعنی A سیم به از سیم B است

اما اگر در دایں زمانی و نایند دانسته باشیم


با از B استفاده کنید تا همیشه درست کار کند.

6) Dedicated towards a certain App. خاص منصوص \rightarrow Minimize resource
بوجہ Maximize robustness

۳ راه های یکگه و تسلیله بندی کردن + کم کردن ابزارهای حیثیات + ساده کردن پیرا سازی + خاص متطوره بیکه کردن

7) Dedicated user interface \rightarrow no mouse, no keyboard or screen.


* 1) **Reliability** : The reliability of a system, $R(t)$, is a function of time, defined as the conditional probability that the system will perform correctly throughout the interval $[t_0, t_1]$, given that the system was performing correctly at time t_0 .



آگ آگ خیتی repair محبت با هم ← مثال ۱۰ T=

* برای پرواز $\leftarrow T = \frac{1}{\omega_{\text{سلطنت}}}$, $R(t) = U \cdot gmm$

2) **Availability** : The availability, $A(t)$ is a function of time, defined as the Probability that system is operating correctly and is available to perform its function at the instant of time t .



* The availability depends not only on how frequent the system becomes inoperable, but also on how quickly it can be repaired.

3) **Maintainability** : $M(t)$, is the Probability that a failed system will be restored to an operational state within a specified period of time, t .

→ * The restoration process includes :

- 1) Locating the problem
- 2) Physically repairing the system
- 3) Bringing the system back to its operational ~~8888~~ conditions.

4) **Safety** : $S(t)$, is the Probability that a system will either perform its functions correctly, or will discontinue its function in a manner that does not disrupt the operation of other systems or compromise the safety of any people associated with the system. → Safety is a measure of the fail-safe techniques of a system

5) **Security** : The Prevention of
 * Unauthorized access of information and/or
 * " " handling " " " "
 supporting the authorized access of information.

* The study of embedded systems is simply a combination of some of the well-known areas such as :

- * Dependability
- * Real-time systems
- * Low-power design
- * etc.

یعنی ہمیشہ تک یہ این موضوعات
 رو جا رہے نظر کرتے!
 inter disciplinary area of study

interplay of Design objectives

Design objectives :

- * Fault tolerance (Dependability)
- * Energy Efficiency
- * Real time
- * Cost efficient

انہا
 علن
 درجہ
 باسن

* Fault tolerance requires some types of redundancy and leads to energy consumption.

ویڈیو 4 Typically ES are reactive systems.
 "A reactive system is continual interaction with its environment and executes at a pace determined by that environment."

* Reactive Systems = Event-Based Systems

* The Traditional Paradigms of Programming (i.e. model of computable functions) are inappropriate.

→ Von neumann Paradigm
 → Sequential computing

Automata-based Programming Paradigm ↔ reactive systems.

Von-neumann

مد

Physical

مقایسه جمع و ضرب و تقسیم

shared memory

Automatic

event

logic ترتیبی

مقایسه ای

4 مباحث مهم برای تشخیص بارادام چیست؟

(1) ورودی خروجی ها چیست؟

(2) گذر و نگاه ما به زمان به چه صورت است؟

(3) operation ها به چه صورت هستند؟

(4) ارتباطات به چه صورت هستند؟

ویدیو 5

Histeresis هیسترسیس

یعنی عملکردی که باعث می شه هم چپ برزید و آنگاه
بدان بازه ای که دما باید تغییر امتز زیاد باشه تا event ها عوض نشه!

* طراحی سلسله مراتبی

* طراحی راجع به خطای دبته +
super state!

* verification ساداست

* Automatic Code Generation

* functional → 1. تعریف اول 8 بیان صورت مسئله طراحی عکس + ورودی خروجی

* non-functional

2. تعریف دوم 8 ارائه راه حل سطح بالا.
latency + مساحت + توان مصرفی

ویژگی زبان های

ES specification

1) Hierarchy → Behavioral 8 Super-States

→ Structural 8

2) Timing Behavior

→ Delay

→ Cause and effect Relationship

3) State-oriented behavior
automata provide a good mechanism for modeling reactive systems

4) Event handling → The reactive nature of ES

Caused by components of the system ← event های داخلی

Caused by environment ← event های خارجی

Hardware/Software
Co-Design


5) Support for efficient implementation

6) Support for dependable system design

→ Unambiguous semantics

→ Facilitate formal verification

7) Exception-oriented behaviour



state diagram with exception K

این در هر کدام به سیستم state جدا نازن
جایی خوب.

Requires human intelligence


در ابتدا کسی باید او را بنویسد
باید به زبان طراحی باشد باید یک ساختار مشخص داشته باشد.
چون هر باید کامل باشد و هر بین شافض

* ویژگی های ابتدایی 8
it should be possible to derive implementations from the specification in systematic way.
(3)

- 8) Concurrency
- 9) Synchronization & Communication
- 10) Presence of Programming elements → Usual Programming languages have Proven to be a convenient means of expressing computations.
State Diagrams do not meet this req.
- 11) Executability
→ simulation → Design verification
- 12) Reliability and Flexibility → Readable by human
→ small changes of the system → Small changes of the specification.
- 13) Support for non-standard I/O devices
→ to describe inputs and outputs.
- 14) Non-functional Properties
Reliability
Size
Power Consumption
- 15) Appropriate model of computation.
↓
مدل فون نیومن مناسب نیست.

Models of Computation

- Components and an execution model for computations for each component.
- Communications model for exchange of information between components



- * share resource → race condition
- wait → deadlock

* Hierarchy



توصیف پذیری آسون تر! حقیقتاً هر طریقی که می شود

models of Communication


1) shared memory



Variables accessible to several components/tasks.
model mostly restricted to local systems.


2) message Passing → a) non-blocking/asynchronous message Passing

Sender has not to wait until message has arrived.
buffer overflow



b) Blocking / Synchronous message Passing

Sender will wait until receiver has received the message.



c) Extended rendezvous, remote invocation

- * The sender is allowed to continue only after an acknowledgment has been received from the recipient.
- * The recipient does not have to send this acknowledgment immediately after receiving the message but can do some preliminary checking before actually sending the acknowledgment.

State chart

is a language

CFSM MOC

Communicating Finite state machine
model of Computation

Communication → shared memory


Deterministic FSM

defendibility

7 ویدیو **OR-SUPER-STATE** The FSM can only be in one of the sub-states of Super state S at any time

Design Modularity طراحی ساخت یافته

There are 2 mechanism to hide the internal structure of super-states from The environment



* البته هنگام default داره برای اولین بار که میاد توی S


AND-SUPER-STATE

concurrency
استفاده می شه!



* Mixed mealy and moore one possible

Moore → state node
Mealy → ریگش روی یال ها are


FSM Flat





FSM Flat




السن حاجی؟



FSM Flat





FSM Flat



* State chart زبان توصیف هوش

برای پیاده سازی باید تبدیل به FSM شود

توین



* هم روزی به معنای موارد نیست و باید پردازنده هم بتوان هم روزی داشت



* هم روزی یعنی ترتیب انجام معنی ندارد

LProc به همین سوره اکتفا به فعل امری توهم یعنی پیاده سازی اش به جا زده است

* و معنی super state تمام می شده done می ده! اگر بانی روشن هیچی نبود بدرستی done می ده!

* چرا بنایه وارد یک استیت درون super state بشیم encapsulation چون مجرا با همش به پیاده سازی super state کاری نداشته باشه! کوی state & timer داریم چون عموماً میتم های نرفته جزء میتم های بی زندگی هستند!

Timer




* استیت های dead, wait state هستند منتظر واهی میتم که یک ورودی بیایه.

Edge Lables

Event [Condition] / Reaction

a proper reaction may depend on both the system state and the event that has happend



مثلاً 2,3 می ده
e1 ربا
v1 فیلتر می کنیم

مول mealy
On-key / On = 1 بدون شرط
Off-key [Battery = charged] / On = 1 شرط!

Execution of State chart Simulation

Atomic Execution

- * Shadow and Main Variables
- * Simultain of Concurrency

State chart ← مول قابل اجرا
زبان توصیف قبل اجرا
PS, ns → next states shadow
Present state & Main Var.


Evaluation Phase

از متغیرهای اصلی استفاده می کنیم و می ریزیم
کوی shadow

Assignment phase

حالا shadow ها رو به main های ریزیم

اجای اتمیک 2 فاز دارد: (1) مثال




while (1) {
Evaluation Phase {
S1 = in;
S2 = R3;
S3 = R1 + R2;
Assignment Phase {
R1 = S1;
R2 = S2;
R3 = S3;
}

Assignment (تقرین)



* برتری statechart طراحی دیجیتال
به معادلات دیفرانسیل آنالوگ چون کوی
یارادیم معادلات دیفرانسیل خیلی نویسنه دارد!

Mutually Dependent Assignments



/a := 1, b := 0

① a1 = a
b1 = b
2 a = b1
b = a1

اگر این اجرای اتمیک نبوده
برای اجرای هم روزه وارد critical section می شیم و داسکان می شیم!

Embedded System Hardware



Embedded system hardware is frequently used in a loop

Cyber Physical Systems
عموماً ES, micro processor

"hardware in a loop"


معادلات دیفرانسیل یارادیم

H/O Converter sensors generate signals \rightarrow a signal S is a mapping from time domain D_T to a value domain D_V : $S: D_T \rightarrow D_V$
time value

Discretization of time

Digital computers require discrete sequence of physical values.

Sample and hold circuits \rightarrow Discrete time Domain



$e(t)$ is mapping $\mathbb{R} \rightarrow \mathbb{R}$
 $h(t)$ is a sequence of values or a mapping $\mathbb{Z} \rightarrow \mathbb{R}$

Discretization of values & A/D converters

Digital computers require digital form of physical values.

$S: D_T \rightarrow D_V$ discrete value Domain

Information Processing

\rightarrow cps & ES must be efficient

$$* E = \int P(t) dt$$

Code size	efficient
Run-time	efficient
Weight	"
Cost	"
Energy	"


* Minimizing Power consumption
 \rightarrow design of the power supply & regulators
 \rightarrow dimensioning of interconnect, short term cooling

* Minimizing energy consumption
 \rightarrow restricted availability of energy
 \rightarrow cooling & high costs, limited space
 \rightarrow thermal effects
 \rightarrow dependability, long lifetime

* هم به باور توجه کنیم هم انرژی

مثلاً ۱ فن استفاده نمی کنند چون مکانیکی، قابلیت اطمینان کمتری دارد.
 یا تکنیک های نرم افزاری می توان توان و انرژی را کاهش داد.

Impact of PUs on Energy and Power Consumption



* چرا توان معنی با پیشرفت تکنولوژی کمتر می آید؟
 چون خازن ها کوچکتر می شوند.

Embedded Processors vs. PCs \rightarrow ep do not need to be instruction set compatible with Pc

Efficiency \rightarrow Energy efficient
 \rightarrow Code size effie
 \rightarrow Run-time effie

توانا \rightarrow هست
 توانا Pc ها نیست!
 چون reactive هستند!

Microprocessor vs. Micro Controller

Microprocessor off-chip

۱/۹۰ بارار هیندا!

ASIC, FPGA

Micro Controller On-chip

قابل پیش بینی است
 پایدار ندارد

Cache ندارد

\rightarrow predictable on run time

- 1) Lower cost one part replaces many parts
- 2) More reliable fewer packages, fewer interconnections
- 3) Better Performance System Components are optimized for their environment

Signals can stay on the

chip

dark silicon

\rightarrow به علت تراکم تعداد ترانزیستورها

از مواد مصرفی نمی توان به طور همزمان استفاده کرد!

به خاطر پیش بینی پذیری
 worst-time execution
 از بهتر می گذرد

نکته ۱: توان مصرفی در dram از stream بالاتر به ناز به روشن دارد ولی جای خیلی کمتری مصرف می کند.

سرعت بالاتر

* در CPU افزایش سرعت خیلی خیلی بیشتر از بیشتر در سرعت حافظه است.

Cache ← SRAM و DRAM ← main memory
که سرعت بالاتر

Predictability

* در سیستم های نقطه از Cache استفاده نمی کنیم چون

* S-Ram ها جتر است on-chip باشند.


dynamic stack

avg time رو بهتر می کند ما دنبال دلاله مییم
با افزایش میان حافظه هم بدان و هم تأخیر خطی افزایش می یابد


Scratch Pad Memory SPM Vs. Cache

The only difference is that Caches are transparent while SPMs are not.


SPM is a small, Physically separate memory mapped into the address space.



Selection is by an appropriate address decoder.



SPM از حافظه



بصورت نرم افزاری

* چرا انرژی مصرفی Cache از SPM بیشتره؟

چون پیکربندی نیست!

Cache کنترل رویت داره

زادیه پرکن نویسن

Cache بر اساس سابقه می نویسه
SPM بر اساس آینده!

در آینده می در نظر بگیریم اتفاقی قرار بده پس چیزایی که می خواهیم رو توی سیستم
از دید برنامه نویسی
کمی ساده تره!

SPM Vs. Cache

more power efficient → Cache چون Controller hardware ندارن.

Embedded System Software

Increasing design complexity + Stringent time-to-market requirements
Reuse of components Reuse requires knowledge from previous design to be made available in the form of intellectual Property. → IP

HW

operating systems

middle ware (communications, databases)

از صف طراحی کنیم
از OS می خواهیم
Scheduler داشته

OS Configurability & No overhead for unused functions tolerated, no single OS fits all needs. → Configurability needed.

Advanced compile-time evaluation Useful
باز یکم تندی

Object Orientation → module

Aspect Oriented → Aspect های مقادیر
Conditional → Command های خاص

Linker Time Optimization & بدون کانکشن های اضافی

Dynamic data might be replaced by static data.

* Disks and network handled by Tasks

تست ها میزنن میکنن بجای driver ها!

* Protection is optional → همیشه واجب نیست



ES typically designed for a single purpose.
untested programs rarely loaded, sw consid reliable

* Interrupts not restricted TO OS


* RTOS ها Fault tolerance

* Real-time Capability


Predictability
Messaging time



	توان دیا	توان ایسا
T1	200	100
T2	300	100
T3	400	100




$P_{avg} C_1 = \frac{1}{6} \times 300 + \frac{5}{6} \times 30$
 $P_{avg} C_2 = \frac{3}{6} \times 500 + \frac{2}{6} \times 400 \times \frac{1}{6}$
 $P_{avg} Total = P_{avg} C_1 + P_{avg} C_2$



$P_1 = \frac{10}{24} = \frac{5}{12}$
 $P_2 = \frac{20}{24} = \frac{5}{6}$
 $P_3 = \frac{30}{36} = \frac{5}{6}$

$P_D = P^3 P_{max}$
 $P_S = P P_{S_{max}}$



$P_{avg} = P^3 P_D + P P_S$

DVS با جای که می شه DVS
 اول DVS می کنیم بعد DPM

$P_{avg} C_1 = \frac{24}{60} \times P(T_1) + \frac{36}{60} \times P(T_2)$
 $P_{avg} C_2 = \frac{24}{60} \times P(T_2) + \frac{36}{60} \times P(T_3)$

$P_{avg} Total = P_{avg} C_1 + P_{avg} C_2$

DPM می کنیم 0 بذاریم یعنی DPM
 اگر DVS بزنیم می کنیم PP بزنیم یا Ps یعنی ضرب
 Scaling در اعمال کنیم

Single Event UPSETS (SEU)
 $\lambda_{SEU} \propto \exp(-Q_{CRIT})$
 $Q_{CRIT} = V_{DD} \cdot C_L$
 Soft error ها

ذرات به انرژی در مدار داریم
 DVS می کنیم ولتاژ کم بشه
 می تونه باعث خطا بشه!

DVS has a negative impact on SEU rate.

- DVS: lowering Vdd and F
 - ABB: lowering Vbs
 - DPM: turning off the unused components
- برای پر فرم شدن Vbs رو کم کنیم برای انرژی static بایه Vbs رو زیاد کنیم.

خرابی ها به 4 دسته تقسیم بندی می شوند!

1. خرابی به دلیل استهلاک در طراحی
2. استهلاک در پیاده سازی
3. فرسودگی
4. خرابی به دلیل عوامل خارجی

Timing

خرابی Original, Follow-up, مشکل اصلی ← چیزی که بوجود می آید ←

Safety Critical Embedded system Requirements

برای قابلیت اطمینان بالا از چک کردن امکان استفاده می آید به جای یک کامپوننت 3 تا استفاده می کنیم → افزایش توان معرفی

- Real-time computing
- High Reliability
- Low Power Consumption
- Hard deadline

Conflicting objectives

کاهش ولتاژ برای کاهش انرژی توان مصرفی
ولتاژ نزدیک به ولتاژ ترانزیستور می باشد
کمترین خطا زیاد می باشد


حالا به راه دیگر اجرای 2 باره است miss deadline

Dynamic Power management → The shutdown of idle system components.

در CMOS ، ولتاژ و فرکانس رابطه مستقیم خطی دارند.
در SC راه اندازی مجدد به هزینه و زمان برده است.
کی میصرف؟ وقتی طولانی خاموشی! → برای جلوگیری کردن بایه state چون در save کنیم و برای روشن کردن واکنشی کنیم. ← DPM طبق کامپوننت رو هم بالاتر می برده!

* سؤال کننده: تفاوت ها و شباهت های SPM و کس


ویرایش 14



Energy Problem in FT systems → Fault Handling requires redundancy


addition

4 حقو انترولی برای کاهش خطا




beyond what is needed for normal system operation

حالت checkpoint redundancy




information هم



وحتی تا آنکه T1' و T1'' لازم

duplication with comparison



Fault-tolerance techniques → High reliability

Common approach to deal with the Permanent fault
→ Hardware Redundancy → Increasing the average/paths

10


وقتی تراکم می‌رود بالا یعنی شش هریان استفاده کرد از ده باید ولتاژ فرکانس رو بیاوریم پایین. **Dark Silicon Problem**

این مشکل در سطح هندسه است



Thermal Design Power (TDP)

Highest sustainable power \rightarrow Chip's cooling. راه حل

emulated مثلاً فن نداریم \rightarrow راه حل درامد و راه حل نرم اختیاری



کاهش ولتاژ
فرکانس \rightarrow



در تیم‌های SE
نمی‌توانیم حتی از T_h
بالا تر برویم.

چون ممکنه تیم زیستارت بسازد!