فصل هفتم

حافظه و منطق برنامهپذیر

حافظه وسیلهای برای ذخیرهی اطلاعات دودویی است (اطلاعاتی که قرار است بعداً پردازش شوند، اطلاعاتی که حاصل انجام یک پردازش هستند، اطلاعات وارد شده از وسیلهی ورودی، و اطلاعاتی که قرار است برای وسیلهی خروجی ارسال شوند).

دو فرآیند کاری مرتبط با حافظه: خواندن و نوشتن.

دو نوع حافظه: «حافظه با دسترسی تصادفی، RAM» و «حافظهی فقط خواندنی، ROM». در RAM هم می توان نوشت و هم از آن خواند. اما در ROM تنها عمل خواندن قابل انجام است؛ اطلاعات ذخیره شده در ROM قبلاً طی مکانسیمی سخت افزاری در ROM ذخیره شده (به این فرآیند، «برنامهریزی» گفته می شود) که پس از قرار گرفتن در یک سیستم دیجیتال، فقط قابل خواندن است.

حافظهی ROM نوعی وسیلهی منطقی برنامه پذیر یا PLD است. برخی PLDهای معروف عبارتند از:

- آرایهی منطقی برنامهپذیر (PLA)
- منطق آرایهای برنامهپذیر (PAL")
- آرایهی گیتیِ برنامه پذیر در محل (FPGA)

یک وسیله/افزارهی منطقیِ برنامه پذیر در واقع، یک مدار مجتمع شامل تعدادی گیت منطقی (شاید صدها میلیون گیت) است که از طریق مسیرها مانند فیوز عمل میکنند. در ابتدای کار تمام فیوزها دست نخورده هستند. برنامه ریزی افزاره به معنای سوزاندن آن دسته از فیوزهایی است که باید برای رسیدن به یک آرایش خاص از تابع منطقی مورد نظرمان، سوزانده شوند.


برای نمایش فشرده و مختصر دیاگرام منطقیِ داخلیِ یک PLD از نمادهای خاصی مانند نماد قسمت (ب) از شکل زیر که مربوط به یک گیت OR چند ورودی را در دو حالت معمولی و حالت آرایهای نشان می دهد.

¹ Programmable Logic Device

² Programmable Logic Array

³ Programmable Array Logic

⁴ Field Programmable Gate Array






FIGURE 7.1

Conventional and array logic diagrams for OR gate

حافظهی RAM

علت نامگذاری «حافظه با دسترسی تصادفی» این است که زمان لازم برای دسترسی به هر مکان یا خانه از این نوع حافظه یکسان است؛ این ویژگی در مقابل برخی انواع حافظه مانند نوار مغناطیسی است که زمان لازم برای دسترسی/بازیابی اطلاعات ذخیره شده در آن بستگی به مکان داده دارد.

دیاگرام بلوکی واحد حافظهی RAM به صورت شکل زیر است.




FIGURE 7.2 Block diagram of a memory unit

البته غیر از پایههای مشخص شده در دیاگرام فوق، ممکن است پایههای دیگری مانند فعالساز حافظه (Enable) نیز وجود داشته باشد. معمولاً از ورودیِ فعالساز برای انتخاب تراشهی حافظه از بین چند تراشهی موجود در سیستم دیجیتال استفاده می شود.

معمولاً پایههای خواندن و نوشتن با یکدیگر در یک پایه ادغام میشوند؛ بر حسب مقدار این پایه، یکی از دو عمل خواندن یا نوشتن انجام میشود. جدول زیر نقش این پایه را به همراه پایهی فعالساز نشان میدهد:

Table 7.1Control Inputs to Memory Chip

Memory Enable	Read/Write	Memory Operation
0	X	None
1	0	Write to selected word
1	1	Read from selected word

مثالي از يک نمونه حافظه:

Memory a	add	lress
----------	-----	-------

Binary	Decimal
0000000000	0
0000000001	1
000000010	2
	:
1111111101	1021
1111111110	1022
1111111111	1023

FIGURE 7.3 Contents of a 1024×16 memory

شکل موجهای زمانبندی

پارامتر «زمان دستیابی^۲» یک حافظه به مدت زمانی گفته می شود که برای انتخاب یک خانه حافظه و خواندن آن لازم است. پارامتر «زمان سیکل^۳» یک حافظه به مدت زمانی گفته می شود که برای تکمیل عملیات نوشتن یک مقدار در یک خانه حافظه لازم است.

عملکرد یک واحد حافظه توسط یک وسیلهی خارجی مانند واحد پردازش مرکزی (CPU) کنترل می شود. واحد CPU باید سیگنالهای کنترل حافظه را به گونهای تولید کند که عملیات کلاک دهی شده ی داخلیِ آن با عملیات خواندن و نوشتن از/در حافظه همزمان (یا سنکرون) شود. برای مثال اگر فرکانسِ کلاکِ CPU برابر CPU باشد (پس دوره ی تناوب یا پریود کلاک برابر 20 ns آن را کنترل می کند، حداکثر

¹ Timing waveforms

² Access time

³ Cycle time

ns باشد، در این صورت لازم است CPU برای انجام هر یک بار دسترسی به حافظه، حداقل دو و نیم یا سه سیکل کلاک زمان صرف کند.

زمان بندی حافظه در شکل زیر برای یک CPU با فرکانسِ کلاک MHz و حافظهای با ماکزیمم زمانِ سیکل ns 50 ns نشان داده شده است.




FIGURE 7.4
Memory cycle timing waveforms

 T_3 و T_2 ، T_1 نانوثانیه ای T_2 ، T_3 و T_3 ملاحظه می شود نیاز به سه سیکل ۲۰ نانوثانیه ای T_3 ، و T_4 ، T_5 ای و T_5 نانوثانیه ای T_5 نانوثانیه ای T_5 و T_5 ای T_5 ای T_5 و T_5 ای T_5 ای جهت تکمیل شدن دارد. ابتدا CPU باید در آغاز سیکلِ $_{
m T_1}$ آدرس و دادهی معتبر را برای حافظه فراهم کند (دو خط متقاطع در خطوط آدرس و داده نشان دهندهی امکان تغییر مقدار را نشان میدهند). «پس از تثبیت سیگنالهای آدرس و داده»، دو سیگنال کنترلی فعال ساز و نوشتن/خواندن فعال میشوند تا بدین ترتیب اثر مخرب روی مقادیر دیگر خانههای حافظه نداشته باشند. دو سیگنال کنترلی باید حداقل به مدت ۵۰ نانوثانیه معتبر و باثبات باقی بمانند و سپس غیرفعال شوند. سیگنالهای داده و آدرس باید برای مدت کوتاهی پس از غیرفعال شدن این دو سیگنال کنترلی،بدون تغییر و معتبر T_1 باقی بمانند. در پایان سومین سیکل کلاک، عمل نوشتن در حافظه تکمیل شده و هماکنون CPU میتواند در سیکل بعدی دوباره به حافظه دسترسی داشته باشد.

شکل (ب) مربوط به عملیات خواندن از حافظه است. پس از معتبر و باثبات شدن آدرسِ داده، دو سیگنال کنترلی فعال می شوند. حافظه باید کلمه ی مشخص شده توسط آدرس را در مدت زمانی کمتر از ۵۰ نانوثانیه از لحظه ی فعال شدن روی خط داده ی خروجیِ خود قرار دهد. حال CPU در گذرِ منفیِ سیکلِ T_3 میتواند داده ی موجود در خط خروجیِ حافظه را به یکی از ثباتهای داخلی خود منتقل کند.

ديكدكردن حافظه

ساختار دروني

ساختار داخلی یک حافظه ی RAM به ابعاد m کلمه در n بیت شامل m×n سلول ذخیرهساز دوودیی (BC) به همراه مدارات دیکدکردن لازم برای انتخاب هر کلمه است. سلول ذخیرهساز دودویی یک بلوک ساختاری پایه در یک واحد حافظه محسوب می شود. مدار معادل یک سلول دودویی که قادر به ذخیرهی یک بیت از اطلاعات است، در شکل زیر نشان داده شده است. بخش ذخیرهسازی سلول با یک لچ SR به همراه گیتهای لازم برای تشکیل یک لچ D مدل شده است. مدارِ واقعی یک سلول شامل چهار تا شش عدد ترانزیستور است اما برای درک عملکرد، بهتر است آن را با سمبلهای منطقى مدل نماييم.




FIGURE 7.5 Memory cell

ساختار منطقیِ یک RAM کوچک در شکل زیر نشان داده شده است. این حافظه شامل چهار کلمه ی چهار بیتی است؛ بنابراین، شامل ۱۶ سلول دودویی و دو خط آدرس است. این دو خط آدرس وارد یک دیکدر 4×2 شده تا یکی از چهار کلمه را انتخاب کند. حافظه ای با تعداد 2^k کلمه ی n بیتی نیاز به k خط آدرس دارد تا وارد یک دیکدر $k \times 2^k$ شوند. هر یک از خروجی های دیکدر یک کلمه ی n بیتی را برای نوشتن یا خواندن انتخاب میکنند.




FIGURE 7.6 Diagram of a 4×4 RAM

دیکد کردن متقارن^۱

یک دیکدر با k ورودی و k خروجی به k گیت AND و k ورودی در هر گیت نیاز دارد. با انتخاب طرح دوبعدی و استفاده از دو دیکدر میتوان تعداد کل گیتها و نیز تعداد ورودیهای گیتها را کاهش داد. ایده ی اولیه در دیکدکردن دوبعدی، آرایش سلولهای حافظه در یک آرایه است که تا حد ممکن نزدیک به یک مربع باشد. در این آرایش، دو دیکدر با k/2 ورودی، به جای دیکدر k/2 ورودی، به کار میرود. یک دیکدر انتخاب سطر و یک دیکدر انتخاب ستون را در آرایش ماتریسی دوبعدی به عهده دارد.

الگوی انتخاب دوبعدی برای بک حافظهی ۱K کلمهای در شکل زیر نشان داده شده است. به جای استفاده از یک دیکدر 1024×10، دو دیکدر 38×5 به کار رفته است. هنگام استفاده از دو دیکدر، ۶۴ گیت AND و با ۵ ورودی در هرکدام لازم است.

¹ Coincident decoding





FIGURE 7.7 Two-dimensional decoding structure for a 1K-word memory

مالتي پلكس كردن آدرس

سلول حافظه در SRAM شامل شش ترانزیستور و سلول حافظه در DRAM شامل تنها یک ترانزیستور MOS و یک خازن است. در DRAMها به دلیل سادگی ساختار، چگالی سلولها چهار برابر چگالی SRAM است؛ این ظرفیت باعث می شود تا ظرفیت آن نسبت به حافظهی SRAM چهاربرابر گردد. به دلیل ظرفیت زیاد، دیکدکردن آدرس به صورت آرایهی دو بعدی بوده و حافظه های بزرگتر حتی چندین آرایه دارند. برای کاهش تعداد پایه های بسته ی تراشه، طراحان از مالتی پلکس کردن آدرس استفاده میکنند. در آرایهی دوبعدی، آدرس به دو بخش (سطر و ستون) تقسیم می شود؛ حال، در زمان های مختلف ابتدا بخش سطر و سپس بخش ستون اعمال می شود.

برای تشریح ایده ی مالتی پلکس کردن از یک حافظه ی ۶۴ کیلوکلمه ای مطابق با شکل بعدی استفاده می کنیم. حافظه متشکل از آرایه ی دوبعدی سلولها با ۲۵۶ سطر و ۲۵۶ ستون است که جمعاً 64 = 64 = 2^8 × 2^8 خواهد بود. تنها یک خط ورود داده، یک خط خروج داده، و یک کنترل خواندن/نوشتن وجود دارد. همچنین یک خط آدرس Λ بیتی ورودی و دو سیگنال آگاه گر آدرس (Address Strobe) وجود دارد. آگاه گرهای آدرس برای فعال کردن ثباتهای مربوط به سطر و ستون تعبیه شده اند. آگاه گر آدرس سطر (CAS) ثبات Λ بیتی ستون را فعال می کند.

¹ Pin



۱۶ بیت آدرس با استفاده از سیگنالهای RAS و CAS طی دو مرحله به DRAM اعمال می شود. ابتدا هر دو سیگنال آگاهگر در حالت 1 هستند. آدرس Λ بیتیِ سطر به خط آدرس اعمال شده و سپس Γ RAS می شود تا موجب شود آدرس در ثبات سطر بارگذاری شود. سیگنال RAS همزمان دیکدر سطر را نیز فعال می کند؛ در نتیجه، آدرس سطر دیکد شده و یکی از سطرهای آرایه انتخاب می شود. پس از گذشت زمانی برابر با زمان نشست مربوط به انتخاب سطر، سیگنال RAS به سطح 1 بازمی گردد. حال آدرس Λ بیتی ستون به خط آدرس اعمال شده و سیگنال CAS به Γ برده می شود تا آدرس مزبور در ثبات آدرس ستون ذخیره شده و همزمان، دیکدر آدرس ستون نیز آدرس مزبور را دیکد کرده و یکی از ستونهای آرایه انتخاب می شود. در این لحظه از زمان، دو بخش آدرس Γ 1 بیتی در ثباتهای خود بوده و دیکدرها نیز آن را دیکد کرده و یکی از سلولها را انتخاب کرده از اجرای عمل جدید یکی از سلولها را انتخاب کرده اند و می توان عمل خواندن یا نوشتن را روی آن سلول اجرا کرد. قبل از اجرای عمل جدید روی سلولهای حافظه باید CAS را به 1 بازگرداند.

¹ Settling time

کد همینگ برای تشخیص و تصحیح خطا

در هنگام ذخیره و بازیابی اطلاعات در یک حافظه ممکن است خطایی روی مقدار بیتهای داده رخ دهد؛ لذا یک واحد حافظه باید قابلیت اطمینان داشته باشد. برای افزایش قابلیت اطمینان یک واحد حافظه می توان از کدهای تشخیص و تصحیح خطا استفاده کرد. کد همینگ یکی از همین کدگذاریها است که مبتنی بر تولید بیت توازن کار می کند. برای مثال، در هنگام ذخیرهی بیتهای داده، تعدادی بیت توازن نیز تولید و در کنار این بیتها ذخیره می شوند. هر بیت توازن متناظر با گروه خاصی از بیتهای داده تولید شده است. حال در هنگام خواندن داده ها، بیتهای توازن نیز خوانده شده و با مجموعهی جدیدی از بیتهای تست تولید شده از روی داده های خوانده شده مقایسه می شوند. اگر بیتهای تست صحیح باشند، خطایی رخ نداده است و گرنه، کد خاصی به نام نشانه (یا سندروم ای تولید می شود که محل وقوع بیت خطادار را باشند، خطایی رخ نداده است و گرنه، کد خاصی به نام نشانه (یا سندروم ای تولید می شود که محل وقوع بیت خطادار را نشان می دهد و با معکوس سازی آن بیت، می توان خطا را برطرف کرد.

کد همینگ تنها قادر به تشخیص یک بیت خطا بوده و خطاهای چندتایی قابل تشخیص نیستند. برای یک دادهی n بیتی، تعداد بیتهای لازم کد همینگ (k) از جدول زیر قابل محاسبه است:

Table 7.2 *Range of Data Bits for k Check Bits*

Number of Check Bits, k	Range of Data Bits, n
3	2–4
4	5–11
5	12–26
6	27–57
7	58-120

برای مثال، اگر داده ی ۸ بیتیِ 11000100 را در نظر بگیریم، تعداد k=4 بیت برای کد همینگ باید در نظر بگیریم. این بیت ها را باید در میان بیت های داده قرار دهیم. بنابراین، تعداد کل بیت ها برابر Y+A=1 می شود. اگر موقعیت بیت ها را از ۱ تا ۱۲ شماره گذاری کنیم، بیت های توازن باید در موقعیت هایی قرار داده شوند که توان صحیحی از ۲ باشند. بنابراین Y بیت کد همینگ (که می توانیم آنها را با Y بنامیم،) باید در موقعیت های Y، Y، Y، Y، Y، Y، Y و Y قرار داده شوند و بنابراین، این بیت ها را با علائم Y با مگذاری می کنیم.

Bit position: 1 2 3 4 5 6 7 8 9 10 11 12
$$P_1$$
 P_2 1 P_4 1 0 0 P_8 0 1 0 0

¹ Syndrome

برای تعیین مقدار بیت P_1 به این صورت عمل میکنیم که شماره ی این بیت را به صورت چهار بیتی مینویسیم (بنابراین: P_1 مینیم که فقط اولین بیت از سمت چپ، یعنی بیت P_1 ، مقدار ۱ دارد. حال، بیت P_1 مسئول برقراری توازن زوج در بین تمام بیتهایی است که بیت کمارزش (LSB) در نمایش دودوییِ شماره ی مکان آنها برابر 1 باشد؛ یعنی موقعیتهای زیر:

1 = 0001, 3 = 0011, 5 = 0101, 7 = 0111, 9 = 1001, 11 = 1011

 P_4 بیت P_4 بیت P_4 مسئول بیتهای با شماره ی مکانی P_4 میبنیم که بیت P_5 مسئول بیتهای با شماره ی مکانی P_6 تا P_7 و بالاخره بیت P_8 نیز مسئول بیتهای با شماره ی مکانی P_8 تا P_7 و بالاخره بیت P_8 نیز مسئول بیتهای با شماره ی مکانی P_8 تا P_7 است. مقدار هر یک از بیتهای متناظر با این بیت (از جمله خود مقدار P_6) برابر با صفر بشود؛ به بیان دیگر مقدار P_7 برابر است با حاصل XOR بیتهای متناظر با P_7 (به جز خود P_7). بنابراین داریم:

 $P_1 = XOR(1, 1, 0, 0, 0) = 0$

 $P_2 = XOR(1, 0, 0, 1, 0) = 0$

 $P_4 = XOR(1, 0, 0, 0) = 1$

 $P_8 = XOR(0, 1, 0, 0) = 1$

بنابراین، دادهی ۱۲ بیتی که در حافظه ذخیره می شود عبارت است از:

	0	0	1	1	1	0	0	1	0	1	0	0
Bit position:												
Bit position.	1	_	3	4	5	U	/	O	9	10	11	12

حال اگر این ۱۲ بیت از حافظه بازیابی شوند، برای بررسی وقوع خطا و تصحیح آن، ابتدا تعدادی بیت وارسی (یا بیت چک که مشابه با همان فرآیندی که برای تولید بیتهای P_i گفته شد، تولید می شود. این بیتهای وارسی را C_i می می می نامیم. نحوه ی شماره گذاری اندیس i و نحوه ی محاسبه ی i مشابه با محاسبه ی i است. اگر خطایی رخ نداده باشد، تمام i ها مقدار صفر خواهند داشت؛ اما اگر در یکی از بیتها خطایی رخ داده باشد، حداقل یکی از i ها اگر در یکی از بیتها خطایی رخ داده باشد، موقعیت آن بیتی که دچار خطا شده است را نشان می دهد:

 $C = C_8 C_4 C_2 C_1$

برای مثال، اگر خطایی در موقعیت ۱ یا ۵ رخ دهد:

¹ Check bit

Bit position:	1	2	3	4	5	6	7	8	9	10	11	12	
	0	0	1	1	1	0	0	1	0	1	0	0	No error
	1	0	1	1	1	0	0	1	0	1	0	0	Error in bit 1
	0	0	1	1	0	0	0	1	0	1	0	0	Error in bit 5
												-	مىتوان دىد:
					(-8		C_4		C_2		_ (C_1
	For no	error:				0		0		0		()
	With er	ror in	bit 1:	:		0		0		0			1

کد همینگ را میتوان برای کلمات داده ای با هر طول استفاده کرد. به طور کلی، این کد متشکل از k بیت وارسی و n بیت داده بوده و مجموعاً n+k بیت را شامل می شود. نشانه، n متشکل از k بیت و مقدار آن بین صفر تا n+k تغییر می کند که مقدار صفر به معنای عدم وقوع خطا و هر مقدار دیگر (از ۱ تا n+k که تعداد آنها n+k عدد است)، محل وقوع خطا را نشان می دهد؛ بنابراین با توجه به این که کلاً n+k بیت داریم، مقدار n+k باید بزرگتر یا مساوی با n+k باشد:

0

$$2^k - 1 \ge n + k$$

و يا:

$$2^k - 1 - k \ge n$$

رابطه ی اخیر فرمولی برای تعیین تعداد بیتهای داده ای که همراه با k بیت وارسی به کار می روند را نشان می دهد. برای مثال اگر k=3 باشد، حداکثر تعداد بیتهای داده ی قابل استفاده برابر k=3-1-3 بیت خواهد بود. برای k=4 داریم: مثال اگر k=3 بیت. در این حال، تعداد بیتهای داده ممکن است کمتر از ۱۱ بیت باشد اما حداقل باید Δ بیت را داشته باشد وگرنه Δ بیت وارسی کفایت کرده و نیازی به Δ بیت وارسی نداریم. محدوده های مشخص شده در جدول Δ از روی همین قاعده محاسبه و نوشته شده اند.

تصحيح تكخطا و تشخيص جفتخطا

برای افزایش کارایی کد همینگ، میتوان به مجموعهی بیتهای قبلی یک بیت توازن نیز افزود. این بیت توازن برای حفظ توازن زوج در بیت تمام بیتهای قبلی، یعنی تمام ۱۳ بیت: ۱۲ بیت شامل داده و کد همینگ و یک بیت هم همین بیت توازن اضافه شده) به کار گرفته می شود. بنابراین در مثال قبلی، از ساختارِ

 $001110010100P_{13}$

With error in bit 5:

¹ Single-error correction and Double-error detection

استفاده میکنیم که P_{13} همان بیت توازن زوج اضافه شده است. در این مثال، مقدار P_{13} برابر با ۱ است؛ بنابراین، کلمه ی 00111001001

در حافظه ذخیره می شود. در هنگام بازیابی این کلمه، دوباره بیتهای وارسی (کلمهی نشانه، C) و نیز بیت توازن زوج (با در نظر گرفتن تمام ۱۳ بیت)، P محاسبه شده و بر حسب مقدار C و P تصمیمگیری می شود:

If C = 0 and P = 0, no error occurred.

If $C \neq 0$ and P = 1, a single error occurred that can be corrected.

If $C \neq 0$ and P = 0, a double error occurred that is detected, but that cannot be corrected.

If C = 0 and P = 1, an error occurred in the P_{13} bit.

این روال می تواند بیش از دو خطا را شناسایی کند آما تصحیح آنها تضمین نمی شود.

حافظهی فقط خواندنی (ROM)

حافظهی ROM اساساً یک وسیلهی ذخیرهسازی است که در آن اطلاعات دودویی به طور دائم نگهداری می شود. حافظهی ROM فاقد ورودی داده است زیرا عمل نوشتن را انجام نمی دهد. تراشه های ROM دارای ورودی فعال ساز بوده و گاهی هم با خروجی سه حالته عرضه می شوند تا ساخت آرایه های بزرگتر ROM را امکان پذیر کنند. نمو دار بلوکی ROM:

FIGURE 7.9 ROM block diagram

ساختار منطقی داخلِ یک حافظهی ROM 8×32 (یعنی ۳۲ خانهی حافظه که هر خانه حافظه، ۸ بیتی است) به صورت زیر است:




FIGURE 7.10 Internal logic of a 32×8 ROM

پنج خط آدرس به وسیلهی دیکدر 32×5 به ۳۲ خروجی مجزا دیکد می شوند. هر یک از خروجی های دیکدر یک آدرس حافظه را نشان می دهند. ۳۲ خروجی دیکدر به هر یک از ۸ گیت OR متصل هستند. بنابراین، هر گیت OR دارای ۳۲ ورودی است که به هر یک از خروجی های دیکدر متصل است. در دیاگرام منطقیِ اخیر، ۲۵۶ نقطه ی تقاطع یا اتصال وجود دارد که قابل برنامهریزی اند و خط در واقع به معنای کلیدی است که می تواند به هریک از دو حالت بسته (یعنی اتصال دو خط) و باز (یعنی دو خط جدا از هم) تغییر وضع دهد. برای پیاده سازی اتصالات تکنولوژی های مختلفی وجود دارد که یکی از ساده ترین آنها، فیوز است. فیوز در حالت معمولی دو نقطه را به هم متصل کرده است اما با اعمال یک پالس ولتاژ قوی، سوزانده شده و اتصال از بین می رود.

ذخیرهسازی دودویی داخلی یک ROM با یک جدول صحت که محتوای کلمه ی متناظر با هر آدرس را نشان می دهد، قابل نمایش است. برای مثال، محتوای یک ROM 8×32 ممکن است به صورت جدول صحت نمایش داده شده در شکل زیر باشد.

¹ Crosspoint

Table 7.3 *ROM Truth Table (Partial)*

		Input	:s					Out	puts			
I ₄	I ₃	I ₂	<i>I</i> ₁	I ₀	A ₇	A ₆	A ₅	A 4	A_3	A ₂	A ₁	A ₀
0	0	0	0	0	1	0	1	1	0	1	1	0
0	0	0	0	1	0	0	0	1	1	1	0	1
0	0	0	1	0	1	1	0	0	0	1	0	1
0	0	0	1	1	1	0	1	1	0	0	1	0
1	1	i	0	0	0	0	0	0	. 1	0	0	1
1	1	1	0	1	1	1	1	0	0	0	1	0
1	1	1	1	0	0	1	0	0	1	0	1	0
1	1	1	1	1	0	0	1	1	0	0	1	1

روش سختافزاری برنامهریزی ROM مبتنی بر سوزاندن فیوزها بر طبق یک جدول صحت است. برای جدول صحت نمایش داده شده ی آخیر، سوزاندن یا برقراری اتصال فیوزها به شکل زیر خواهد بود:




FIGURE 7.11Programming the ROM according to Table 7.3

پیادهسازی مدارات ترکیبی

می دانیم که یک دیکدر با k متغیر ورودی قادر به تولید k مینترم است. حال با OR کردن مینترمهای مورد نظرمان از خروجیِ دیکدر می توانیم تابع دلخواه خود را ایجاد و تولید کنیم. با توجه به این که یک حافظه ROM دارای هر دو عنصر دیکدر و گیت OR است، پس می توان از آن برای پیاده سازی توابع بولی (و در نتیجه، مدارات ترکیبی) استفاده کرد. در مثال ROM k کنیم، هر یک از بیتهای خروجیِ ROM را می توان به عنوان یک تابع بولی از k متغیر ورودی در نظر گرفت. بنابراین، برای مثال، خروجیِ k را می توان یک تابع بولی به فرم سیگمای زیر نوشت (با توجه هب جدول صحت اخیر):

 $A_7(I_4, I_3, I_2, I_1, I_0) = \Sigma(0, 2, 3, \dots, 29)$


EXAMPLE 7.1

Design a combinational circuit using a ROM. The circuit accepts a three-bit number and outputs a binary number equal to the square of the input number.

The first step is to derive the truth table of the combinational circuit. In most cases, this is all that is needed. In other cases, we can use a partial truth table for the ROM by utilizing certain properties in the output variables. Table 7.4 is the truth table for the combinational circuit. Three inputs and six outputs are needed to accommodate all possible binary numbers. We note that output B_0 is always equal to input A_0 , so there is no need to generate B_0 with a ROM, since it is equal to an input variable. Moreover, output B_1 is always 0, so this output is a known constant. We actually need to generate only four outputs with the ROM; the other two are readily obtained. The minimum size of ROM needed must have three inputs and four outputs. Three inputs specify eight words, so the ROM must be of size 8×4 . The ROM implementation is shown in Fig. 7.12. The three inputs specify eight words of four bits each. The truth table in Fig. 7.12(b) specifies the information needed for programming the ROM. The block diagram of Fig. 7.12(a) shows the required connections of the combinational circuit.

Table 7.4Truth Table for Circuit of Example 7.1

	nput	S	Outputs									
A ₂	<i>A</i> ₁	<i>A</i> ₀	 B ₅	B ₄	B ₃	B ₂	<i>B</i> ₁	B ₀	Decimal			
0	0	0	0	0	0	0	0	0	0			
0	0	1	0	0	0	0	0	1	1			
0	1	0	0	0	0	1	0	0	4			
0	1	1	0	0	1	0	0	1	9			
1	0	0	0	1	0	0	0	0	16			
1	0	1	0	1	1	0	0	1	25			
1	1	0	1	0	0	1	0	0	36			
1	1	1	1	1	0	0	0	1	49			



A_2	A_1	A_0	B_5	B_4	B_3	B_2
0	0	0	0	0	0	0
0	0	1	0	0	0	0
0	1	0	0	0	0	1
0	1	1	0	0	1	0
1	0	0	0	1	0	0
1	0	1	0	1	1	0
1	1	0	1	0	0	1
1	1	1	1	1	0	0

(b) ROM truth table

FIGURE 7.12ROM implementation of Example 7.1

انواع ROM

نوع برنامهریزی ماسک (mask programmable): به سفارش طراح و توسط سازنده عمل برنامهریزی انجام میشود. این کار هزینهبر بوده و مقرون به صرفه نیست مگر این که در تعداد زیادی سفارش داده شود.

نوع ROM برنامه پذیر یا PROM^۱: در ابتدا همه ی فیوزها دست نخورده بوده و کاربر به کمک یک دستگاه پروگرامر که مبتنی بر اعمال پالسهای ولتاژ قوی کار می کند، می تواند برخی فیوزها را سوزانده و الگوی دائمیِ خودش را برنامه ریزی کند. این نوع برنامه ریزی، برگشت ناپذیر بوده و اگر بخواهیم الگوی جدیدی در PROM ایجاد کنیم، باید قبلی را دور ریخته و PROM جدیدی استفاده کنیم.

نوع PROM پاکشونده یا FPROM: این نوع را حتی پس از برنامهریزی میتوان به کمک تابش اشعهی ماوراء بنفش خاصی پاک کرده و قابل برنامهریزی مجدد ساخت.

نوع PROM پاکشونده ی الکتریکی یا EEPROM یا EEPROM: این نوع مشابه با نوع قبلی است با این تفاوت که عمل پاک کردن حافظه به صورت الکتریکی قابل انجام بوده و حتی نیازی به خارج کردن حافظه از داخل سوکت خود نیست. حافظه های EEPROM دارای عمر پاک کردن بوده و حداکثر تا تعداد مشخصی می توان آنها را پاک و مجدداً برنامه ریزی کد.

نوع حافظه ی فلش (Flash memory): مشابه با EEPROM است با این تفاوت که نیاز به دستگاه خاصی برای پاک کردن نداشته و مدارات لازم برای این کار به صورت داخلی در خود حافظه تعبیه شدهاند. این نوع حافظه به طور گستردهای در تکنولوژی های جدید مانند گوشی های تلفن همراه، دوربین های دیجیتال، تلویزیون دیجیتال، مخابرات از راه دور، ذخیره سازی غیرفر از داده ها، و میکروکنترلرها استفاده می شوند. حافظه های فلش علاوه بر اینها، دارای مدارات دیگری هستند که امکان پاک کردن همزمان بلوک های با اندازه ی ۱۶ بایت تا ۶۴ کیلوبایت را می دهند. این نوع حافظه ها نیز مانند حافظه های هستند.

PLDهای ترکیبی°

PROM یک وسیلهی منطقیِ برنامه پذیر (PLD) ترکیبی به صورت مدار مجتمع است که گیتهای آن به دو بخش آرایهی AND (همان دیکدر) و آرایهی OR تفکیک شده است تا فرم جمع حاصل ضربها را پیاده سازی کنند. در PROM آرایهی AND ثابت اما آرایهی OR برنامه پذیر است. از این دیدگاه، سه نوع PLD وجود دارد که در شکل زیر نمایش داده شده است.

¹ Programmable ROM

² Erasable PROM

³ Electrically Erasable PROM

⁴ Socket

⁵ Combinational PLD




FIGURE 7.13
Basic configuration of three PLDs

در «منطق آرایهی برنامهپذیر» یا PAL، برعکسِ PROM، آرایهی AND برنامهپذیر و آرایهی OR ثابت است. با انعطاف ترین PLD، «آرایهی منطقی برنامهپذیر» یا PLA است که در آن هر دو آرایه برنامهپذیرند. دو بخش بعدی به طراحی مدارات ترکیبی به کمک PLA و PAL خواهند پرداخت.

(c) Programmable logic array (PLA)

آرایهی منطقی برنامهپذیر (PLA)

یک نمونه PLA برنامهریزی شده با سه ورودی و دو خروجی در شکل زیر نشان داده شده است. در این PLA، دو تابع بولی زیر پیادهسازی شدهاند:

$$F_1 = AB' + AC + A'BC'$$

$$F_2 = (AC + BC)'$$




FIGURE 7.14PLA with three inputs, four product terms, and two outputs

گیتهای XOR برای معکوس کردن یا نکردن و در نتیجه تولید فرم SOP یا POS استفاده می شوند. نقشه ی اتصالات PLA را می توان به کمک یک جدول مانند جدول زیر نمایش داد تا نیازی به ترسیم دیاگرام منطقی PLA (مانند شکل اخیر) نباشد.

Table 7.5

■ PLA Programming Table

					Out	puts
			nput	ts	(T)	(C)
	Product Term	A	В	c	F ₁	F ₂
AB'	1	1	0	_	1	_
AC	2	1	_	1	1	1
BC	3	_	1	1	_	1
A'BC'	4	0	1	0	1	_

دو نوع PLA وجود دارد: نوع ماسک برنامهپذیر که مشابه با PROM ماسک برنامهپذیر است؛ و نوع برنامهپذیر در محل یا ۲۶۲۸ که عمل برنامهریزی توسط کاربر و به کمک دستگاه تجاری ویژه ی این کار انجام می شود.

با توجه به محدود بودن تعداد گیتها در یک PLA، استفاده از ساده سازی تابع بولی به منظور کاهش تعداد جملات بسیار مهم است؛ توجه شود که تعداد لیترالها مهم نیست زیرا تمام متغیرهای ورودی به هر ترتیب در دسترساند. دیگر این که بهتر است هر دو نوع تابع خروجی، یعنی متمم یا غیرمتمم، باید بررسی شوند تا ببینیم کدام یک با تعداد کمتری جمله ضرب قابل بیان بوده و کدام جمله نیز در دیگر توابع مشترک است.

EXAMPLE 7.2

Implement the following two Boolean functions with a PLA:

$$F_1(A, B, C) = \sum (0, 1, 2, 4)$$

$$F_2(A, B, C) = \sum (0, 5, 6, 7)$$

The two functions are simplified in the maps of Fig. 7.15. Both the true value and the complement of the functions are simplified into sum-of-products form. The combination that gives the minimum number of product terms is

$$F_1 = (AB + AC + BC)'$$

and

$$F_2 = AB + AC + A'B'C'$$

This combination gives four distinct product terms: AB, AC, BC, and A'B'C'. The PLA programming table for the combination is shown in the figure. Note that output F_1 is the true output, even though a C is marked over it in the table. This is because F_1 is generated with an AND–OR circuit and is available at the output of the OR gate. The XOR gate complements the function to produce the true F_1 output.

DI A neonenmenion to	ы	
PLA programming ta	1)	ш

					Out	puts
	Product	Iı	ıpu	ts	(C)	(T)
	term	\boldsymbol{A}	\boldsymbol{B}	\boldsymbol{C}	F_1	F_2
AB	1	1	1	_	1	1
AC	2	1	_	1	1	1
BC	3	_	1	1	1	_
A'B'	C' 4	0	0	0	_	1

$\setminus B$	C		1	B	
A	00	01	11	10	
	m_0	m_1	m_3	m_2	
0	1	1	0	1	
$A \begin{cases} 1 \end{cases}$	m ₄	m ₅	m ₇	<i>m</i> ₆ 0	
1					
	\widetilde{c}				

$\setminus B$	C			<u>. </u>
A	00	01	11	10
	m_0	m_1	m_3	m_2
0	1	0	0	0
ſ	m_4	m_5	m_7	m_6
$A \left\{ 1 \right\}$	0	1	1	1
	c			

FIGURE 7.15

Solution to Example 7.2

¹ Mask programmable PLA

² Field-Programmable Logic Array

منطق آرایهای برنامهپذیر (PAL)

در مقایسه با PLA، برنامهریزی PAL سادهتر است (زیرا تنها گیتهای AND نیاز به برنامهریزی دارند) اما قابلیت انعطاف آن کمتر است.

آرایش منطقی یک نمونه PAL در شکل زیر نشان داده شده است. ملاحظه میشود:

- تعداد گیتهای AND به ازاء هر تابع بولی خروجی، محدود است.
- از یکی از توابع بولی خروجی می توان به عنوان یک جمله ی حاصلضرب در ساخت دیگر توابع بولی استفاده کرد.
 - به دلیل محدود بودن تعداد گیتهای AND بای تا حد امکان، توابع بول را سادهسازی کرد.
- در این جا (برخلاف PLA) نمی توان یک جمله ی حاصلضرب را بین دو یا چند OR به اشتراک گذاشت؛ بنابراین، هر تابع بدون توجه به وجود اشتراک در جملات ضرب باید ساده شود.
- تعداد جملات ضرب در هر بخش ثابت است؛ بنابراین اگر تعداد جملات در تابع زیاد باشد، برای پیادهسازی آن تابع ممکن است از دو بخش استفاده شود (وجود فیدبک در شکل اخیر برای تحقق همین منظور است). در این باره به مثال بعدی توجه کنید.






FIGURE 7.16
PAL with four inputs, four outputs, and a three-wide AND-OR structure

مثال: فرض کنید بخواهیم توابع زیر را روی PAL نشان داده شده در شکل اخیر پیادهسازی کنیم.
$$w(A,B,C,D) = \sum (2,12,13)$$

$$x(A,B,C,D) = \sum (7,8,9,10,11,12,13,14,15)$$

$$y(A,B,C,D) = \sum (0,2,3,4,5,6,7,8,10,11,15)$$

$$z(A,B,C,D) = \sum (1,2,8,12,13)$$

برای این منظور، ابتدا توابع را با کمک جدول کارنو سادهسازی میکنیم. در این سادهسازی، توابعی را که بیش از سه جملهی حاصلضرب دارند، برحسب دیگر توابع بیان میکنیم:

$$w = ABC' + A'B'CD'$$

$$x = A + BCD$$

$$y = A'B + CD + B'D'$$

$$z = ABC' + A'B'CD' + AC'D' + A'B'C'D$$

$$= w + AC'D' + A'B'C'D$$

جدول برنامهریزی PAL به صورت زیر می شود.

Table 7.6 *PAL Programming Table*

	AND Inputs						
Product Term	A	В	C	D	w	Outputs	
1	1	1	0	_	_	w = ABC' + A'B'CD'	
2	0	0	1	0	_		
3	_	_	_	_	_		
4	1	_	_	_	_	x = A + BCD	
5	_	1	1	1	_		
6	_	_	_	_	_		
7	0	1	_	_	_	y = A'B + CD + B'D'	
8	_	_	1	1	_		
9	_	0	_	0	_		
10	_	_	_	_	1	z = w + AC'D' + A'B'C'D	
11	1	_	0	0	_		
12	0	0	0	1	_		

نقشهی فیوزها (دیاگرام منطقی داخلیِ PAL پس از برنامهریزی) به صورت شکل زیر می شود. در این شکل، گیتهای AND که داخل آنها علامت × گذاشته شده است، به این معنا است که باید آنها را بدون تغییری رها کنیم (تا در خروجی آنها صفر تولید شود).




FIGURE 7.17
Fuse map for PAL as specified in Table 7.6

وسایل برنامهپذیر ترتیبی

سیستمهای دیجیتال با استفاده از فلیپفلاپها و گیتها طراحی میشوند. PLDهایی که تاکنون دیدیم تنها ترکیبی بوده و از گیتها ساخته میشدند. در مقابل، وسایل برنامه پذیر ترتیبی (SPLD') شامل هر دو نوع مدارات گیتی و فلیپ فلاپ بوده و بنابراین، قابل استفاده جهت پیاده سازی انواع توابع ترتیبی هستند.

چندین نوع SPLD تجاری وجود دارد که سه نوع اصلی آنها عبارتند از:

- وسیلهی منطقی برنامه پذیر ترتیبی یا ساده (SPLD)
 - وسیلهی منطقی برنامه پذیر پیچیده (CPLD)
 - آرایهی گیتی برنامه پذیر در محل (FPGA)

PLD ترتیبی را گاهاً PLD ساده نیز می گویند تا آن را از نوع پیچیده تفکیک کنند.

SPLD علاوه بر آرایهی AND-OR شامل فلیپ فلاپ نیز میباشد. بنابراین، طرح ساختار داخلی آن نتیجهی اصلاح ساختار داخلی یک PLA و به صورت زیر است:




FIGURE 7.18
Sequential programmable logic device

خروجیهای مدار را از گیتهای OR یا از خروجیهای فلیپ فلاپها میتوان گرفت. امکان استفاده از خروجیهای فلیپفلاپها در ساخت جملات حاصضربی نیز وجود دارد. هر بخش از یک SPLD را یک «ماکروسل⁴» میگویند. ماکروسل مداری است که شامل تابع ترکیبیِ جمع حاصل ضربها و یک فلیپ فلاپ اختیاری است. نمودار منطقیِ یک ماکروسل پایه در شکل زیر نشان داده شده است.

¹ Sequential (or Simple) PLD

² Complex PLD

³ Field Programmable Gate Array

⁴ Macrocell




FIGURE 7.19
Basic macrocell logic

آرایه ی AND-OR مشابه با آن چه در مورد یک PAL دیدیم، است. خروجی توسط یک فلیپ فلاپ D حساس به لبه درایو/راهاندازی می شود. این فلیپ فلاپ به یک کلاک مشترک متصل شده است و حالت آن در هر لبه ی کلاک تغییر می کند. خروجی فلیپ فلاپ به یک بافر (یا وارونگر) سه حالته متصل شده که توسط سیگنال فعال ساز خروجی (OE) کنترل می شود. خروجی فلیپ فلاپ به یکی از ورودی های گیت های AND برنامه پذیر برای تهیه ی حالت فعلی مدار ترتیبی پسخورد (فیدبک) شده است. D ها نوعاً دارای D الی D ماکروسل در هر بسته ی آی سی هستند. همه ی فلیپ فلاپ ها یک ورودی کلاک مشترک متصل اند و تمام بافرهای سه حالته توسط ورودی D کنترل می شوند.

یک ماکروسل، علاوه بر امکان برنامهریزی آرایهی AND، دارای امکانات برنامهریزی دیگری است که متداولترین این امکانات عبارتند از: امکان استفاده یا نادیدهگرفتن فلیپفلاپ، انتخاب لبهی کلاک، انتخاب (از بینِ) پاککردن و پیش تنظیم برای ثبات، و امکان خروجی صحیح یا متمم آن. باکمک مالتی پلکسرها و برنامهریزی ورودی های انتخاب آنها می توان برای انتخاب دو یا چهار مسیر مجزا استفاده کرد.

یک وسیلهی منطقیِ برنامه پذیر پیچیده (CPLD) مجموعهای از PLDهای منفرد روی یک مدار مجتمع است. با بهرهگیری از یک ساختار اتصالات برنامه پذیر'، امکان ارتباط PLDها با یکدیگر، درست همانند ارتباط درونیِ هر PLD، فراهم آمده است. آرایش کلی یک CPLD در شکل زیر نشان داده شده است.

¹ Programmable interconnect structure




FIGURE 7.20General CPLD configuration

در این طرح، یک ماتریس سوئیچ برنامه پذیر نقش همان ساختار اتصالات برنامه پذیر اشاره شده را برعهده دارد. در این طرح هر PLD نوعاً شامل ۸ الی ۱۶ ماکروسل است.

بلوکهای ورودی/خروجی (I/O) ارتباط با پایههای آی سی را برقرار میکنند. هر پایهی متعلق به بلوک I/O با یک بافر سهحالته درایو شده و میتواند به عنوان ورودی یا خروجی برنامهریزی شود.

ماتریس سوئیچ ورودیها را از بلوک I/O دریافت کرده و آن را به سوی ماکروسل خاصی هدایت میکند. به طور مشابه، خروجیهای مورد نظر از یک ماکروسل قابل انتقال و هدایت به پایههای خروجی از بلوک I/O هستند.

ماکروسلهای داخلیِ هر PLD به طور کامل با هم در ارتباط و اتصال هستند. اگر یک ماکروسل شامل جملات ضرب استفاده نشده ای باشد، میتوان از آنها در ماکروسلهای مجاور استفاده کرد.

برای یک CPLD معماری یا طرحهای مختلفی میتواند وجود داشته باشد؛ مهمترین زمینه های تفاوت بین این معماری ها عبارتند از:

- PLD های داخلی (که گاهاً به آنها بلوکهای تابعی نیز گفته می شود)،
 - نوع ماكروسل،
 - بلوکهای I/O،
 - ساختار اتصالات داخلی برنامهپذیر.

بهترین راه برای شناسایی یک وسیلهی خاص، مطالعهی مقالات منتشر شده توسط سازندهی آن وسیله است.

_

¹ Functional blocks

آرایهی گیتی برنامه پذیر در محل (FPGA) یک مدار VLSI است که قابل برنامه ریزی در محل کاربر است. یک افزارهی FPGA معمولاً شامل میلیون ها بلوک منطقی است که به وسیلهی بلووک های ورودی خروجی محصور شده و از طریق اتصالات برنامه پذیر قابل اتصال و ارتباط با یکدیگر هستند. در این گروه از افزاره ها، انواع بسیار متنوعی از پیکره بندی (آرایش) های داخلی وجود داشته و کارایی هر افزاره به مدارات موجود در بلوک های منطقی و نیز به راندمان اتصالات برنامه ریزی شده بستگی دارد.

یک بلوک منطقی در FPGA معمولاً شامل تعدادی جدول جستجو (LUT')، مالتی پلکسر، گیت و فلیپفلاپ است. یک جدول جستجو در واقع، یک جدول درستی است که در یک SRAM ذخیره شده و توابع مدار ترکیبی را برای بلوک منطقی فراهم میکند. این توابع از جدول درستی ذخیره شده در SRAM و مشابه با روش پیاده سازی مدارهای ترکیبی با ROM، تحقق می یابند. برای مثال، یک RAM با اندازه ی 2×16 می تواند جدول درستی یک مدار ترکیبی با چهار ورودی و دو خروجی را ذخیره نماید. بخش منطق ترکیبی همراه با تعدادی مالتی پلکسر برنامه پذیر جهت ایجاد معادلات ورودی مورد نظر برای فلیپفلاپ و نیز تامین خروجی مورد نظر برای بلوک منطقی استفاده می شود.

مزیت استفاده از RAM به جای ROM در ذخیره ی جدول درستی این است که جدول درستی از طریق نوشتن در حافظه قابل برنامه ریزی است. عیب آن نیز این است که این نوع حافظه، فرّار بوده و هنگام قطع برق باید محتوای جداول جستجو را مجدداً بارگذاری کرد. برنامه ی لازم (جهت بارگذاری مجدد) را میتوان به کمک یک کامپیوتر مرکزی یا یک PROM را محود روی بُرد بارگذاری کرد. پس از بارگذاری، این برنامه تا زمانی که برنامه ی جدیدی بخواهد روی FPGA بارگذاری مجدد شود یا این که برق SRAM قطع شود، پایدار و باقی خواهد ماند. قابلیت برنامه ریزی مجدد محدیدی را فراهم می سازد.

FPGAهای شرکت Xilinx

اولین FPGAهای تجاری جهان را شرکت Xilinx (بخوانید «زایلینکس») در سال ۱۹۸۵ و تحت عنوان «نسل XC2000» به بازار عرضه کرد. پس از آن، نسلهای XC3000 و XC4000 عرضه شدند که مبنای خانوادههای معروف و شناخته شده Spartan و Virtex قرار گرفتند. تفاوت بین هر کدام از این نسلها و خانوادهها، بهبودی بود که در زمینههایی مانند چگالی، کارایی، مصرف توان، سطوح ولتاژ، تعداد پایهها (یا«پینها۱»)، و عملکرد رخ می داد. برای مثال، خانواده Spartan در ابتدای کار با ظرفیت حداکثر ۴۰ کیلو گیت شروع کرد اما امروزه خانواده Spartan-6 به راحتی شامل ۱۵۰ هزار سلول منطقی به همراه ۴/۸ مگابیت حافظه RAM است.

¹ Lookup table

² Pin

معماری پایه در Xilinx

معماری پایه در خانواده ی Spartan و خانواده های قبل تر، مطابق با شکل زیر، شامل آرایه ای از بلوکهای منطقیِ قابل پیکره بندی (CLB)، انواع منابع/امکاناتِ مسیردهی محلی و سرتاسری ، انواع بلوکهای ورودی خروجی (IOB،)، بافرهای ورودی خروجی قابل برنامه ریزی ، و حافظه ی پیکره بندی مبتنی بر SRAM است.




FIGURE 7.21

Basic architecture of Xilinx Spartan and predecessor devices

¹ Configurable Logic Block

² Routing resources

³ Global

⁴ Input-Output Blocks

⁵ Programmable I/O buffers

بلوک منطقی قابل پیکرهبندی (CLB)

هر CLB، مطابق با شکل زیر، متشکل از یک جدول جستجوی قابل برنامهریزی، تعدادی مالتی پلکسر، تعدادی ثبات، و تعدادی مسیر برای سیگنالهای کنترلی است.




FIGURE 7.22 CLB architecture

دو مولد تابع (F و G) مبتنی بر جدول جستجو، قادر به تولید هر تابع دلخواهِ چهار ورودی هستند؛ تابع مولد H نیز قادر است هر تابع بولیِ سهمتغیرهی دلخواه را تولید کند. بلوک تابعی H میتواند ورودی هایش را از جداول جستجوی F و G یا از ورودی های بیرونی دریافت کند. سه مولد تابع مزبور را میتوان برای تولید موارد زیر برنامه ریزی کرد:

- (۱) سه تابع متفاوت از سه مجموعهی مستقل از ورودیها (دو تا دارای چهار ورودی و یکی دارای سه ورودی _ یک تابع باید داخل CLB رجیستر شود)،
 - (٢) يک تابع دلخواه پنج متغيره،
 - (٣) یک تابع دلخواه چهارمتغیره همراه با چند تابع ششمتغیره،
 - (٢) چند تابع نُه متغيره.

هر CLB دارای دو وسیله ی ذخیره سازی است که می توانند به صورت فلیپ فلاپهای حساس به لبه با کلاک مشترک، یا، در نسل XC4000X، می توانند به صورت فلیپ فلاپ یا لچ شفاف با کلاک مشترک (قابل برنامه ریزی برای لبه بوده و جداگانه وارون شدنی اند) و فعال ساز مشترک برنامه ریزی شوند. عناصر ذخیره ساز می توانند ورودی شان را از مولدهای تابع علاوه بر یا از ورودی باز ورودی باز ورودی باز ورودی کنند. مولدهای تابع علاوه بر این قادرند دو خروجی (X و Y) را مستقیماً و مستقل از خروجی های عناصر ذخیره ساز درایو کنند. همه ی این خروجی ها قابل اتصال به شبکه ی اتصال هستند. عناصر ذخیره ساز به وسیله ی یک ست/ریست سرتاسری در زمان روشن شدن راه اندازی و درایو می شوند. این ست/ریست سرتاسری به گونه ای برنامه ریزی می شود که منطبق بر نیازمندی برنامه ریزی کنترل S/R محلی مربوط به هر عنصر ذخیره ساز شود.

RAM توزیع شده^۲

سه مولد تابع موجود در یک CLB میتوان به عنوان یک حافظهی RAM دو درگاهی یک که یا یک حافظهی RAM دو درگاهی یک درگاهی یک درگاهی از CLB میتوان یک XC4000 دارای RAM بلوکی نیستند اما در این افزاره ها، گروهی از CLB ها میتوانند آرایه ای از حافظه ایجاد کنند. افزاره های متعلق به خانواده ی Spartan علاوه بر RAM توزیع شده، دارای RAM بلوکی نیز می باشند.

منابع اتصال⁴

شبکهای از ماتریسهای سوئیچی (یعنی ماتریسی از سوئیچها) به منظور تحقق بخشی از معماریِ CLB که مربوط به اتصال همهمنظوره جهت تامین انشعابات و مسیردهی در سرتاسر افزاره است، استفاده شدهاند. سه نوع اتصال همهمنظوره وجود دارد: خطوط تک طول افقی و عمودی وجود دارد: خطوط تک طول افقی و عمودی آرایهای از جعبه سوئیچ ها را به هم متصل میکنند؛ هر جعبه سوئیچ در داخل خود تعداد کاهشیافتهای از اتصالات بین مسیرهای سیگنال را فراهم میکند. هر CLB دارای یک جفت بافر سه حالته است که می توانند سیگنال را به داخل نزدیک ترین خطوط افقی در بالا یا پایینِ CLB درایو کنند.

¹ Interconnect network

² Distributed RAM

³ Dual-port RAM

⁴ Interconnect resources

⁵ Switch matrices

⁶ Single-length lines

⁷ Double-length lines

بلوک ورودی_خروجی (IOB)

هر پایه (پینِ) قابل برنامهریزیِ I/O دارای یک بلوک IOB قابل برنامهریزی برای خود است که این بلوک دارای بافرهایی به منظور تطابق و سازگاری با استانداردهای سطح سیگنال TTL و CMOS است. شکل زیر طرح ساده شدهای از یک IOB قابل برنامهریزی را نشان میدهد. از این بلوک میتوان به عنوان یک ورودی، یا یک خروجی، و یا یک درگاه دوجهته (یورت) استفاده کرد.




FIGURE 7.25 XC4000 series IOB

هر IOB که به عنوان یک ورودی پیکرهبندی (آرایش) شود دارای امکان ورودی مستقیم، از لچ، و یا از ثبات است. در آرایش خروجی، IOB دارای دو حالت خروجیِ مستقیم و از طریقِ ثبات است. بافر خروجیِ یک IOB دارای امکان کنترل تغییر جهت (Slew) و انحراف (Skew) است. ثباتهای موجود در مسیرهای ورودی و خروجی یک IOB، توسط کلاکها مجزا و قابل وارون شدن درایو می شوند. یک ست/ریست سرتاسری نیز موجود است.

عناصر تاخیر داخلی تاثیر حاصل از عبور سیگنال کلاک از یک بافر سرتاسری را قبل از رسیدن به یک بلوک IOB جبران میکنند. این تدبیر و استراتژی، نیاز به لزوم رعایت نگهداریِ (Hold) داده روی یک پین خارجی افزاره حذف میکند.

خروجیِ سه حالته از یک IOB، بافر خروجی را در حالت امپدانس_بالا قرار می دهد. خروجی و فعال ساز خروجی را می توان معکوس کرد. میزان تغییر جهت بافر خروجی قابل کنترل است تا بدین ترتیب بتوان حالت گذر را روی گذرگاهِ تغذیه، زمانی که سیگنال های غیربحرانی (نه چندان مهم) در حال سوئیچ کردن هستند، حداقل کرد. پینِ IOB را می توان به صورت بالاکش (pull-up) یا پایینکش (pull-down) برنامه ریزی کرد تا از مصرفِ بی جهت تغذیه و نیز نویز جلوگیری کرد.

موارد ارتقاء

تراشههای Spartan قادر به گنجاندن هستههای نرمافزاری در خود بوده و انواع حافظهی RAM درونتراشهای موجود در آنها (SelectRAM) اعم از حافظهی توزیع شده، حافظهی دودرگاهی، و حافظهی سنکرون را میتوان برای پیادهسازی فایلهای ثباتی FIFO، شیفت رجیسترها، و حافظه های موقت به کار برد. این بلوکهای حافظه ای را با هر عرض و اندازه ی دلخواهی میتوان با یکدیگر کسکود کرده و در هر جای دلخواهی از افزاره قرار داد؛ گرچه، این کار باعث میشود دسترسی به CLBها برای پیادهسازی مدارات منطقی محدود شود. شکل زیر ساختار یک RAM درون تراشه ای را که از طریق برنامه ریزی یک جدول جستجو به منظور پیاده سازی حافظهی RAM تکدرگاهی با قابلیت نوشتن همزمان و خواندن غیرهمزمان (آسنکرون) ایجاد شده است، نشان می دهد. هر CLB را می توان با برنامه ریزی به یک حافظه RAM که تبدیل کرد.




FIGURE 7.26Distributed RAM cell formed from a lookup table

¹ On-chip

برای ساخت RAMهای دودرگاهی در افزارههای Spartan میتوان از ساختار نشان داده شده در شکل زیر بهره گرفت؛ این طرح دارای یک پورت نوشتن مشترک و دو پورت خواندن غیرهمزمان (آسنکرون) است. یک CLB قادر به تشکیل یک حافظه با اندازه ی حداکثر 1×16 است.




FIGURE 7.27 Spartan dual-port RAM

براي سلامتي رهبر انقلاب و تعجيل در ظهور حضرت ولي عصر (عج) صلوات