فصل چهارم

منطق تركيبي

دیاگرام بلوکی یک مدار ترکیبی (Combinational)




FIGURE 4.1Block diagram of combinational circuit

در یک مدار ترکیبی، خروجی در هر لحظه فقط به مقادیر ورودی در همان لحظه بستگی دارد؛ بنابراین، یک راه برای توصیف یک مدار ترکیبی، استفاده از جدول صحت (Truth table) است. همچنین، چون خروجی دیگر به مقادیر قبلی خود وابسته نیست پس یک مدار ترکیبی فاقد عناصر حافظه یا مسیر (های) فیدبکی (از خروجی به ورودی) است.

تحليل مدار تركيبي

منظور از تحلیل یک مدار ترکیبی چیست؟ یعنی این که تابعی که مدار آن را پیادهسازی میکند، معین نماییم. برای این کار میتوانیم تابع بولی خروجی مدار را بر حسب ورودیها به دست آورده و حتی جدول صحت مدار را بنویسیم.

مثال:




FIGURE 4.2

Logic diagram for analysis example

به دست آوردن تابع بولی خروجیهای مدار:

$$F_2 = AB + AC + BC$$

$$T_1 = A + B + C$$

$$T_2 = ABC$$

$$T_3 = F_2'T_1$$

$$F_1 = T_3 + T_2$$

حال:

$$F_{1} = T_{3} + T_{2} = F'_{2}T_{1} + ABC = (AB + AC + BC)'(A + B + C) + ABC$$

$$= (A' + B')(A' + C')(B' + C')(A + B + C) + ABC$$

$$= (A' + B'C')(AB' + AC' + BC' + B'C) + ABC$$

$$= A'BC' + A'B'C + AB'C' + ABC$$

بنابراین، توانستیم خروجیهای F_1 و F_2 را بر حسب ورودیهای A و B و C به دست آوریم. حالاً نوشتن جدول صحت مدار:

Table 4.1 *Truth Table for the Logic Diagram of Fig. 4.2*

A	В	C	F ₂	F ′ ₂	<i>T</i> ₁	T ₂	T ₃	<i>F</i> ₁
0	0	0	0	1	0	0	0	0
0	0	1	0	1	1	0	1	1
0	1	0	0	1	1	0	1	1
0	1	1	1	0	1	0	0	0
1	0	0	0	1	1	0	1	1
1	0	1	1	0	1	0	0	0
1	1	0	1	0	1	0	0	0
1	1	1	1	0	1	1	0	1

طراحی مدار ترکیبی:

مراحل طراحي:

۱ - تعیین تعداد ورودیها و نامگذاری آنها،

٢ - نوشتن جدول صحت،

۳- سادهسازی توابع بولی خروجی(های) مدار،

۴ - ترسیم نمودار منطقی مدارا.

مثال: طراحی مدار «مبدل کد BCD به کد مازاد ۳»

۱ ـ تعداد ورودیها و خروجیها به ترتیب ۴ و ۴ است (چرا؟).

٢_ جدول صحت

¹ Logic diagram

Table 4.2 *Truth Table for Code Conversion Example*

Input BCD				Output Excess-3 Code				
Α	В	C	D	W	X	y	Z	
0	0	0	0	0	0	1	1	
0	0	0	1	0	1	0	0	
0	0	1	0	0	1	0	1	
0	0	1	1	0	1	1	0	
0	1	0	0	0	1	1	1	
0	1	0	1	1	0	0	0	
0	1	1	0	1	0	0	1	
0	1	1	1	1	0	1	0	
1	0	0	0	1	0	1	1	
1	0	0	1	1	1	0	0	

۳_ سادهسازی




FIGURE 4.3

Maps for BCD-to-excess-3 code converter

$$z = D'$$

$$y = CD + C'D' = CD + (C + D)'$$

$$x = B'C + B'D + BC'D' = B'(C + D) + BC'D'$$

$$= B'(C + D) + B(C + D)'$$

$$w = A + BC + BD = A + B(C + D)$$

۴_ ترسیم نمودار منطقی




FIGURE 4.4 Logic diagram for BCD-to-excess-3 code converter



Table 4.3 Half Adder

x	y	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$S = x'y + xy'$$
$$C = xy$$



مثال: نيمجمع كننده (Half Adder)





FIGURE 4.5


Implementation of half adder


مثال: تمام جمع كننده (Full Adder)

Table 4.4 *Full Adder*

X	y	Z	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1







(b) C = xy + xz + yz

FIGURE 4.6

K-Maps for full adder

$$S = x'y'z + x'yz' + xy'z' + xyz$$

$$C = xy + xz + yz$$




FIGURE 4.7
Implementation of full adder in sum-of-products form

یک تمام جمعکننده را می توان به کمک دو نیم جمعکننده و یک گیت OR پیاده سازی کرد. زیرا: دلیل اول: دلیل منطقی (برای جمع سه بیت می توان آنها را دو به دو با هم جمع کرد) دلیل دوم:

$$S = z \oplus (x \oplus y)$$


$$= z'(xy' + x'y) + z(xy' + x'y)'$$

$$= z'(xy' + x'y) + z(xy + x'y')$$

$$= xy'z' + x'yz' + xyz + x'y'z$$

$$C = z(xy' + x'y) + xy = xy'z + x'yz + xy$$

,س:



Implementation of full adder with two half adders and an OR gate

جمع کنندهی دو دویی:

از ترکیب تعداد n تمام جمع کننده می توان یک جمع کننده ی n بیتی ساخت. مثلاً برای حالت n از ترکیب تعداد n




FIGURE 4.9
Four-bit adder

جمع كننده با پيشبين رقم نقلى (Adder with Carry Lookahead)

زمان انتشار کل در جمعکننده ی دودویی که اخیراً دیدیم برابر است با زمان تاخیر انتشار یک تمام جمعکننده ضرب در تعداد طبقات آن جمعکننده ی دودویی.

تاخیر انتشار رقم نقلی یکی از عوامل محدودساز سرعت مدار جمع کننده ی دودویی است؛ بنابراین در این جا به دنبال محاسبه ی سریع رقمهای نقلی میانی برای رسیدن به جواب نهایی مدار جمع کننده ی دودویی هستیم. به عبارت دیگر، لازم نیست هر طبقه تمام جمع کننده منتظر کامل شدن فرآیند جمع در طبقه ی قبلی باشد؛ بلکه به دنبال طراحی مداری هستیم که همین که ورودی های داده (A_i) آماده شدند، مستقیماً به دنبال محاسبه ی رقمهای نقلی باشد تا زمان تاخیر را کاهش دهد.

مدار یک تمام جمعکننده و نامگذاری سیگنالهای مورد نیاز در ادامهی کار:




FIGURE 4.10 Full adder with *P* and *G* shown

ورودیهای این مدار:

$$P_i = A_i \oplus B_i$$
$$G_i = A_i B_i$$

خروجیهای این مدار:

$$S_i = P_i \oplus C_i$$

$$C_{i+1} = G_i + P_i C_i$$

به G_i «مولد نقلی' » گفته می شود. این سیگنال هرگاه A_i و B_i هر دو برابر با ۱ باشند، مقدار نقلی ۱ تولید می کند و این تولید مستقل از C_i (رقم نقلی وارد شده به طبقه ی i-1م) است. به i «انتشار نقلی "گفته می شود زیرا جمله ای است که معین می کند آیا رقم نقلی مرحله ی i-1م به مرحله ی بعدی i+1 انتشار پیدا کند یا خیر (یعنی ۱ شدنِ رقم نقلی وارد شده به طبقه ی i+1 بشود؟).

نوشتن عبارات مستقیم جهت محاسبهی رقمهای نقلی میانی:

 $C_0 = \text{input carry}$

$$C_1 = G_0 + P_0 C_0$$

$$C_2 = G_1 + P_1C_1 = G_1 + P_1(G_0 + P_0C_0) = G_1 + P_1G_0 + P_1P_0C_0$$

$$C_3 = G_2 + P_2C_2 = G_2 + P_2G_1 + P_2P_1G_0 = P_2P_1P_0C_0$$

حالا مدار مولد رقم نقلي پيشبين:

¹ Carry Generate

² Carry Propagate




FIGURE 4.11 Logic diagram of carry lookahead generator

مدار نهایی:





FIGURE 4.12 Four-bit adder with carry lookahead

مدار جمع و تفریق دودیی A_0



Four-bit adder_subtractor (with overflow detection)

روش تولید پرچم سرریز \mathbf{V} در مدار فوق: هرگاه رقم نقلی وارد شده به بیت علامت با رقم نقلی خارج شده از این بیت یکی باشد، سرریز رخ نداده است و گرنه سرریز رخ داده و نتیجه ی چهار بیتی \mathbf{S}_0 تا \mathbf{S}_0 به تنهایی معتبر نبوده و به بیت پنجم \mathbf{C} نیاز داریم.

جمع كنندهى BCD الف: مدار




FIGURE 4.14Block diagram of a BCD adder


ب: جدول عملكرد

Table 4.5 *Derivation of BCD Adder*

	Binary Sum				BCD Sum					Decimal
K	Z ₈	Z_4	Z ₂	Z ₁	c	S ₈	S ₄	S ₂	S ₁	
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	2
0	0	0	1	1	0	0	0	1	1	3
0	0	1	0	0	0	0	1	0	0	4
0	0	1	0	1	0	0	1	0	1	5
0	0	1	1	0	0	0	1	1	0	6
0	0	1	1	1	0	0	1	1	1	7
0	1	0	0	0	0	1	0	0	0	8
0	1	0	0	1	0	1	0	0	1	9
0	1	0	1	0	1	0	0	0	0	10
0	1	0	1	1	1	0	0	0	1	11
0	1	1	0	0	1	0	0	1	0	12
0	1	1	0	1	1	0	0	1	1	13
0	1	1	1	0	1	0	1	0	0	14
0	1	1	1	1	1	0	1	0	1	15
1	0	0	0	0	1	0	1	1	0	16
1	0	0	0	1	1	0	1	1	1	17
1	0	0	1	0	1	1	0	0	0	18
1	0	0	1	1	1	1	0	0	1	19

توضیح: با توجه به جدول عملکرد فوق، زمانی باید نتیجه ی جمع دودویی دو رقم BCD تصحیح (یعنی با Z_1 جمع) شود که یا Z_2 شود، یا Z_3 هر دو ۱ شوند، یا Z_4 هر دو ۱ شوند.

ضرب کنندهی دو عدد ۲ ـ بیتی:






FIGURE 4.15
Two-bit by two-bit binary multiplier



ضربکننده عدد ۳_بیتی در عدد ۴_بیتی:




FIGURE 4.16 Four-bit by three-bit binary multiplier

رمزگشا یا دیکدر (Decoder)

مداری است که دارای n ورودی و n خروجی است طوری که در هر لحظه فقط و فقط یکی از خروجی ها فعال (Active) و بقیه غیرفعال هستند. منظور از فعال بودن، می تواند ۱ شدن (در این صورت «فعال بالا» نامیده می شود) یا صفر شدن (در این صورت «فعال پایین» نامیده می شود) باشد.

¹ Active High

² Active Low

مثالی از یک دیکدر ۳_به_۸ فعال_بالا:

Table 4.6 *Truth Table of a Three-to-Eight-Line Decoder*

	Inputs					Out	puts			
X	y	Z	D ₀	D ₁	D ₂	D_3	D_4	D ₅	D ₆	D ₇
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1





FIGURE 4.18
Three-to-eight-line decoder

دیکدر با ورودی فعالساز (Enable)



E	\boldsymbol{A}	\boldsymbol{B}	D_0	D_1	D_2	D_3
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	1

(b) Truth table

FIGURE 4.19
Two-to-four-line decoder with enable input

ساخت دیکدر ابعاد بالا از روی دیکدرهای ابعاد پایینتر




FIGURE 4.20

 4×16 decoder constructed with two 3×8 decoders

پیادهسازی مدارات ترکیبی به کمک دیکدر مثال: پیادهسازی یک تمامجمعکننده

$$S(x, y, z) = \Sigma(1, 2, 4, 7)$$

$$C(x, y, z) = \Sigma(3, 5, 6, 7)$$




FIGURE 4.21 Implementation of a full adder with a decoder

رمزگذار یا انکودر (Encoder)

مداری است که دارای 2n و رودی و n خروجی است. معمولاً از بین ورودیها در هر لحظه فقط یکی دارای مقدار فعال (بسته به فعال بالا یا فعال پایین بودن) بوده و بقیه غیرفعال هستند. بسته به این که کدام ورودی مقدار فعال دارد، کد مناسب n بیتی در خروجی تولید می شود. بنابراین، انکودر عکس عملکرد یک دیکدر را انجام می دهد.

نوعی انکودر به نام انکودر اولویت وجود دارد که در آن، اگر بیش از یک ورودی مقدار فعال داشته باشند، یکی از آنها که اولویت بالاتری نسبت به بقیه دارد، تعیین کنندهی مقدار خروجی خواهد بود.

مثال: یک انکودر معمولی ۸_به_۳

Table 4.7 *Truth Table of an Octal-to-Binary Encoder*

	Inputs								utput	s
D_0	D ₁	D ₂	D_3	D_4	D_5	D ₆	D ₇	х	y	Z
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

$$z = D_1 + D_3 + D_5 + D_7$$

$$y = D_2 + D_3 + D_6 + D_7$$

$$x = D_4 + D_5 + D_6 + D_7$$


بنابراین، این انکودر را به کمک سه گیت OR (چهار ورودی) میتوان ساخت.

¹ Priority Encoder

مثال: انكودر اولويت ٢_به_٢

Table 4.8 *Truth Table of a Priority Encoder*

	Inp	uts		C	utput	S
D_0	D ₁	D ₂	D ₃	X	y	V
0	0	0	0	X	X	0
1	0	0	0	0	0	1
X	1	0	0	0	1	1
X	X	1	0	1	0	1
X	\mathbf{X}	\mathbf{X}	1	1	1	1






FIGURE 4.22

Maps for a priority encoder

$$x = D_2 + D_3$$

$$y = D_3 + D_1 D'_2$$

$$V = D_0 + D_1 + D_2 + D_3$$






FIGURE 4.23

Four-input priority encoder

مالتي پلكسر (Multiplexer):

یک مالتی پلکسر 2^n به 1 مداری است که شامل 2^n ورودی داده، n ورودی انتخاب/کنترل، و یک خروجی (داده) است. مثال: مالتی پلکسر \mathbf{Y} به \mathbf{I}





FIGURE 4.24 Two-to-one-line multiplexer

مثال: مالتي پلكسر ۴_به_١



S_1	S_0	Y
0 0 1 1	0 1 0 1	$I_0 \\ I_1 \\ I_2 \\ I_3$

(b) Function table

FIGURE 4.25 Four-to-one-line multiplexer

با ترکیب چند مالتی پلکسر ساده ی تک بیتی می توان یک مالتی پلکسر چندتایی ساخت. برای مثال، یک مالتی پلکسر ۲_ به ۱ چهارتایی مانند شکل زیر است.




FIGURE 4.26 Quadruple two-to-one-line multiplexer

پیادهسازی توابع بولی به کمک مالتی پلکسر

برای پیاده سازی یک تابع بولی n متغیره از یک مالتی پلکسر با n ورودی انتخاب استفاده میکنیم. ابتدا n متغیر به n ورودی انتخاب متصل می شوند. تنها متغیر باقیمانده ی تابع برای ورودی های داده مورد استفاده قرار می گیرد. اگر این n متغیر باقیمانده را n بنامیم، هر یک از n ورودی داده ی مالتی پلکسر را به یکی از مقادیر n ، n و یا n متصل میکنیم.

مثال ۱: پیادهسازی تابع بولی زیر را در نظر بگیرید.

$$F(x, y, z) = \Sigma(1, 2, 6, 7)$$




FIGURE 4.27 Implementing a Boolean function with a multiplexer

مثال ۲: تابع بولی زیر را در نظر بگیرید.

$$F(A, B, C, D) = \Sigma(1, 3, 4, 11, 12, 13, 14, 15)$$

A	В	C	D	F	
0	0	0	0 1	0 1	F = D
0	0	1 1	0	0	F = D
0	1	0	0	1 0	F = D'
0	1 1	1 1	0	0	F = 0
1	0	0	0	0	F = 0
1	0	1	0	0	F = D
1	0	0	0	1	<i>F</i> = 1
1	1	0	0	1	
1	1	1	1	1	F = 1




FIGURE 4.28

Implementing a four-input function with a multiplexer

افر سهحالته

بافری است که خروجی آن، غیر از دو حالت صفر و ۱، دارای حالت/قابلیت امپدانس بالا (High Impedance) نیز میباشد.




FIGURE 4.29 Graphic symbol for a three-state buffer




FIGURE 4.30 Multiplexers with three-state gates

براي سلامتي رهبر انقلاب و تعجيل در ظهور حضرت ولي عصر (عج) صلوات