فصل ششم

ثباتها وشمارندهها

دو نوع مهم از مدارات ترتیبی عبارتند از ثباتها (رجیسترها) و شمارندهها.

یک ثبات n بیتی گروهی از n فلیپ فلاپ (و احیاناً تعدادی گیت) است که قادر به ذخیرهی n بیت از اطلاعات دودویی است (هر فلیپ فلاپ قادر به ذخیرهی یک بیت اطلاعات است).


یک شمارنده ذاتاً یک ثبات است که با هر لبهی فعال کلاک وارد یکی از حالات از قبل مشخص و تعیینشده میشود.

ثباتها

سادهترین ثبات در شکل زیر نشان داده شده است.

در این نوع ساده، با هر لبهی بالارونده ی کلاک، داده ی چهاربیتی ورودی در خروجی ثبات بارگذاری می شود. لذا امکان کنترل زمان دلخواه برای انجام بارگذاری وجود ندارد مگر این که کلاک سیستم را فقط در زمانهای مورد نظرمان فعال کنیم که این کار رایج و توصیه شده نیست زیرا کلاک یک سیستم در حکم پمپی است که ضربان ثابتی را برای اجزاء مختلف آن سیستم فراهم می کند تا در ارتباطات و تبادل داده دارای نظم و هماهنگی باشند؛ بنابراین، وجود یک کلاک منظم برای یک سیستم بسیار ضروری است. حال، برای برقراری امکان بارگذاری داده در زمانهای دلخواه، دو راه در اختیار داریم: کنترل کلاک وارد شده به ثبات، کنترل دادههای وارد شده به ثبات. در روش اول، کلاک را با سیگنال کنترلی ترکیب (برای مثال، AND) می کنیم تا در زمانهای مورد نظرمان کلاک وارد ثبات شود. در روش دوم، دادهها را با سیگنال کنترلی ترکیب می کنیم تا تعیین کنیم دادههای چه موقع به ورودی فلیپ فلاپهای ثباتها رسیده و سپس در لحظهی لبهی فعال کلاک توسط فلیپ فلاپها ذخیره شوند. از بین این دو روش، روش کنترل داده بیشتر توصیه می شود؛ زیرا در روش فعال کلاک توسط فلیپ فلاپها ذخیره شوند. از بین این دو روش، روش کنترل داده بیشتر توصیه می شود؛ زیرا در روش سیستم به ورودی کلاک سیستم با تعداد گیت منطقی (به منظور کنترل آن) تاخیر نابرابری در مسیرهای مختلف رسیدن کلاک سیستم به ورودی کلاک فلیپ فلاپها به وجود می آورد. برای همزمانی کاملا سیستم، باید مطمئن بود که همه ی پالسهای کلاک به طور همزمان به هر نقطه از سیستم می رسد و بنابراین، همه ی فلیپ فلاپها به طور همزمان تریگر می شوند.

¹ Register





ثبات با (قابلیت) بارگذاری موازی

در این ثبات، براًی فراهم آوردن امکان بارگذاری دادهی ورودی در زمان دلخواه، از یک ورودی کنترل ویژه استفاده شده است:




FIGURE 6.2 Four-bit register with parallel load

شيفترجيسترها

یک «شیفت رجیستر» یا «ثبات جابجایی»، ثباتی است که قادر به شیفت دادن (یا جابجا کردن) اطلاعاتش به راست یا چپ است. اگر اطلاعات به سمت چپ جابجا شوند، از سمت راست باید یک ورودی سریال داشته باشیم و بالعکس. به دلیل وجود ویژگی جابجا کردن، انتظار میرود خروجی هر فلیپ فلاپ موجود در این نوع ثبات، به ورودی فلیپ فلاپ دیگر راه داشته باشد.

سادەترىن شىفترجىستر:





FIGURE 6.3 Four-bit shift register

ر این شیفت رجیستر هیچ کنترلی در مورد زمان دلخواه انجام شیفت در اختیار نداریم.

انتقال سريال

منظور انتقال محتویات یک شیفت رجیستر به شیفت رجیستر دیگر است.



(a) Block diagram




FIGURE 6.4

Serial transfer from register A to register B

پس از چهار پالس کلاک مقدار اولیهی ثبات A به داخل این ثبات برمی گردد.

Table 6.1 *Serial-Transfer Example*

Timing Pulse	Shif	t Re	gist	er A	Shif	t Re	gist	er B	3
Initial value	1	0	1	1	0	0	1	0	
After T_1	1	1	0	1	1	0	0	1	
After T_2	1	1	1	0	1	1	0	0	
After T_3	0	1	1	1	0	1	1	0	
After T_4	1	0	1	1	1	0	1	1	

جمع سريال




FIGURE 6.5

Serial adder

ثبات A می تواند نقش یک انباره یا آکومولاتور را ایفا کرده و مرتباً مقادیری را که در ثبات B قرار می گیرند، در خود انباشته کند. پس از شروع عملیات جمع A با اولین عدد موجود در ثبات B، بیتهای عدد بعدی با هر لبهی فعال کلاک وارد ثبات B می شوند تا در مرحلهی بعدی (در صورت تداوم کلاکزنی) با محتویات انباشته شده در A جمع شوند. پس از اتمام عملیات جمع A با عدد فعلی ذخیره شده در ثبات B و قبل از شروع عملیات جدید، از طریق ورودی Clear رقم نقلی تولید شده در عملیات جمع باید پاک (یعنی صفر) شود.

طراحی جمع کننده ی سریال به کمک روش معرفی شده (مبتنی بر جدول حالت و نوشتن معادله ی ورودی)

فرض می کنیم دو شیفت رجیستر برای ذخیره ی اعدادی که قرار است با هم به صورت سریال جمع شوند، موجود است. خروجی های سریال از ثباتها را x و y می نامیم. مدار ترتیبی دارای ورودی های x و y است. خروجی مدار نیز، y ، حاصل جمع دو بیت تعریف می شود. حالت فعلی مدار، y ، رقم نقلیِ ورودی و حالت بعدی مدار نیز رقم نقلی تولید شده در اثر عمل جمع تعریف می شود. بنابراین، جدول حالت به صورت زیر در می آید؛ اگر بخواهیم در طراحی مدار از JKFF استفاده کنیم، باید معادلات تحریک JKFF را نیز در جدول وارد کنیم تا بتوانیم به معادلات ورودیِ فلیپ فلاپ برسیم:

Table 6.2State Table for Serial Adder

Present State	Inputs x y		Next State	Output	Flip-Flop Inputs		
Q			Q	S	JQ	K _Q	
0	0	0	0	0	0	X	
0	0	1	0	1	0	X	
0	1	0	0	1	0	X	
0	1	1	1	0	1	X	
1	0	0	0	1	X	1	
1	0	1	1	0	X	0	
1	1	0	1	0	X	0	
1	1	1	1	1	X	0	

البته اگر بخواهیم در طراحی مدار از DFF استفاده کنیم، مدار به صورت مدار نشان داده شدهی قبلی در خواهد آمد. با کمک جدول کارنو و استفاده از جدول حالت اخیر، معادلات سادهشدهی ورودیِ فلیپ فلاپ JKFF به صورت زیر خواهد شد:

$$J_Q = xy$$

$$K_Q = x'y' = (x + y)'$$

$$S = x \oplus y \oplus Q$$

دیاگرام منطقی مدار به صورت زیر میشود:




FIGURE 6.6
Second form of serial adder

ملاحظه می کنید که خروجی S نه تنها تابعی از دو ورودی X و X بلکه تابعی از رقم نقلی (یا همان حالت مدار یا خروجی فلیپ فلاپ) نیز میباشد.

شيفت رجيسترهاى يونيورسال

شیفت رجیستر یکجهته : شیفت رجیستری که تنها قادر به جابجایی داده در یک جهت باشد.

شیفت رجیستر دوجهته ۲: شیفت رجیستری که قادر به جابجایی داده در هر دو جهت باشد.

شیفت رجیستر جامع یا یونیورسال": شیفت رجیستری که علاوه بر جابجایی دوطرفه، قادر به بارگذاری موازی دادهها باشد.

شیفترجیسترهای یونیورسال معمولاً دارای امکانات و قابلیتهای زیر هستند:

۱ _ کنترل Clear برای صفر کردن مقدار/خروجی ثبات،

۲ _ ورودی کلاک برای سنکرونسازی عملیاتها،

۳ کنترل جابجایی به راست (برای فعال کردن عملیات جابجایی به راست) به همراه خطوط ورودی و خروجی سریال مربوط به جابجایی به راست،

۴_ کنترل جابجایی به چپ (برای فعال کردن عملیات جابجایی به چپ) به همراه خطوط ورودی و خروجی سریال مربوط به جابجایی به چپ،

۵ ـ کنترل بارگذاری موازی (برای فعال کردن عملیات انتقال موازی) به همراه n خط ورودی مربوط به انتقال موازی،

¹ Unidirectional shift register

² Bidirectional shift register

³ Universal shift register

n –۶ خط خروجی موازی،

٧_ يک حالت کنترلي که عليرغم وجود پالسهاي کلاک، موجب حفظ و نگهداشتن اطلاعات ذخيره شده در ثبات مي شود.




FIGURE 6.7 Four-bit universal shift register

یکی از مهمترین کاربردهای شیفترجیسترها، انتقال داده بین دو سیستم دیجیتال دور از هم است. فرستنده دادهی موازی n بیتی را به شیفترجیستر داده تا پس از تبدیل موازی به سریال، تنها از طریق یک خط داده، به گیرنده ارسال شود. گیرنده به کمک یک شیفترجیستر دادهی سری را دریافت و آن را به موازی تبدیل میکند.

شمارندههای موجگونه (یا ریپل)

شمارندهها دو دستهاند: موجگونه و همزمان. در موجگونه (ریپل)، هر فلیپفلاپ ورودی کلاک خود را از خروجی یا خروجی های دیگر فلیپ فلاپها لزوماً از سیگنال کلاک ورودی تامین نمی شود). اما در نوع همزمان (سنکرون)، کلاک ِ تمام فلیپفلاپها فقط توسط سیگنال کلاک ورودی به سیستم تامین می شود.

شمارندهها برحسب نوع شمارش خود نیز به دسته هایی تقسیم می شود. برای مثال شمارنده ی دودویی، BCD، و گری. همچنین بر حسب این که شمارنده تنها رو به بالا قادر به شمارش باشد یا رو به پایین یا رو به هر دو جهت، شمارنده را به ترتیب بالا شمار'، پایین شمار'، و بالا پایین شمار" می نامند.

شمارندهی موجگونهی دودیی

دو نمونه از چنین شمارندهای در شکل بعدی نشان داده شده است. اساس عملکرد این شمارندهها با توجه به نحوه شمارش دودویی که قسمتی از آن در جدول زیر نشان داده شده است، قابل درک است: هر بیت A_i از خروجی شمارنده زمانی باید متمم شود که بیت A_{i-1} یک گذر پایین رونده (یعنی از 1 به 0) را طی کرده باشد. اولین بیت (یعنی A_{i-1}) نیز با هر لبهی فعال کلاک ورودی (با نام Count) باید مرتباً متمم شود. (انتشار سیگنال از یک طبقه به طبقه ی دیگر مانند موج است)

Binary Count Sequence

A_3	A ₂	A_1	A ₀
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0

¹ Up counter

² Down counter

³ Up-Down counter




FIGURE 6.8 Four-bit binary ripple counter

دو شمارنده ی فوق، بالاشمار هستند. برای تبدیل این شمارنده ها به نوع پایین شمار، می توانیم دوباره به جدول شمارش پایین شمار دقت کرده و ملاحظه کنیم که: بیت A_0 مجدداً با هر لبه ی فعال کلاک باید متمم شود. بیت های بعدی باید زمانی متمم شوند که بیت قبلی شان یک گذر از 0 به 1 طی کرده باشد؛ بنابراین، در شمارنده های اخیر کافی است یا فلیپ فلاپ های

حساس به لبهی مثبت استفاده شوند یا این که ورودی C هر فلیپ فلاپ را به خروجی متممساز فلیپ فلاپ قبلی متصل کنیم.

شمارندهی BCD موجگونه

دیاگرام حالت یک شمارندهی BCD موجگونه به صورت زیر است:




FIGURE 6.9
State diagram of a decimal BCD counter

Q ₈	Q_4	Q_2	Q ₁	Q ₈	Q_4	Q ₂	Q ₁
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	0

اگر چهار بیت خروجیِ شمارنده را از کمارزشترین به پرارزشترین به ترتیب Q4 ،Q2 ،Q1 و Q8 بنامیم، با توجه به دیاگرام و جدول فوق میتوان به طور شمّی و اکتشافی قوانین تغییر زیر را استنباط کرد:

- _ حالت _{Q1} با هر لبهى فعال كلاك متمم مىشود.
- ے هر بار Q_1 از 1 به 0 برود و Q_8 0 باشد، Q_2 متمم میشود. هر گاه Q_8 1 باشد، Q_2 در Q_8 میماند.
- Q_1 هر بار Q_2 از 1 به 0 برود، Q_4 متمم میشود. مادامی که Q_2 یا Q_4 در 0 باشند، Q_8 نیز در Q_4 خواهد ماند (؟؟).
- روقتی هر دو Q_2 و Q_4 برابر 1 شوند، با تغییر 1 به 0 خروجی Q_1 ، خروجی Q_8 متمم می شود. با گذر بعدی Q_8 ، Q_9 پاک می شود.

¹ Ripple BCD counter

با توجه به قوانین فوق، میتوان مداری به صورت زیر پیشنهاد داد.




FIGURE 6.10 BCD ripple counter

شمارندهی فوق، یک شمارندهی تک رقمِ BCD است. اگر بخواهیم یک شمارندهی سه رقمیِ BCD داشته باشیم، می توانیم از سه شمارنده ی تک رقمیِ BCD به صورت زیر در ترکیب با هم استفاده کنیم.




FIGURE 6.11Block diagram of a three-decade decimal BCD counter

شمارندههای همزمان

شمارندهی دودویی

قاعدهی شمّی/اکتشافی شمارش دودویی بالاشمار: کمارزش ترین بیت، A_0 ، همواره با هر لبهی فعال کلاک متمم می شود. بقیه ی بیت های قبلی مقدار 1 داشته باشند.

دیاگرام منطقی شمارندهی بالاشمار:








FIGURE 6.12 Four-bit synchronous binary counter

طرح فوق را به راحتی میتوان تعمیم داد تا شمارنده های بزرگتری ایجاد کرد.

برای تبدیل مدار به شمارنده ی پایینشمار می توان از قاعده ی مشابه ی استفاده کرد با این تفاوت که هر بیت زمانی باید متمم شود که تمام بیتهای قبلی 0 باشند (همچنان، کمارزش ترین بیت با هر لبه ی فعال کلاک متمم می شود). بنابراین، مدار شمارنده ی پایینشمار مشابه با مدار شکل ۴-۱۲ است با این تفاوت که ورودی هر گیت AND به جای خروجی معمولی فلیپ فلاپ، از خروجی متممساز آن فلیپ فلاپ گرفته شود.

با ترکیب دو مدار شمارنده ی بالا شمار و پایین شمار می توان یک شمارنده ی بالا ـ پایین شمار ساخت:




FIGURE 6.13
Four-bit up-down binary counter

شمارندهی BCD

در این جا از روال طراحی گفته شده در فصل قبل، یک شمارندهی BCD با استفاده از TFF طراحی می شود. جدول حالت و معادلات ورودی (بقیهی حالات نشان داده نشده در این جدول، بی اهمیت در نظر گرفته می شوند):

Table 6.5State Table for BCD Counter

P	resent	t State	9	Next State				Output	FI	ip-Flo	p Inpu	ıts
Q ₈	Q_4	Q ₂	Q ₁	Q ₈	Q_4	Q ₂	Q ₁	у	TQ ₈	TQ ₄	TQ ₂	TQ ₁
0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	1	0	0	0	0	1	1
0	0	1	0	0	0	1	1	0	0	0	0	1
0	0	1	1	0	1	0	0	0	0	1	1	1
0	1	0	0	0	1	0	1	0	0	0	0	1
0	1	0	1	0	1	1	0	0	0	0	1	1
0	1	1	0	0	1	1	1	0	0	0	0	1
0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	0	0	1	0	0	0	0	1
1	0	0	1	0	0	0	0	1	1	0	0	1

یک خروجی y برای این منظور در نظر گرفته شده است که گذر از y به y را نشان دهد. این خروجی در سری کردن چند شمارنده BCD تک رقمی (مشابه با شکل y استفاده می شود.

معادلات ورودي فليپ فلاپها و معادلهي خروجي پس از سادهسازي به کمک جدول کارنو:

$$T_{Q1} = 1$$

 $T_{Q2} = Q_8'Q_1$
 $T_{Q4} = Q_2Q_1$
 $T_{Q8} = Q_8Q_1 + Q_4Q_2Q_1$
 $y = Q_8Q_1$

شمارندهی دودویی با قابلیت بارگذاری موازی




FIGURE 6.14 Four-bit binary counter with parallel load

با استفاده از شمارندهی اخیر می توان یک شمارندهی BCD ساخت. دو راه برای انجام این کار عبارتند از:




FIGURE 6.15
Two ways to achieve a BCD counter using a counter with parallel load

برخی شمارندههای دیگر

شمارنده با حالات بي استفاده

ممكن است شمارندهای n بیتی در حالات خود تنها قسمتی از 2ⁿ حالت ممكن را طی كند. در این مواقع سوالی كه پیش می آید این است كه اگر به دلایلی مانند وقوع یک سیگنال خطا، شمارنده وارد یكی از حالات تعریف نشده ی خود بشود آیا قادر است پس از یک یا چند پالس بعدی کلاک وارد مجموعه ی حالات معتبر و تعریف شده ی خود شود (یعنی آیا شمارنده خود تصحیح است)؟

در این مواقع یا ما به عنوان طراح، این حالات تعریف نشده و گذر از آنها را از همان ابتدا در جدول حالت پیشبینی میکنیم تا از خود_تصحیح بودن مدار مطمئن شویم. یا این که اگر این مساله را در حین طراحی در نظر نگیریم، باید مدار را آزمایش و بررسی کنیم که آیا خود_تصحیح است یا خیر.

مثال: اگر جدول حالت یک شمارنده مبتنی بر JKFF به صورت زیر باشد:

¹ Self-correcting counter

Table 6.7 *State Table for Counter*

Pre	sent S	State	Next State			Flip	o-Flo	p Inp	uts		
Α	В	С	Α	В	С	J _A	K _A	J _B	K _B	Jc	Kc
0	0	0	0	0	1	0	X	0	X	1	X
0	0	1	0	1	0	0	X	1	X	X	1
0	1	0	1	0	0	1	X	X	1	0	X
1	0	0	1	0	1	X	0	0	X	1	X
1	0	1	1	1	0	X	0	1	X	X	1
1	1	0	0	0	0	X	1	X	1	0	X

ملاحظه میکنید که دو حالت 111 و 011 جزو حالات معتبر و تعریف شدهی شمارنده نیستند.

معادلات ساده شدهي ورودي فليپ فلاپها عبارتند از:

$$J_A = B$$
 $K_A = B$

$$J_B = C$$
 $K_B = 1$

$$J_C = B'$$
 $K_C = 1$

و دیاگرام منطقی و دیاگرام حالت شمارنده به صورت زیر میشود:





FIGURE 6.16
Counter with unused states

می توان بررسی کرد که اگر مدار در یکی از دو حالت به کار نرفته (یا تعریف نشده) قرار داشته باشد، با اولین پالس کلاک، وارد یکی از حالات تعریف شده ی خود می شود. پس، شمارنده از نوع خود ــ تصحیح است.

شمارندهی حلقوی (Ring Counter)

شمارندهی حلقوی، شمارندهای است که در خورجی خود تنها یک 1 و بقیه 0 هستند.

دو راه برای ساخت یک شمارنده ی حلقوی، یکی استفاده از شیفت رجیستر (با مقدار اولیه ی خاص) و دیگری استفاده از یک شمارنده ی دودیی و یک دیکدر است.







FIGURE 6.17Generation of timing signals

شمارندهی حلقوی دنبالهچرخان ا



شمارندهی جانسون

شمارندهی جانسون یک شمارندهی حلقوی دنبالهچرخان است که به کمک تعدادی گیت AND خروجیای مشابه با خروجی شمارندهی حلقوی با شمارندهی حلقوی در این است که شمارندهی حلقوی با داشتن k فلیپ فلاپ تنها قادر به تولید k حالت مختلف است اما شمارندهی جانسون به کمک k فلیپ فلاپ و 2k گیت AND قادر به تولید 2k حالت مختلف است.

Sequence	Fli	p-flop	outpu	ıts	AND gate required
number	\overline{A}	В	C	E	for output
1	0	0	0	0	A'E'
2	1	0	0	0	AB'
3	1	1	0	0	BC'
4	1	1	1	0	CE'
5	1	1	1	1	AE
6	0	1	1	1	A'B
7	0	0	1	1	B'C
8	0	0	0	1	C'E

(b) Count sequence and required decoding



¹ Switch-tail ring counter

البته مشکل شمارنده ی جانسون این است که اگر مدار وارد یکی از حالات بلااستفاده (یا همان تعریف نشده ی) خود بشود، دیگر هیچ گاه به مجموعه ی حالات معتبر و تعریف شده ی خود برنخواهد گشت. یک راه برای حل این مشکل این است که ورودیِ فلیپ فلاپِ C را به صورت زیر تصحیح کنیم:

$$D_C = (A + C)B$$

