

# گزارش کار پنجم آزمایشگاه مدارهای منطقی

دكتر شاهين حسابي

# واحد محاسبات و منطق (ALU)

نویسنده: علیرضا حبیبزاده شماره دانشجویی: 99109393

۸ دی ۱۴۰۰

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

# مقدمه

هدف از این آزمایش، آشنایی با واحد محاسبات و منطق (ALU) است. ابتدا با تراشه ی ۷۴۱۸۱ یک مدار ALU خواهیم ساخت. سپس در بخش بعد مدار داخلی ALU را نیز خودمان پیاده خواهیم کرد و یک واحد محاسبات و منطق ۴ بیتی خواهیم ساخت.


همهی بخشهای این آزمایش در نرمافزار Proteus انجام خواهد شد.

# فهرست مطالب

i		مقدمه
١	آشنایی با تراشه ۷۴۱۸۱	١.٠
١	۱.۱.۰ سیگنالهای ورودی	
١	۲.۱.۰ سیگنالهای خروجی	
۲	۳.۱.۰ طوز کار	
٣	ساخت مدار داخلی ALU	۲.٠
۴	۰.۲.۰ بخش محاسبات Arithmetic بخش محاسبات	
۴	۲.۲.۰ بخش محاسبات Logical	
۶	۳.۲.۰ بخش شیفت دهنده	

# ۱.۰ آشنایی با تراشه ۷۴۱۸۱

در این بخش با استفاده از تراشه ۷۴۱۸۱ و مطابق شکل (۱) یک ALU با دو ورودی A و B می سازیم که دارای یک کنترلکننده است. به طوری که با دادن کدهای مختلف به ALU، اعمال مختلف بر روی ورودی ها انجام می شود.



شكل ١: مدار بخش اول

### ۱.۱.۰ سیگنالهای ورودی

- D0-D3 خطوط داده. 1
- ۲. خطوط دستور M0-M2
- ۳. یک کلید از نوع push-button برای باز گرداندن مدار به حالت اولیه (Reset)
  - clock برای ورودی push-button برای ورودی ۴.

### ۲.۱.۰ سیگنالهای خروجی

- ۱. محتویات ثباتهای A و B
  - ۲. خروجی ALU

۳.۱.۰ طرز کار

برای ساخت مدار از تراشههای  $74157~(\mathrm{MUX})~74175~(\mathrm{Registers})$ ،  $74181~(\mathrm{ALU})$  و تعداد کافی گیت پایه استفاده می کنیم.

M2	M1	MO	Operation
0	0	0	$A \leftarrow D_3 - D_0$
0	0	7	$\mathcal{B} \leftarrow \mathcal{D}_3 - \mathcal{D}_0$
0	7	0	$A \leftarrow A$
0	7	7	$A \leftarrow B$
7	0	0	clear (A)
7	0	7	$A \leftarrow not(A)$
7	7	0	$A \leftarrow and(A,B)$
7	7	7	$A \leftarrow add(A,B)$

شکل ۲: عملیات صورت گرفته بر حسب ورودیهای کنترلی

در صفحهی بعد ساده سازی و جدول ورودی های تراشه های به کار رفته آورده شده است. از آنجایی که مدار با این گیت ها کمی شلوغ می شده در مدار نهایی به جای استفاده از گیت ها از یک دیکدر استفاده شده. شکل مدار نهایی این بخش نیز در ادامه آمده است. مدار به دو صورت Active-High و Active-Low بسته شده است. همچنین جدول عملکرد تراشهی ۷۴۱۸۱ که جدول ها مطابق آن بدست آمده در شکل (۳) آمده است.


(SA) A o'r, D, F imi

در که و کم آزیسی جرآنه سیاسی دای ورددی های MUX را معنی کنیم.

					- '- '-
, _	M2 M', Mo	SA	SB		· MUX sle
	0 0 0	Ó	1		
	0 0 0		0		
	010				
	0 1 1	11	1		
	100		1	>	$S_A = M_2 + M_1 + M_0$
	101		1		50 11 11
	110				S8 = M2 + M, + M6
	111		1		(controller)
		1			con finite /

$$\longrightarrow M = (M_2, M_1, M_0) = \overline{M_2 + M_1 + M_0}$$

$$Cn = 1$$



#### **FUNCTION TABLE**

MODE SELECT INPUTS			VE LOW INPUTS & OUTPUTS	ACTIVE HIGH INPUTS & OUTPUTS			
S <sub>3</sub>	S <sub>2</sub>	s <sub>1</sub>	s <sub>0</sub>	LOGIC (M = H)	ARITHMETIC** (M = L) (C <sub>n</sub> = L)	LOGIC (M = H)	ARITHMETIC** (M = L) (C <sub>n</sub> = H)
L	L	L	L	_ A_	A minus 1	A	Α
L	L	L	Н	AB	AB minus 1	A + B	A + <u>B</u>
L	L	Н	L	A + B	AB minus 1	AB	A + B
L	L	Н	Н	Logical 1 minus 1		Logical 0 minus 1	
L	Н	L	L	<u>A</u> + B	A plus (A + B)_	<u>A</u> B	A plus AB
L	Н	L	Н	<u>B</u>	AB plus (A + B)	В	(A + B) plus AB
L	Н	Н	L	A ⊕ <u>B</u>	A minus B minus 1	A <u>⊕</u> B	A minus B minus 1
L	Н	Н	Н	<u>A</u> + B	A + B	<u>A</u> B	AB minus 1
Н	L	L	L	AB	A plus (A + B)	<u>A + B</u>	A plus AB
н	L	L	Н	A⊕B	A_plus B	A⊕B	A plu <u>s</u> B
Н	L	Н	L	В	AB plus (A + B)	В	(A + B) plus AB
н	L	Н	Н	A + B	A + B	AB	AB minus 1
Н	Н	L	L	Logical 0 A	A plus A*	Logi <u>c</u> al 1 A	plus A*
Н	Н	L	Н	AB	A <u>B</u> plus A	A + B	(A + <u>B</u> ) plus A
Н	Н	Н	L	AB	AB plus A	A+B	(A + B) Plus A
Н	Н	Н	Н	Α	Α	Α	A minus 1

L = LOW Voltage Level

شکل ۳: جدول عملکرد پردازنده ۷۴۱۸۱ ALU

## ۲.۰ ساخت مدار داخلی ۲.۰

در این بخش مطابق جدول (۶) یک ALU طراحی خواهیم کرد.

همانطور که در شکل مدار نهایی مشاهده میکنید. بخشهای مختلف این ALU با استفاده از MUX یا در واقع Data همانطور که در شکل مدار نهایی مشاهده میکنید. بخشهای مختلف این Selector از هم جدا شدهاند.

در واقع مدار از نظر کارکرد به سه قسمت


- ۱. محاسبات Arithmetic
  - ۲. محاسبات Logical
    - ٣. شيفت دهنده

تقسیم شده است.

H = HIGH Voltage Level

<sup>\*</sup>Each bit is shifted to the next more significant position

<sup>\*\*</sup>Arithmetic operations expressed in 2s complement notation



شکل ۴: مدار Active-High

### ۱.۲.۰ بخش محاسبات ۱.۲.۰

بخش اول شامل ۸ دستور ابتدایی جدول است که به سادگی توسط یک تراشهی جمعکننده پیادهسازی شده است.

مقدار کری به طور خودکار همیشه کافی است به ورودی کری جمعکننده اضافه شود و در همهی بخشها کار کند.

برای قسمتهایی که B قرار است مکمل I شود باید همهی بیتهای آن را نات کنیم که این فرایند توسط گیتهای XOR با یک ورودی مشترک صورت می گیرد.


برای قسمتهایی که B نباید حضور داشته باشد و A Decrement A می شود، کافی است به جای B چیزی که در جمع کننده با آن اضافه می شود، مکمل Y عدد منفی Y را اضافه کنیم که همان Y بیت Y است.

دو بیت کنترلی یکی مستقیم و دیگری با یک گیت به ورودیهای ما مربوط می شوند که در شکل نهایی مدار آمده.

#### ۲.۲.۰ بخش محاسبات Logical

این بخش مستقیما توسط گیتها پیاده سازی شده. انتخاب بین خروجی گیتها دوباره توسط دو MUX صورت می گیرد.

برای قسمت مکمل A از روش مشابه قبل استفاده شده که در ورودیهای XOR به جای B، ۱ داده می شود تا بیتهای A



شكل ۵: مدار Active-Low

Operation select							
S <sub>3</sub>	S2	$S_1$	So	$C_{in}$	Operation	Function	
0	0	0	0	0	F = A	Transfer A	
0	0	0	0	1	F = A + 1	Increment A	
0	0	0	1	0	F = A + B	Addition	
0	0	0	1	1	F = A + B + 1	Add with carry	
0	0	1	0	0	$F = A + \overline{B}$	Subtract with borrow	
0	0	1	0	1	$F = A + \overline{B} + 1$	Subtraction	
0	0	1	1	0	F = A - 1	Decrement A	
0	0	1	1	1	F = A	Transfer A	
0	1	0	0	×	$F = A \wedge B$	AND	
0	1	0	1	×	$F = A \vee B$	OR	
0	1	1	0	×	$F = A \oplus B$	XOR	
0	1	1	1	×	$F = \overline{A}$	Complement A	
1	0	×	×	×	$F = \operatorname{shr} A$	Shift right A into F	
1	· 1	×	×	×	$F = \operatorname{shl} A$	Shift left A into F	

شکل ۶: جدول عملکرد ALU که قرار است طراحی کنیم


را قرینه کنند.

#### ۳.۲.۰ بخش شیفتدهنده

این بخش ساده ترین بخش است. کافی است A را به صورت شیفت خورده به ورودی های MUX وصل کنیم.

در دو سری ورودی MUX هر بار یک بیت خالی می ماند که همان بیتی است که از ناکجا به داخل عدد شیفت خورده. برای این بیت باید تصمیم بگیریم تراشه ی ما قرار است جه شیفتی انجام دهد.

یک راه این است که این ورودی را همان بیت کری ورودی قرار دهیم، یه میتوانیم به سادگی آن را صفر قرار دهیم. همچنین میتوان آن را بیت علامت A قرار داد. در مدار فعلی این بیتها صفر قرار داده شده اند اما به سادگی میتوان آن را تغییر داد.



شكل ٧: مدار داخلي ALU