گزارش کار تمرین ۱ طراحی سیستمهای دیجیتال

Alireza Habibzadeh 99109393

طراحی JK-flipflop

برای طراحی این قطعه که قطعهی پایهای مدارمان است، از روش توصیف behavioral استفاده میکنیم. برای این کار فایلی با عنوان دلخواه مثلا JKFF.v میسازیم. سپس در آن کد زیر را قرار میدهیم.

```
module JKFF(q, j, k, clk, reset);
output q;
input j, k, clk, reset;
reg q;
always @(posedge reset or negedge clk)
        if (reset)
                q = 1'b0;
        else
                if (j && k)
                         q = \sim q;
                 else if (j && ~k)
                         q = 1'b1;
                 else if (k && ~j)
                         q = 1'b0;
                 // else do nothing (j = k = 0)
endmodule
```

در این کد رفتار قطعه به از ای حالتهای مختلف j و k و همچنین reset توصیف شده است. پس از این که این کد به در ستی در نرمافز ار کامپایل شد به قسمت بعد می ویم.

طراحی T-flipflop

برای طراحی این قطعه کافی است از حالت j=k=1 در همان فلیپفلاپ JK استفاده کنیم. پس کافی است یک رحیستر ثابت 1 تعریف کنیم و آن را به ورودی های یک instance از فلیپفلاپ JK که در بخش قبل طراحی کردیم بدهیم.


```
module TFF(q, clk, reset);

output q;
input clk, reset;
reg t = 1'b1;
```

```
JKFF jkff0(q, t, t, clk, reset);
endmodule
```

طراحى شمارنده

حال مطابق تصویر زیر module شمارنده مان را پیاده می کنیم. برای این کار $instance \ 0$ از فلیپ فلاپ T که پیشتر طراحی کردیم t لازم است.



البته این مربوط به یک شمارنده ۴ بیتی است تعمیم آن به ۵ بیت واضح است. کافی است یک فلیپفلاپ دیگر سمت راست اضافه کنیم. کد نهایی در زیر آمده.

```
module ripple_carry_counter(q, clk, reset);

output [4:0] q;
input clk, reset;

TFF tff0(q[0], clk, reset);
TFF tff1(q[1], q[0], reset);
TFF tff2(q[2], q[1], reset);
TFF tff3(q[3], q[2], reset);
TFF tff4(q[4], q[3], reset);
endmodule
```

طراحی testbench

حال که طراحی مدار کامل شده باید moduleای طراحی کنیم که آن را تست کند. برای این کار از شمارندهمان instance می گیریم و کلاک آن را به صورتی که در زیر آمده تولید میکنیم. همچنین برای مشاهده ی خروجی در کنسول می توانیم از دستور monitor استفاده کنیم.


```
module stimulus;
reg clk; reg reset; wire[4:0] q;
ripple_carry_counter r1(q, clk, reset);
initial clk = 1'b0;
```


```
always #5 clk = ~clk;
initial
begin
$monitor($time, " Output q = %d", q);
reset = 1'b1;
#10 reset = 1'b0;
#330
reset = 1'b1;
#10 reset = 1'b0;
#150;
reset = 1'b1;
#10 reset = 1'b0;
$stop;
end
endmodule
```


کد بالا کلاکی با دوره تناوب ۱۰ نانوثانیه ایجاد میکند و آن را به شمارنده میدهد. پس از ۳۳ کلاک شمارنده آن را ریست کد بالا کلاکی با دوباره آن را ریست کند. سیس شبیهسازی را متوقف میکند.

شبيهسازى

برای شبیه سازی ابتدا کل پروژه را compile میکنیم. سپس اگر اروری وجود داشت آن را رفع میکنیم تا کل پروژه به درستی compile شود. حال شبیه سازی را درخواست می دهیم. در این قسمت ممکن است نرمافزار poptimizationهایی انجام دهد که hierarchy پروژه را تغییر دهد. در صورتی که برای دیباگ کردن یا کاربردهای آموزشی یا مسائل دیگر نیاز به مشاهده ی کامل آن داریم باید در قسمت optimization آن را فعال کنیم. (یا به کلی optimization را غیرفعال کنیم.)







خروجي كنسول

```
# ** Note: (vsim-8009) Loading existing optimized design _opt1
# Loading work.stimulus(fast)
# Loading work.ripple_carry_counter(fast)
# Loading work.TFF(fast)
# Loading work.JKFF(fast)
# Loading work.TFF(fast__1)
# Loading work.JKFF(fast__1)
run
#
                       0 \text{ Output } q = 0
#
                      10 Output q = 1
#
                      20 \text{ Output } q = 2
#
                      30 \text{ Output } q = 3
                      40 \text{ Output } q = 4
```

```
#
                           50 \text{ Output } q = 5
#
                           60 \text{ Output } q = 6
#
                           70 \text{ Output } q = 7
#
                           80 \text{ Output } q = 8
#
                           90 \text{ Output } q = 9
#
                          100 Output q = 10
#
                          110 Output q = 11
#
                          120 Output q = 12
#
                          130 Output q = 13
#
                          140 Output q = 14
#
                          150 Output q = 15
#
                          160 \ \text{Output} \ q = 16
#
                          170 Output q = 17
#
                          180 Output q = 18
#
                          190 Output q = 19
#
                          200 \text{ Output } q = 20
#
                          210 \ \text{Output } q = 21
#
                          220 \text{ Output } q = 22
#
                          230 \text{ Output } q = 23
#
                          240 \ \text{Output } q = 24
#
                          250 \text{ Output } q = 25
#
                          260 \text{ Output } q = 26
#
                          270 \text{ Output } q = 27
#
                          280 \text{ Output } q = 28
#
                          290 Output q = 29
#
                          300 \text{ Output } q = 30
#
                          310 Output q = 31
#
                          320 Output q = 0
#
                          330 \text{ Output } q = 1
#
                          340 \text{ Output } q = 0
#
                          350 \text{ Output } q = 1
#
                          360 \text{ Output } q = 2
#
                          370 \text{ Output } q = 3
#
                          380 \text{ Output } q = 4
#
                          390 Output q = 5
#
                          400 \text{ Output } q = 6
#
                          410 \text{ Output } q = 7
#
                          420 \ \text{Output q} = 8
#
                          430 \text{ Output } q = 9
#
                          440 \; \text{Output q} = 10
#
                          450 \text{ Output } q = 11
#
                          460 \text{ Output } q = 12
#
                          470 \text{ Output } q = 13
#
                          480 Output q = 14
#
                          490 \text{ Output } q = 15
#
                          500 \text{ Output } q = 0
```

