تمرین ۲ طراحی سیستمهای دیجیتال

Alireza Habibzadeh 99109393

1

الف

كنسول warning

```
-- Compiling module test
** Warning: C:/modeltech64_2020.4/examples/test.v(6): (vlog-2600) [RDGN] -
Redundant digits in numeric literal.
```

علت این هشدار برمیگردد به خط 6 عبارت test = 2'b1111 که در آن یک طول عدد را 2 بیت قرار دادیم، اما هنگام مقدار دهی عدد باینری 4 بیتی test = 2'b1111 اوارد کردیم. کامیایلر خودش ۲ بیت اضافه را دور ریخته و مقدار test = 2'b1111 را در عدد ذخیره میکند.

برای پاسخ سادهتر به سوالات در ادامه، در دستور مانیتور مقدار زمان را هم اضافه کردم.

```
$monitor ("%d, %h, %d, %b", $time, test, test, test);
```

پس خروجی اجرای کد میشود:

Ļ

در زمان ۱۰ دقیقا در حال تغییر است. قبل آن مقدار 13 + 5 = 16 ذخیره شده (چون جا هم دارد چیزی دور ریخته نمی شود.) و پس از آن دو بیت اضافه می آن دور ریخته می شود و برابر با 11 یا عدد 7 دسیمال است.

ت

عدد 11'h?f0 یعنی ۱۲ بیت دارد که چهار بیت راست ۰ سپس چهار بیت عدد 1111)) و سپس بیتهای باقی مانده به صورت z یا همان high impedance است. اما ۴ بیت از ۱۶ بیت متغییر باقی می ماند که همان ۰ می مانند. نمایش باینری عدد | 0000zzzzz11110000 است ولی در نمایش دسیمال z (پر ارزشترین بیت) نشان داده می شود که جالب است.

ث

تنها ۶ بیت سمت راست متغییر را assign میکنیم. این ۶ بیت هم صراحتا اعلام کردهایم x1zz00 . اما نمایش دسیمال مانند قبل به برار زشترین بیت کار دارد که اینجا x است.

2

روشهای مختلفی برای این کار وجود دارد. برخی از نرمافزارها به صورت گرافیکی نیز میتوانند این فایل را تولید کنند. اما من پس از اجرای simulation در کنسول transcript نرمافزار ModelSim این دستورات را وارد کردم: (توضیح در کامنتهای داخل کد)

```
vcd file out.vcd // Set this file as the vcd output
vcd add -r test.v // Add test.v variables to the wave
                 // Run the simulation
run
                 // Find out what to do next
vcd help
# ** UI-Msg: (vsim-4002) Invalid keyword 'help'. Expected 'add', 'checkpoi
# Usage:
   vcd add <arguments>
   vcd checkpoint <arguments>
   vcd comment <arguments>
#
   vcd dumpports <arguments>
   vcd dumpportsall <arguments>
   vcd dumpportsflush <arguments>
   vcd dumpportslimit <arguments>
#
   vcd dumpportsoff <arguments>
   vcd dumpportson <arguments>
   vcd file <arguments>
#
   vcd files <arguments>
   vcd flush <arguments>
   vcd limit <arguments>
   vcd off <arguments>
   vcd on <arguments>
vcd on
              // Just to make sure
vcd flush // Write the file up to now without breaking the simulation
```

این کدیک شمارنده ی ۴ بیتی را به روش behavioral تعریف میکند. reset که از نوع ناهمزمان است، خروجی و مقدار ذخیره شده را صفر میکند (در بالا رفتن کلاک). load در صورت فعال بودن ورودی data را خوانده و آن را در حافظه و خروجی load میکند. (و در این کلاک شمارشی نداریم) و در غیر این دو صورت بسته به مقدار up_down یک شمارش به بالا یا پایین خواهیم داشت. (اگر فعال باشد بالا و در غیر این صورت پایین)

خطای نمایش داده شده این است: (هر جا که به count مقدار دهی شده)

```
** Error: C:\modeltech64_2020.4\examples\myproject\counter.v(8): (vlog-211
Illegal reference to net "count".

** Error: C:\modeltech64_2020.4\examples\myproject\counter.v(10): (vlog-21
Illegal reference to net "count".

** Error: C:\modeltech64_2020.4\examples\myproject\counter.v(12): (vlog-21
Illegal reference to net "count".

** Error: C:\modeltech64_2020.4\examples\myproject\counter.v(14): (vlog-21
Illegal reference to net "count".
```

ایراد کد این است که برای count رجیستری تعریف نشده. در wire که نمی شود مقدار ذخیره کرد. کد درست در زیر آمده

```
module counter(clk, reset, up down, load, data, count);
 input clk, reset, load, up_down;
 input [3:0] data;
 output [3:0] count;
 reg [3:0] count;
 always@(posedge clk)
 begin
         if(reset)
                  count \leq 0;
         else if(load)
                  count <= data;</pre>
         else if(up down)
                  count <= count + 1;</pre>
         else
         count <= count - 1;</pre>
end
endmodule :counter
```

برای تست این ماژول با روش stimulus block کد testbench در زیر آمده است. در این کد سعی شده همه ی کارکردهای ماژول مورد ارزیابی قرار گیرد. ابتدا مدار ریست شده و سپس به صورت پایین رونده تعدادی شمارش انجام می شود. سپس شمارش به بالارونده تغییر می کند. سپس مدار وسط کار ریست شده و سپس یک مقدار در آن load می شماره انجام می دهد. موج یا wave خروجی این تست در صفحه می بعد آمده است.

```
module counter_tb();
reg clk,reset,up_down,load;
reg [3:0] data;
wire [3:0] count;
always #5 clk = ~clk;
```

```
counter UUT (.clk(clk),.reset(reset),.up_down(up_down)
                 ,.load(load),.data(data),.count(count));
initial
begin
$monitor("%d", data);
clk = 0;
reset = 0;
up_down = 0;
load = 0;
data = 4'b0;
#20;
reset = 1;
#20;
reset = 0;
#210;
up_down = 1;
#190;
reset = 1;
#10;
reset = 0;
#50:
data = 4'b1010;
load = 1;
#20;
load = 0;
#100;
$stop;
end
endmodule
```


4

Α

```
always @(posedge clock)
if(reset)
out <= 0;
else
out <= in;</pre>
```

در این مدار reset ناهمزمان است. چرا که بلاک always تنها با هر لبهی بالارونده ی کلاک اجرا می شود.

در هر لبهی بالارونده ی کلاک مقدار in در in طاهر می شود و مستقل از تغییر in بین دو کلاک، این مقدار در out تا کلاک بعدی حفظ می شود. پس می توان گفت این قطعه یک D-flipflop است که ورودی in به D و صل شده. ورودی های clock و reset هم به پایه های متناظر شان و صل هستند. فلیپ فلاپ استفاده شده هم از نوع Active High است و مقدار اولیه ی خروجی پس از ریست ۵ می باشد.




```
always @(posedge clock)
if(reset)
out <= 0;
else if(!clear)
out <= in;</pre>
```

در این مدار نیز به همان دلیل قبلی reset ناهمزمان است.

مدار اینجا نیز همان D-flipflop قبلی است با این تفاوت که فلیپفلاپ ما دارای پایه ی clear نیز هست. این پایه از نوع Active Low ست یعنی وقتی clear = 1 باشد هیچ اتفاقی نمیافتد و وقتی Active Low باشد مقدار قبلی فلیپفلاپ دارد از نوع ناهمزمان فلیپفلاپ که اینجا قرار دارد از نوع ناهمزمان است.)

C


```
always @(posedge clock)
if(sel)
out <= in0;
else
out <= in1;</pre>
```



یک مالتی پلکسر داریم که sel بین in1 و in0 (با همین ترتیب یعنی in1 = (out(sel = 0) = in1) انتخاب میکند. سیس خروجی تا کلاک بعدی latch می شود.

D

```
always @(posedge clock)
if(!clear)
out <= in;</pre>
```



مشابه B است فقط reset نداریم. تنها اگر clear = 0 باشد خروجی تازه شده و از روی in خوانده می شود.

Ε

```
always @(posedge clock or
posedge
reset)
if(reset)
out <= 0;
else
out <= in;</pre>
```

در این مدار reset همزمان است. چرا که با لبهی بالارونده reset نیز بلاک always اجرا شده و کاری که برای reset در این مدار reset تعریف کردیم را انجام میدهد.

ماننده بخش A یک D-flipflop است. اما اینجا ریست به صورت همزمان طراحی شده. پایه ی ام و out و out به و d و out و D و b به فلیپفلاپ وصل شده و reset و clock به پایه های متناظر شان.