

گزارش کار تمرین ۳


طراحی سیستم‌های دیجیتال

Alireza Habibzadeh 99109393

May 7, 2022

الف

باید مدار زیر را در وریلاگ به صورت ساختاری پیاده‌سازی کنیم.



full adder

برای این کار ماژول full_adder را با ورودی و خروجی‌هایش تعریف می‌کنیم. سپس wire‌های w1 و w2 و w3 را تعریف کرده و از آن‌ها در گیت‌ها استفاده می‌کنیم. کد نهایی توصیف ساختاری ماژول full_adder در زیر آمده است.

```
1 module full_adder(  
2     output s,  
3     output c_out,  
4     input c_in,  
5     input a,  
6     input b  
7 );  
8  
9 wire w1, w2, w3;
```

```

10     xor(w1, a, b);
11     xor(s, w1, c_in);
12
13     and(w3, w1, c_in);
14     and(w2, a, b);
15     or(c_out, w3, w2);
16 endmodule

```

حال کافی است در ماژول `carry_ripple_adder` خود از این ماژول ۴ بار instance بگیریم:

```

1 module carry_ripple_adder(
2     output [3:0] S,
3     output c_out,
4     input c_in,
5     input [3:0] A,
6     input [3:0] B
7 );
8
9     wire [2:0] C;
10    full_adder fa0(S[0], C[0], c_in, A[0], B[0]);
11    full_adder fa1(S[0], C[1], C[0], A[1], B[1]);
12    full_adder fa2(S[0], C[2], C[1], A[2], B[2]);
13    full_adder fa3(S[0], c_out, C[2], A[3], B[3]);
14
15 endmodule

```

ب

برای نوشتن testbenchی که بتواند تمامی حالت‌های ما را امتحان کند باید از حلقه استفاده کنیم.

```

1 `timescale 1ns / 1ps
2
3 module carry_ripple_adder_tb;
4     // Inputs

```

```
5     reg c_in;
6     reg [3:0] A;
7     reg [3:0] B;
8     // Outputs
9     wire [3:0] S;
10    wire c_out;
11    // Instantiate the Unit Under Test (UUT)
12    carry_ripple_adder uut (
13        .S(S),
14        .c_out(c_out),
15        .c_in(c_in),
16        .A(A),
17        .B(B)
18    );
19
20    initial begin
21        // Initialize Inputs
22        c_in = 0;
23        A = 0;
24        B = 0;
25
26        // Wait 100 ns for global reset to finish
27        #100;
28
29        // Add stimulus here
30        for (int i=0; i<16; i=i+1) begin
31            for (int j=0; j<16; j=j+1) begin
32                c_in = 0;
33                A = i;
34                B = j;
35                if (S == i + j) begin
```

```

36         $display("Test passed, %d + %d = %d", i,
j, S);
37     end else begin
38         $display("Test failed, %d + %d != %d", i,
j, S);
39     end
40
41     c_in = 1;
42     if (S == i + j + 1) begin
43         $display("Test passed, %d + %d + 1 = %d",
i, j, S);
44     end else begin
45         $display("Test failed, %d + %d + 1 != %d",
i, j, S);
46     end
47 end
48 end
49 end
50 endmodule

```

پ

تاخیر `carry` یک `full adder` برابر با تاخیر یک لایه `xor` به علاوه‌ی یک لایه `and` و یک لایه `or` است. پس تاخیر کل یک `full adder` برابر با ۸ در واحد سوال است. پس نهایتاً برای آن که از `carry` خروجی `full adder` آخر مطمئن باشیم باید $32 = 4 * (2 + 2 + 4)$ واحد زمانی منتظر بمانیم. پس سیگنال `ready` را طوری تعریف می‌کنیم که پس از این مدت روشن شود.

برای اعمال تاخیرها در گیت‌ها از روش زیر استفاده می‌کنیم:

```
and #(delay_time) a1(out, i1, i2);
```

پس با اعمال تاخیرها کد `full_adder_delay` می‌شود:

```

1 module carry_ripple_adder_ready(
2     output [3:0] S,

```


```

3      output c_out,
4      output ready,
5      input c_in,
6      input [3:0] A,
7      input [3:0] B
8  );
9
10     wire [2:0] C;
11     full_adder_delay fa0(S[0], C[0], c_in, A[0], B[0]);
12     full_adder_delay fa1(S[1], C[1], C[0], A[1], B[1]);
13     full_adder_delay fa2(S[2], C[2], C[1], A[2], B[2]);
14     full_adder_delay fa3(S[3], c_out, C[2], A[3], B[3]);
15
16     always @(A or B)begin
17         ready = 1'b0;
18         #32 ready = 1'b1;
19     end
20 endmodule

```

بلاک (always @(A or B) با تغییر هر کدام از سیگنال‌های A و B اجرا می‌شود. ابتدا سیگنال ready را خاموش می‌کند، سپس به مقدار مورد نیاز (۳۲ واحد زمانی) صبر می‌کند و سپس سیگنال را روشن می‌کند. در این مدت زمان حتماً سیگنال‌های خروجی به مقدار درست پایای خود رسیده‌اند.

ت



faster full adder

برای سریع‌تر شدن مدار می‌توان از طراحی بالا برای full adder استفاده کرد. تاخیر carry در این جمع‌کننده برابر با ۴ واحد زمانی است. چرا که خروجی تنها دو لایه‌ی and و (یا یک لایه‌ی xor) با ورودی فاصله دارد.

چون تنها جمع‌کننده را تغییر دادیم، نیازی به تغییر کد carry_ripple_adder_ready نیست. تنها باید کد full adder را عوض کنیم: (البته اینجا برای تحویل کدها از اسم متفاوتی برای ماژول‌ها استفاده کردم. در این صورت باید اسم full adder ها را در ماژول اصلی عوض کنیم).

```

1 module full_adder_delay_fast(
2     output s,
3     output c_out,
4     input c_in,
5     input a,
6     input b
7 );
8
9     wire w1, w2, w3;
10    xor #4 (s, a, b, c_in);
11
12    and #2 (w1, a, b);
13    and #2 (w2, a, c_in);
14    and #2 (w3, b, c_in);
15    or #2 (c_out, w1, w2, w3);
16 endmodule

```

ث

پس از این تغییر ۴ جمع‌کننده داریم که هر کدام نهایتاً ۴ واحد زمانی برای تولید carry خود تاخیر دارند. پس carry نهایی (و در این حالت خاص خود بیت نهایی جمع هم) در $16 = (2 + 2) * 4$ واحد زمانی تولید می‌شوند. پس تاخیر ۱۶ (نصف قبلی) را باید برای این سیگنال در نظر گرفت.

```
1 module carry_ripple_adder_ready(  
2     output [3:0] S,  
3     output c_out,  
4     output ready,  
5     input c_in,  
6     input [3:0] A,  
7     input [3:0] B  
8 );  
9  
10 wire [2:0] C;  
11 full_adder_delay_fast fa0(S[0], C[0], c_in, A[0], B[0]);  
12 full_adder_delay_fast fa1(S[1], C[1], C[0], A[1], B[1]);  
13 full_adder_delay_fast fa2(S[2], C[2], C[1], A[2], B[2]);  
14 full_adder_delay_fast fa3(S[3], c_out, C[2], A[3], B[3]);  
15  
16 always @(A or B)begin  
17     ready = 1'b0;  
18     #16 ready = 1'b1;  
19 end  
20 endmodule
```