

# گزارش کار تمرین ۵

طراحی سیستم‌های دیجیتال

Alireza Habibzadeh 99109393

May 24, 2022

## الف. طراحی ASM Chart

برای طراحی ASM Chart چهار state زیر را پیاده می‌کنیم:

### آماده‌سازی (Initialization)

در این مرحله اگر دکمه‌ی Start زده نشده بود دوباره به همین مرحله باز می‌گردیم، اگر زده شده بود باید رجیسترهایمان را به مقدار اولیه بازگردانیم و ورودی‌ها را بخوانیم و در رجیسترهای مربوطشان ذخیره کنیم. همچنین باید سیگنال Ready را غیر فعال کنیم چون از این لحظه خروجی قبلی نامعتبر است و مقادیر جدیدی برای محاسبه درخواست شده‌اند.

### بهینه‌سازی (Optimization)

در این مرحله دو رجیستر جمع‌شونده را مقایسه می‌کنیم و رجیستر کوچک‌تر را به جای رجیستری که شمارنده است قرار می‌دهیم تا عملیات در تعداد کلاک کمتری انجام شود.


### جمع متوالی

در این مرحله یکی از رجیسترها را به SUM اضافه می‌کنیم و یکی از رجیستر شمارنده کم می‌کنیم. اگر شمارنده صفر شد به state بعدی و در غیر این صورت دوباره به همین state می‌رویم.

### شرط پایانی

در این state شرط پایانی خواسته شده را چک می‌کنیم و پس از آن فلگ Ready را روشن می‌کنیم که یعنی نتیجه حاضر شده است. برای عدم نشت مقدار میانی مدار از یک رجیستر جدید برای مقدار نهایی استفاده می‌کنیم.

پیاده‌سازی ASM Chart در صفحه‌ی بعدی آمده.



## ب. منابع لازم برای DataPath

برای یافتن منابع لازم تمامی جملات داخل باکس‌ها را که وظیفه‌ی بخش DataPath هستند لیست می‌کنیم:

```
1 R1 <= DIP A
2 R2 <= DIP B
3 R3 <= DIP C
4 SUM <= 0
5 READY <= 0
6 R1 > R2
7 R1 <= R2
8 R2 <= R1
9 OR(R1)
10 SUM <= SUM + R2
11 R1--
12 R4 <= SUM
13 READY <= 1
14 SUM < R3
15 R4 <= R3
16 READY <= 1
```

با توجه به لیست بالا منابع زیر مورد نیاز است:

- ۲ عدد مقایسه‌کننده (می‌شود با ControlUnit پیچیده‌تر و MUX بیشتر تعداد مقایسه‌کننده‌ها را به یکی رساند؛ توضیحات زیر لیست را بخوانید)
- ۳ عدد MUX برای تعیین چیزی که در R1 و R2 و R4 لود می‌شود.
- ۱ عدد گیت ۳۲ بیتی OR برای خط ۹
- ۵ عدد رجیستر برای R1 و R2 و R3 و SUM و R4
- ۱ عدد فلیپ‌فلاپ برای READY
- ۱ عدد Adder برای خط ۱۰

می‌شود هنگام مقایسه‌ی دوم، مقادیر SUM و R4 که مقایسه می‌شوند را در رجیسترهای قبلی که مقایسه شدند ریخت تا از همان مقایسه‌کننده برای این مقایسه هم استفاده شود. اما این کار پیچیدگی ControlUnit ما را بیشتر می‌کند و همچنین به حالت‌های MUX ما اضافه می‌کند که برای همین این کار انجام نشده.

## پ. توصیف رفتاری منابع

### توصیف MUX به صورت رفتاری

```
1 module multiplexer(  
2     input [31:0] A,  
3     input [31:0] B,  
4     output [31:0] Y,  
5     input sel  
6 );  
7  
8     always @(A or B or sel) begin  
9         case(sel)  
10            0: Y <= A;  
11            1: Y <= B;  
12        endcase  
13    end  
14 endmodule
```

### توصیف Comparator به صورت رفتاری

```
1 module comparator (  
2     input [31:0] a,  
3     input [31:0] b,  
4     output reg greater,  
5     output reg equal,  
6     output reg less  
7 );  
8  
9     always @(a,b) begin  
10         if (a > b) begin
```

```

11     greater = 1;
12     equal = 0;
13     less = 0;
14     end else if (a == b) begin
15         greater = 0;
16         equal = 1;
17         less = 0;
18     end else begin
19         greater = 0;
20         equal = 0;
21         less = 1;
22     end
23 end
24 endmodule

```

### توصیف رفتاری گیت OR

(هرچند اصولاً بهتر است این را ساختاری توصیف کنیم چون خود ساختار است ولی با توجه به خواسته‌ی سوال این هم رفتاری توصیف شده)

```

1  module or_gate(
2      input a[31:0],
3      output c
4  );
5      integer i;
6
7      always @(a) begin
8          c <= a[0];
9          for (i=1; i<32; i=i+1) begin
10             c <= c | a[i];
11         end
12     end
13 endmodule

```

## توصیف رفتاری جمع کننده

```
1 module adder(input [31:0] a, input [31:0] b, output [31:0] s
  um);
2     always @(a, b) sum = a + b;
3 endmodule : adder
```

## اتصال ساختاری

قطعات باید مطابق شکل صفحه‌ی بعد به هم متصل شوند.

## ت. نمودار حالت طراحی

نمودار حالات ما (state diagram) در صفحه‌ی بعد آمده است.

## ث. توصیف Control Unit با وریلاگ

توصیف بخش Control Unit به صورت رفتاری در ادامه آمده است. این کدها به صورت ضمیمه هم در فایل ارسال قرار دارند.

```
1 // control_unit for our ASM
2 module control_unit(
3     input reset, clk, START, OR_R1, CMP_L_R1,
4     output reg L_R1, L_R2, L_R3, L_R4, L_SUM, Dec_R1, Sel_R1
5     , Sel_R2, R_SUM, S_READY, R_READY
6 );
7     reg [1:0] p_state, n_state;
8     localparam [1:0] init = 2'b00, cmp = 2'b01, mul = 2'b10,
9     cmp2 = 2'b11;
10
11     always @(p_state or START or OR_R1 or CMP_L_R1) begin
12         n_state = init;
13         case (p_state)
14             init: begin
```

```
14         if (START) begin
15             n_state <= cmp;
16             Sel_R1 <= 1'b0;
17             Sel_R2 <= 1'b0;
18             L_R1 <= 1'b1;
19             L_R2 <= 1'b1;
20             L_R3 <= 1'b1;
21             S_READY <= 1'b0; R_READY <= 1'b1;
22             R_SUM <= 1'b1;
23         end
24     end
25     cmp: begin
26         n_state <= mul;
27         if (CMP_L_R1) begin
28             L_R1 <= 1'b1;
29             L_R2 <= 1'b1;
30             Sel_R1 <= 1'b1;
31             Sel_R2 <= 1'b1;
32         end
33     end
34     mul: begin
35         if (OR_R1) begin
36             n_state <= mul;
37             Dec_R1 <= 1'b1;
38             L_SUM <= 1'b1;
39         end else n_state <= cmp2;
40     end
41     cmp2: begin
42         n_state <= init;
43         L_R4 <= 1'b1;
44         S_READY <= 1'b1; R_READY <= 1'b0;
```

```
45         end
46     endcase
47 end
48
49 always @(posedge clk) begin
50     if (reset) p_state <= init;
51     else p_state <= n_state;
52 end
53 endmodule : control_unit
```



