🥏 سوال ۶. واحد محاسبات سريال

طراحی سیستمهای دیجیتال آزمون میانترم بخش Take-home

Alireza Habibzadeh 99109393 May 28, 2022

طراحی ASM Chart

هرچند ASM Chart برنامه ساده است و میتوان آن را در ذهن یا مستقیما روی کد پیاده کرد اما برای دقت بیشتر نموداری که بتواند به درستی ورودیهای مدار را به ترتیب دریافت کند و در همان حال خروجیهای حالت قبلی را بدهد پیاده میکنیم.

در این پیادهسازی چهار state زیر در نظر گرفته شدهاند:

حالت status1

در این حالت کد status اول که همان بیت parity است خروجی داده میشود. به طور همزمان بیت [opcode [1] هم برای محاسبهی بعدی ورودی گرفته میشود.

حالت status2

در این حالت کد status دوم که بیت چک صفر بودن خروجی است داده میشود. به طور همزمان بیت و opcode [0] هم برای محاسبهی بعدی ورودی گرفته میشود.


حالت data1

در این حالت که n بار اتفاق میافتد هر بار یک بیت از A (یکی از عملوندها) را ورودی میگیریم. همچنین هر بار همزمان یک بیت از C که مربوط به محاسبهی قبلی است خروجی میدهیم.

حالت data2


در این حالت که باز n بار اتفاق میافتد هر بار یک بیت از B (عملوند دیگر) را ورودی میگیریم. همچنین هر بار همزمان یک بیت از C را خروجی میدهیم که با این D بیت کل D تمام میشود.

در پیادهسازی باید به این نکته توجه کنیم که اعداد باینری در این قطعهی سریال از MBS به LSB داده میشوند. طراحی نهایی ASM Chart در انتهای این فایل و همچنین به صورت ضمیمه در فایل زیپ پیوست شده است.



نمودار حالات

از روی ASM Chart قسمت قبل میتوانیم یک نمودار حالت ساده (State Diagram) طراحی کنیم تا stateهای مختلف طراحی را بهتر درک کنیم. این نمودار هم در انتهای این فایل و همچنین به صورت ضمیمه در فایل زیپ آمده است.



پیادہسازی

پارامتر n

برای n که یک پارامتر مدار است از کد زیر استفاده میکنیم تا بتوان به سادگی آن را تغییر داد و n در همهجای کد تغییر کند:

```
parameter n = 2;
```

یارامترهای local

برای سادگی کد و همچنین خوانایی آن از پارامترهای زیر استفاده شده است. یکی از سری پارامترها برای opcode و دیگری برای stateهای مدار است.

```
localparam [1:0] sum_op = 2'b10, sub_op = 2'b01, mul_op = 2'b1
1, div_op = 2'b00;
localparam [1:0] status1 = 2'b00, status2 = 2'b01, data1 = 2'b
10, data2 = 2'b11;
```

قسمت جریان داده (dataflow)

برای توصیف محاسبات مدار از یک بخش به صورت dataflow modeling استفاده شده است:

متغییر calc همواره مقدار خروجی مورد نظر را در خود دارد البته مقدار داخل این متغییر تنها وقتی معتبر است که دادهگیری A و B و opcode به پایان رسیده باشد و در غیر این صورت مقداری بیخود است.

توصیف رفتاری

باقی مدار به صورت رفتاری توصیف شده است. کلاک در لبهی منفی رخ میدهد و ریست در لبهی مثبت. برای status code را میخواست از اپراتور $^{\land}$ (XOR) استفاده شده و برای status code دوم مربوط به صفر شدن از $^{\mid}$ (NOR) استفاده شده. کد نهایی در زیر آمده است.

```
module alu(
       input Clock,
       input Reset,
       input Data_in,
       output reg Data out
       );
       parameter n = 2;
       localparam [1:0] sum_op = 2'b10, sub_op = 2'b01, mul_op =
   2'b11, div_op = 2'b00;
       localparam [1:0] status1 = 2'b00, status2 = 2'b01, data1 =
   2'b10, data2 = 2'b11;
       reg [1:0] state;
11
       reg [n-1:0] A, B;
       reg [2*n - 1:0] C;
13
       reg [1:0] opcode;
       integer i;
       wire [2*n-1:0] calc = opcode == sum_op ? A + B :
17
                                opcode == sub_op ? A - B :
```

```
opcode == mul_op ? A * B : A /
   B; // implicit assignment
        always @(negedge Clock or posedge Reset) begin
             if (Reset) begin
                 A <= 0;
                 B <= 0;
                 C <= 0;
                 i <= 0;
                 opcode <= 0;
                 Data_out <= 0;</pre>
                 state <= status1;</pre>
             end else begin
                 case (state)
                      status1: begin
                           C <= calc;
                           opcode[1] <= Data_in;</pre>
34
                           Data_out <= ^calc; // parity</pre>
                           state <= status2;</pre>
                      end
                      status2: begin
                           opcode[0] <= Data_in;</pre>
                           Data_out <= ~ C; // all zero?</pre>
40
                           state <= data1;</pre>
41
                      end
                      data1: begin
42
                           Data_out <= C[2*n - 1 - i];</pre>
43
                           A[n - 1 - i] \leq Data_in;
44
                           if (i == n - 1) begin
45
46
                               state <= data2;
47
                               i <= 0;
48
                           end else i <= i + 1;
49
                      end
```

تست مدار


برای تست کردن مدار از یک testbench مشابه همان ورودیهای صورت سوال استفاده شده است. کد تست در زیر آمده است. در پایان تست از دستور finish\$ استفاده شده است تا شبیهسازی متوقف شود.

```
module alu_tb;
       // Inputs
       reg Clock;
4
       reg Reset;
       reg Data_in;
       // Outputs
       wire Data_out;
       // Instantiate the Unit Under Test (UUT)
       alu uut (
            .Clock(Clock),
            .Reset(Reset),
            .Data_in(Data_in),
            .Data_out(Data_out)
14
       );
```

```
always #10 Clock = ~Clock;
       initial begin
17
           // Initialize Inputs
           Clock = 0;
           Reset = 0;
           Data_in = 0;
           // Wait 100 ns for global reset to finish
           #100;
24
           // Add stimulus here
           Reset = 1;
           #10 Reset = 0;
           #5 Data_in = 1;
           #10 Data_in = 0;
           #20 Data_in = 1;
           #40 Data_in = 0;
           #20 Data_in = 1;
           #20 Data_in = 0;
           #40 Data_in = 1;
34
           #220;
           $finish;
       end
   endmodule
```

نتیجەی تست







موج خروجی با توضیحات این که هر قسمت مربوط به چیست

opcode مدار، pata_out اولین جایی که Data_out سبز میشود مربوط به بعد از ریست است. پس از pata_out برابر با 0 برابر با 0 هستند. بنابراین مقدار خروجی به علت تقسیم بر 0 برابر با X است.

موج خروجی در انتهای این فایل و همچنین در فایل زیپ پیوست شده است.

در حین شبیهسازی میتوان موجهایی از قطعات دیگر هم به قطعهی اصلی master اضافه کرد. با اضافه کردن خود قطعه به موجها میتوانیم تغییر متغییرهای داخلی قطعه را ببینیم که بسیار جالب است. این موجها هم در انتهای این فایل و به صورت پیوست آمده.





```
wire [2*n-1:0] calc =
    opcode == sum_op ? A + B :
    opcode == sub_op ? A - B :
    opcode == mul_op ? A * B : A / B; // implicit assignment
```

