🥏 گزارش آزمایش ۶


آزمایشگاه طراحی سیستمهای دیجیتال

Alireza Habibzadeh 99109393 May 17, 2022

▼ &

تنظیمات ساخت پروژه

به دلیل این که قصد داریم این دفعه پروژه را به صورت کامل سنتز کنیم و از گزارش آن استفاده کنیم، لازم است تا در تنظیمات سختافزاری پروژه هماهنگی داشته باشیم. تنظیمات زیر برای این پروژه در نظر گرفته شدهاند:



خروجی Project Summry نرمافزار مطابق زیر است:


```
Project:
      Project Name: hw6-99109393
      Project Path: C:\hw6-99109393
4
      Working Directory: C:\hw6-99109393
      Description:
      Top Level Source Type: HDL
  Device:
      Device Family: Spartan3
      Device:
                     xc3s400
      Package:
                     pq208
      Speed:
                     -4
      Top-Level Source Type: HDL
      Synthesis Tool: XST (VHDL/Verilog)
      Simulator: ISim (VHDL/Verilog)
      Preferred Language: Verilog
      Property Specification in Project File: Store all values
      Manual Compile Order: false
      VHDL Source Analysis Standard: VHDL-93
      Message Filtering: disabled
```

پیادہسازی ماژول

برای این پروژه تنها به یک ماژول i<mark>ncubator</mark> نیاز داریم. آن را با توصیف رفتاری دو قسمت کنترل کنندهی اصلی و کنترلکنندهی سرعت کولر میسازیم.

نمودار حالت

نمودارهای حالت سیستم مطابق زیر هستند. نمودار سمت چپ عملکرد کلی و نمودار سمت راست سرعت چرخش موتور کولر را نشان میدهند.



CRS: Cooler Rotational Speed

میتوانیم متغییرهای حالت تعریف کنیم اما اینجا خود مقادیر heateron و cooleron و crs به نوعی متغییر حالت هستند و دیگر نیازی به رجیستر جدید نداریم. با استفاده از خود آنها به عنوان متغییر حالت ماژول را پیاده میکنیم:

```
module incubator(cooleron,
                     heateron,
                     crs,
                     Т,
                     clk,
                     rst);
      output reg cooleron, heateron;
8
       output reg [3:0] crs;
       input signed [7:0] T;
       input rst, clk;
       always @(posedge clk or negedge rst)
       begin
14
            if(rst == 1'b0) begin
               cooleron <= 1'b0;</pre>
               heateron <= 1'b0;
```

```
end
            else
                case({cooleron, heateron})
                    2'b00: begin
                         if(T > 35) cooleron <= 1'b1;
                         else if(T < 15) heateron <= 1'b1;</pre>
24
                    end
                    2'b01: if(T > 30) heateron <= 1'b0;
                    2'b10: if(T < 25) cooleron <= 1'b0;
                    2'b11: {heateron, cooleron} <= 2'b00;</pre>
27
                endcase
       end
       always @(posedge clk or negedge rst) begin
            if(rst == 1'b0) crs <= 4'b00;
            else if(cooleron)
                case(crs)
                    0: if(T > 35) crs <= 4'd4;
                    4: begin
                        if(T > 40) crs <= 4'd6;
                         else if(T < 25) crs <= 4'd0;
                    end
                    6: begin
                         if(T > 45) crs <= 4'd8;
41
                         else if(T < 35) crs <= 4'd4;
42
43
                    end
                    8: if(T < 40) crs <= 4'd6;
44
                endcase
45
            else crs <= 4'b0;
46
47
       end
   endmodule
48
```

تست

برای بررسی صحت عملکرد مدار از test bench زیر استفاده شده است. البته قسمتهایی از آن به صورت خودکار توسط نرمافزار تولید میشود و کافی است داخل بلاک initial را تغییر دهیم.

سعی شده همهی حالتهای کولر و بخاری و گذر بین آنها تست شوند. موج ورودی و خروجی مدار در انتهای این pdf آمده است.

```
module incubator_tb;
       // Inputs
       reg [7:0] T;
       reg clk;
4
       reg rst;
       // Outputs
       wire cooleron;
       wire heateron;
       wire [3:0] crs;
       // Instantiate the Unit Under Test (UUT)
       incubator uut (
            .cooleron(cooleron),
            .heateron(heateron),
            .crs(crs),
14
            T(T),
            .clk(clk),
            .rst(rst)
17
       );
       initial begin
           // Initialize Inputs
           T = 0;
           clk = 0;
            rst = 1;
           // Wait 100 ns for global reset to finish
24
           #100;
            rst = 0;
```

```
27
           #10;
            rst = 1;
           // Add stimulus here
           T = 60;
           #10 clk = 1; #10 clk = 0;
           #10 clk = 1; #10 clk = 0;
34
           #10 clk = 1; #10 clk = 0;
           #10 clk = 1; #10 clk = 0;
           #10 clk = 1; #10 clk = 0;
           T = -10;
           #10 clk = 1; #10 clk = 0;
           #10 clk = 1; #10 clk = 0;
40
           #10 clk = 1; #10 clk = 0;
41
           #10 clk = 1; #10 clk = 0;
42
           #10 clk = 1; #10 clk = 0;
           #10 clk = 1; #10 clk = 0;
44
45
           T = 27;
46
           #10 clk = 1; #10 clk = 0;
47
           #10 clk = 1; #10 clk = 0;
48
           #10 clk = 1; #10 clk = 0;
49
           #10 clk = 1; #10 clk = 0;
           #10 clk = 1; #10 clk = 0;
           T = 36;
           #10 clk = 1; #10 clk = 0;
54
           #10 clk = 1; #10 clk = 0;
           #10 clk = 1; #10 clk = 0;
           #10 clk = 1; #10 clk = 0;
57
```

سنتز

پس از سنتز موفقیتآمیز میتوانیم گزارش سنتز را از نرمافزار دریافت کنیم. فایل کامل این گزارش در زیپ ارسالی پیوست شده اما خلاصهی قسمتهای مهم آن را در ادامه میبینیم:

فرکانس کاری مدار

```
Timing Summary:
  Speed Grade: -4
4
     Minimum period: 5.770ns (Maximum Frequency: 173.310MHz)
     Minimum input arrival time before clock: 7.761ns
     Maximum output required time after clock: 7.508ns
     Maximum combinational path delay: No path found
  Timing Detail:
  All values displayed in nanoseconds (ns)
  ______
  ========
  Timing constraint: Default period analysis for Clock 'clk'
    Clock period: 5.770ns (frequency: 173.310MHz)
17
    Total number of paths / destination ports: 43 / 5
  Delay:
                      5.770ns (Levels of Logic = 3)
```

```
Source: crs_1 (FF)

Destination: crs_3 (FF)

Source Clock: clk rising

Destination Clock: clk rising
```

گزارش بالا اطلاعات جالبی در خصوص تعداد طبقات منطقی مدار ما (۳) و تاخیر آن دارد. بخش مورد نظر ما یعنی بیشینه فرکانس کاری مدار هم $173.310~\mathrm{MHz}$ گزارش شده است. که به دلیل تاخیر $5.770~\mathrm{ns}$

قطعات مصرفي

```
=========
                            Final Report
  *
  ______
  =========
  Final Results
  RTL Top Level Output File Name : incubator.ngr
  Top Level Output File Name
                                 : incubator
  Output Format
                                 : NGC
8 Optimization Goal
                                 : Speed
  Keep Hierarchy
                                 : No
  Design Statistics
  # I0s
                                 : 16
  Cell Usage:
  # BELS
                                 : 37
  #
        GND
                                 : 1
17
  #
        TNV
                                 : 1
  #
        LUT2
                                 : 1
        LUT3
                                 : 3
```

```
LUT3_D
                              : 1
       LUT3_L
  #
                              : 2
       LUT4
  #
                              : 22
       LUT4_D
                              : 1
       LUT4_L
24
                              : 1
        MUXF5
  # FlipFlops/Latches
                              : 5
        FDC
                              : 5
  # Clock Buffers
                              : 1
        BUFGP
                              : 1
  # IO Buffers
                              : 15
        IBUF
                              : 9
        OBUF
  ______
  =========
```

همانطور که از جدول بالا در بخشی از گزارش آمده، تعداد قطعات مصرفی مشخص شده است. INV همان گیت نات، Look-up Table است و FDC نوعی D-flipflop است.

"FDC is a D-type flip-flop with an asynchronous active-high clear"

