

# گزارش آزمایش ۴

آزمایشگاه طراحی سیستم‌های دیجیتال

Alireza Habibzadeh 99109393

April 19, 2022

## پیاده‌سازی پشته

برای نگه داشتن بلوک‌های پشته باید از یک رجیستر دوبعدی استفاده کنیم. یعنی ۱۶ عدد رجیستر که هر کدام ۸ بیت فضا دارند:

```
reg [7:0] storage [15:0];
```

همچنین از آنجایی که توصیف ما رفتاری است، کافی است در انتهای هر تغییر احتمالی متغیرها یکبار Full و Empty را به سادگی با همان تعریفشان آپدیت کنیم:

```
1 Full <= (counter == 16);  
2 Empty <= (counter != 0);
```

از متغیر count برای نگه داشتن تعداد فعلی پشته (یا همان آدرس فعلی در پشته) استفاده شده است. در صورتی که برای این متغیر از ۴ بیت استفاده کنیم تنها تا ۱۵ می‌تواند نگه دارد و برای مقدار خاص ۱۶ باید کمی توصیفمان را پیچیده کنیم. (البته مدار در این حالت Full است و می‌توان با بررسی آن مانند بیت بعدی فهمید در این حالت هستیم) ولی با افزودن یک بیت به counter دیگر مشکل overflow نداریم و توصیف ساده‌تر می‌شود.

با این توضیحات کد نهایی می‌شود:

```
1 module stack(  
2     input Clk,  
3     input RstN,  
4     input [7:0] Data_In,  
5     input Push,  
6     input Pop,  
7     output reg [7:0] Data_Out,
```

```

8      output reg Full,
9      output reg Empty
10     );
11
12     reg [7:0] storage [15:0];
13     reg [4:0] counter = 5'b0;
14
15     always @(posedge Clk, negedge RstN) begin
16         if (~RstN)
17             begin
18                 counter = 0;
19                 Data_Out = 8'bz;
20             end
21         else if (Pop && Empty)
22             begin
23                 counter = counter - 1;
24                 Data_Out = storage[counter];
25             end
26         else if (Push && ~Full)
27             begin
28                 storage[counter] = Data_In;
29                 counter = counter + 1;
30             end
31
32         Full <= (counter == 16);
33         Empty <= (counter != 0);
34     end
35 endmodule

```

## تست

برای بررسی صحت عملکرد مدار از test bench زیر استفاده شده است. البته قسمت‌هایی از آن به صورت خودکار توسط نرم‌افزار تولید می‌شود و کافی است داخل بلاک initial را تغییر دهیم.

در این تست ابتدا اعداد ۱ و ۲ و ۳ و ۴ در چندین خانه‌ی پشته پر می‌شوند تا جایی که پشته به طور کامل پر می‌شود. در این حالت دیگر پشته ورودی جدیدی نمی‌گیرد و آن‌ها را نادیده می‌گیرد. همچنین می‌بینیم که با گرفتن اولین مقدار و همچنین با پر شدن پشته، سیگنال‌های Full و Empty به درستی کار می‌کنند.

همچنین باید ابتدای کار باید یک بار ماژول را ریست کنیم. و دقت کنیم که ریست آن active low است و در ابتدا در حالت ریست نیست و باید یک لبه‌ی پایین رونده‌ی ریست بزنیم.

```
1 `timescale 1ns / 1ps
2
3 module stack_tb;
4     // Inputs
5     reg Clk;
6     reg RstN;
7     reg [7:0] Data_In;
8     reg Push;
9     reg Pop;
10    // Outputs
11    wire [7:0] Data_Out;
12    wire Full;
13    wire Empty;
14    // Instantiate the Unit Under Test (UUT)
15    stack uut (
16        .Clk(Clk),
17        .RstN(RstN),
18        .Data_In(Data_In),
19        .Push(Push),
20        .Pop(Pop),
21        .Data_Out(Data_Out),
22        .Full(Full),
23        .Empty(Empty)
24    );
25
```

```

26         always #5 Clk = ~Clk;
27
28     initial begin
29         // Initialize Inputs
30         Clk = 0;
31         RstN = 1'b1;
32         Data_In = 0;
33         Push = 0;
34         Pop = 0;
35         // Wait 100 ns for global reset to finish
36         #100;
37         // Add stimulus here
38         $monitor("Data in = %d, Data out = %d, Full =
%d, Empty = %d, Push = %d, Pop = %d", Data_In, Data_Out, Full,
Empty, Push, Pop);
39
40         RstN = 1'b0; #10;
41         RstN = 1'b1; #10;
42         Data_In = 8'd1;
43         Push = 1'b1;
44         #40 Data_In = 8'd2;
45         #40 Data_In = 8'd3;
46         #40 Data_In = 8'd4;
47         #40 Push = 1'b0;
48         #30 Pop = 1'b1;
49         #200;
50         $stop;
51     end
52 endmodule

```

## شبیه‌سازی

پس از شبیه‌سازی، دستور `$monitor` که در ابتدای بلاک `initial` قرار داده بودم خروجی زیر را در کنسول تولید می‌کند. البته نکته‌ای که وجود دارد این است که دستور `$monitor` تنها در صورت

تغییر متغیرهای داخل آن خروجی جدید را چاپ می‌کند. در تست ما تعدادی ورودی یکسان چند بار کلاک خورده‌اند که در اینجا مشخص نیستند اما در خروجی موج قابل بررسی هستند.

```
1 ISim P.20131013 (signature 0x7708f090)
2 This is a Full version of ISim.
3 Time resolution is 1 ps
4 Simulator is doing circuit initialization process.
5 Finished circuit initialization process.
6 Data in = 0, Data out = z, Full = 0, Empty = 0, Push = 0,
  Pop = 0
7 Data in = 1, Data out = z, Full = 0, Empty = 0, Push = 1,
  Pop = 0
8 Data in = 1, Data out = z, Full = 0, Empty = 1, Push = 1,
  Pop = 0
9 Data in = 2, Data out = z, Full = 0, Empty = 1, Push = 1,
  Pop = 0
10 Data in = 3, Data out = z, Full = 0, Empty = 1, Push = 1,
  Pop = 0
11 Data in = 4, Data out = z, Full = 0, Empty = 1, Push = 1,
  Pop = 0
12 Data in = 4, Data out = z, Full = 1, Empty = 1, Push = 1,
  Pop = 0
13 Data in = 4, Data out = z, Full = 1, Empty = 1, Push = 0,
  Pop = 0
14 Data in = 4, Data out = z, Full = 1, Empty = 1, Push = 0,
  Pop = 1
15 Data in = 4, Data out = 4, Full = 0, Empty = 1, Push = 0,
  Pop = 1
16 Data in = 4, Data out = 3, Full = 0, Empty = 1, Push = 0,
  Pop = 1
17 Data in = 4, Data out = 2, Full = 0, Empty = 1, Push = 0,
  Pop = 1
18 Data in = 4, Data out = 1, Full = 0, Empty = 1, Push = 0,
  Pop = 1
19 Data in = 4, Data out = 1, Full = 0, Empty = 0, Push = 0,
  Pop = 1
```

20 Stopped at time : 510 ns : in File "C:/HW4-99109393-project/s  
tack\_tb.v" Line 84

پس می‌توان نتیجه گرفت که مدار ما برای این تست درست کار می‌کند.  
همچنین موج مدار برای این تست نیز در صفحه‌ی بعد آمده است.

- Data\_Out[7:0]
- Full
- Empty
- Clk
- RstN
- Data\_In[7:0]
- Push
- Pop

