
🥏 گزارش آزمایش ۵

آزمایشگاه طراحی سیستمهای دیجیتال

Alireza Habibzadeh 99109393 May 3, 2022

الگوريتم Booth

در این الگوریتم مطابق فلوچارت روبهرو عمل میکنیم. هر بار به دو بیت ابتدایی نگاه میکنیم، اگر هر دو 0 یا هر دو 1 بودند یعنی هنوز در یک دنبالهی 0 یا 1 هستیم پس فعلا کاری نمیکنیم و شیفت را ادامه میدهیم. اما اگر به 01 یا 10 رسیدیم یعنی دنباله تغییر کرده و باید B را کم یا زیاد کنیم (مطابق فلوچارت).



booth algorithm flowchart

ماژولهای کمکی

برای پیادهسازی الگوریتم از دو ماژول کمکی استفاده میکنیم. این ماژولها مکان اولین پترن 01 و 10 از سمت راست را برای ما در عدد ۴ بیتی پیدا میکنند. برای سادگی این ماژولها را با assign پیاده میکنیم. کد این ماژولها در ادامه آمده است:

```
module next_zero(
   input [3:0] A,
   output [2:0] address
);

assign address[0] = ~A[1] & A[0] | ~A[3] & A[2] & A[1]
   & A[0];

assign address[1] = ~A[2] & A[1] & A[0] | ~A[3] & A[2] & A
[1] & A[0];

assign address[2] = A[3] & A[2] & A[1] & A[0]; // no zero
is found in the number (0)1111
endmodule
```

```
module next_one( // find the first 10 pattern in a 4 bit input
input [3:0] A,

output [1:0] address

);

assign address[0] = A[1] & ~A[0] | A[3] & ~A[2] & ~A[1] &
 ~A[0];

assign address[1] = A[2] & ~A[1] & ~A[0] | A[3] & ~A[2] &
 ~A[1] & ~A[0];

endmodule
```

ماژول اصلی

ماژول اصلی را با کمک دو ماژول کمکی پیاده میکنیم. میتوان برای این ماژول سیگنال <mark>ready</mark> در نظر گرفت اما چون در صورت سوال به چنین چیزی اشاره نشده فرض میکنیم کاربر ماژول به تعداد کافی کلاک میزند و صبر میکند تا نتیجه آماده شود.

```
module multiplier(
       input clk,
       input rst,
       input [3:0] B,
4
       input [3:0] Q,
       output reg [7:0] AQ
       );
9
       reg [3:0] shift;
       reg [7:0] Q_long, B_long;
       reg not_first;
11
       wire first_one = not_first & B_long[0];
       wire [2:0] next_zero_add;
       wire [1:0] next_one_add;
14
       next_zero nz (B_long, next_zero_add);
```

```
17
        next_one no (B_long, next_one_add);
        always @ (negedge rst) begin
            shift <= 4'b0;
            Q_{\log <= \{4'b0, Q\};}
            B_{long} \le {4'b0, B};
            AQ <= 8'b0;
24
            not_first <= 1'b0;</pre>
        end
        always @ (posedge clk) begin
27
            if (B_long > 0) begin
                 not_first <= 1'b1;</pre>
                if (first_one) begin // 01
                     AQ <= AQ + (Q_long << (next_zero_add + shif
   t));
                     B_long <= B_long >> next_zero_add;
                     shift <= shift + next_zero_add;</pre>
                 end
34
                 else begin // 10
                     AQ <= AQ - (Q_long << (next_one_add + shift));
                     B_long <= B_long >> next_one_add;
                     shift <= shift + next_one_add;</pre>
                 end
40
            end
41
        end
42
   endmodule
```

تست

برای بررسی صحت عملکرد مدار از test bench زیر استفاده شده است. البته قسمتهایی از آن به صورت خودکار توسط نرمافزار تولید میشود و کافی است داخل بلاک initial را تغییر دهیم.

در این تست تعدادی عدد برای ضرب شدن در ماژول قرار گرفتهاند. سعی شده اعداد متنوع باشند و حالات خاص را پوشش دهند. همچنین اعداد بزرگ ته بازه (9 imes 9) نیز امتحان شدهاند.

برای سیگنال ریست، باید دقت کنیم که با هر بار ورود عدد جدید باید ماژول را ریست کرد. همچنین ابتدای کار باید یک بار ماژول را ریست کنیم. و دقت کنیم که ریست آن active low است و در ابتدا در حالت ریست نیست و باید یک لبهی پایین روندهی ریست بزنیم.

```
`timescale 1ns / 1ps
2
   module multiplier_tb;
4
       // Inputs
       reg clk;
       reg rst;
       reg [3:0] B;
       reg [3:0] Q;
       // Outputs
       wire [7:0] AQ;
       // Instantiate the Unit Under Test (UUT)
       multiplier uut (
14
                .clk(clk),
                .rst(rst),
17
                .B(B),
                .Q(Q),
                .AQ(AQ)
       );
       initial begin
                // Initialize Inputs
24
                clk = 0;
                rst = 1;
                B = 0;
```

```
27
                Q = 0;
                // Wait 100 ns for global reset to finish
                #100;
                // Add stimulus here
                rst = 0;
                $monitor("%d * %d = %d", B, Q, AQ);
34
                B = 2;
                Q = 2;
                #5
                rst = 1; #5 rst = 0;
                clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5 cl
40
   k = 0; #5 clk = 1; #5
     clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5
42
43
                B = 4;
                Q = 3;
                #5;
45
46
                rst = 1; #5 rst = 0;
47
                clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5 cl
   k = 0; #5 clk = 1; #5
     clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5
49
                B = 7;
                Q = 4;
                #5
                rst = 1; #5 rst = 0;
                clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5 cl
   k = 0; #5 clk = 1; #5
```

```
clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5
               B = 8;
               Q = 0;
               #5
               rst = 1; #5 rst = 0;
               clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5 cl
   k = 0; #5 clk = 1; #5
    clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5
               B = 0;
               Q = 9;
               #5
               rst = 1; #5 rst = 0;
               clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5 cl
   k = 0; #5 clk = 1; #5
     clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5
               B = 9;
               0 = 9;
               #5
               rst = 1; #5 rst = 0;
74
               clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1; #5 cl
   k = 0; #5 clk = 1; #5
     clk = 0; #5 clk = 1; #5 clk = 0; #5 clk = 1;
               $stop();
       end
   endmodule
```

با اجرای شبیهسازی دستور <mark>monitor</mark> با هر تغییر خروجی آن را چاپ میکند. نتیجه این است که مرحله به مرحله میتوانیم پیشروی زیبای ضرب Booth را ببینیم. و میبینیم که در انتها حاصل به مقدار واقعی ضربها رسیده و پس از آن رجیستر <mark>B</mark> همهی شیفتهایش را خورده و صفر شده است و از آنجا به بعد دیگر تغییری در حاصل نداریم. خروجی کامل کنسول در زیر آورده شده است:

```
ISim P.20131013 (signature 0x7708f090)
  This is a Full version of ISim.
  WARNING: File "C:/hw5-99109393/multiplier.v" Line 29. For ins
   tance uut/no/, width 4 of formal port A is not equal to width
   8 of actual variable B_long.
  WARNING: File "C:/hw5-99109393/multiplier.v" Line 29.
   tance uut/nz/, width 4 of formal port A is not equal to width
   8 of actual variable B_long.
  Time resolution is 1 ps
  Simulator is doing circuit initialization process.
   Finished circuit initialization process.
    2 * 2 =
8
    2 * 2 = 252
    2 * 2 =
    4 * 3 =
               4
    4 * 3 =
    4 *
        3 = 244
    4 *
        3 =
            12
    7 *
        4 =
             12
    7 *
        4 =
    7 *
        4 = 252
17
    7 *
        4 =
              28
19
    8 *
         0 =
              28
    8 *
         0 =
               0
    0 *
        9 =
               0
    9 *
        9 =
               0
        9 = 247
    9 *
         9 =
24
    9 *
         9 = 193
    9 *
```

```
9 * 9 = 81

Stopped at time : 455 ns : in File "C:/hw5-99109393/multiplie r_tb.v" Line 100

ISim>
```

پس میتوان نتیجه گرفت که مدار ما برای این تستها درست کار میکند.

آن Warningهای تولید شده به دلیل آن است که در قسمتی از یک رجیستر با طول کوتاه به عنوان رجیستری با طول بیشفرض اضافات را رجیستری با طول بیشتر یا برعکس استفاده کردم. در این موارد نرمافزار به طور پیشفرض اضافات را صفر میگذارد یا در مواردی که بلندتر است از چپ قطع میکند. این استفاده فکر شده بوده و لذا میتوانیم Warning را نادیده بگیریم.

Waveform

در ادامه Waveform مربوط به این تست آمده است.

