
# 🥏 گزارش آزمایش ۹

آزمایشگاه طراحی سیستمهای دیجیتال

Alireza Habibzadeh 99109393 June 21, 2022

### مقدمه

در این آزمایش یک حافظهی محتوا دسترسپذیر از نوع سهگانه (Ternary Content Addressable) در این آزمایش یک حافظهی محتوا دسترسپذیر از نوع سهگانه (Memory) را پیادهسازی میکنیم.



شكل شماتيك حافظه

# پیادہسازی

کد ما دو قسمت اصلی read و write دارد که به خواستهی سوال وقتی read\_enable و read\_enable است. write و read\_enable است.

## ىخش write

در این بخش به سادگی قسمت متناظر با write\_address در حافظه را به شکل زیر مقداردهی میکنیم:

عبارت سمت راست ابتدا از روی key یک مقدار جدید میسازد که جای بیتهای 1 همان 0 و جای بیتهای ۵، X قرار گرفته است. سپس این عبارت را با XOR arg میکنیم. نتیجه این است که بیتهای با اهمیت بیتغییر میمانند و بیتهای بیاهمیت (don't care) برابر با X میشوند که مطابق خواستهی سوال است. برای مثال:

## ىخش read

در این بخش از روشی مشابه بخش قبل استفاده شده است. از یک حلقهی for برای چک کردن تک تک بیت این بخش از روشی مشابه بخش قبل استفاده میکنیم. البته نکته اینجا است که چون در  $\frac{match_result}{match_result}$  استفاده شده است، این حلقه باعث تاخیر و کندی حافظهی ما که باید تاخیر  $\mathcal{O}(1)$  داشته باشد نمی شود و حتما می توان این حلقه را به عملیاتهای موازی سنتز کرد.

```
for (i = 0; i < 16; i = i + 1)
match_result[i] <= |{1'bx, (arg ^ data[i]) & key} === 1'bx;</pre>
```

در این خط ابتدا arg با حافظه XOR شده است که حاصل بیت 1 برای بیتهای نامساوی، 0 برای برای مرای AND فی برابریها و X برای don't care حافظه است. سپس این مقدار با key فی بیتهایی که در این مقایسه مهم نبودند حتما 0 شوند. حال باید ببینیم حاصل نهایی بیت 1 دارد یا خیر. برای این کار یک reduction OR کار را انجام میدهد و اگر یک بیت هم 1 باشد حاصل را یک میکند. اما در غیر این صورت حاصل ممکن است 0 یا X باشد. برای حل این مشکل الان که فکر میکنم میشد از [x] استفاده کرد :)) ولی راهی که در نهایت من استفاده کردم concat کردن یک X و مطمئن شدن از این که حالت 0 به X تبدیل میشود. همچنین از [x]

کد نهایی ماژول tcam برابر بلاک زیر است:

```
// Ternary Content Addressable Memory
module tcam(
input clock,
input reset,
input [15:0] arg,
input [15:0] key,
input [3:0] write_address,
input read_enable,
```

```
input write_enable,
    output reg [15:0] match result
    );
    reg [15:0] data [0:15];
    reg [4:0] i;
    always @(posedge clock or negedge reset) begin
       if (!reset) begin
           match result <= 0;</pre>
           for (i = 0; i < 16; i = i + 1) data[i] <= 0;</pre>
       end else begin
           if (read_enable)
               for (i = 0; i < 16; i = i + 1)
                   match_result[i] <= |{1'bx, (arg ^ data[i]) & k</pre>
ey} === 1'bx;
           else if (write_enable)
               x) ^ arg;
       end
    end
endmodule
```

#### تست

از آنجایی که این نوع حافظه کمی پیشرفتهتر از یک «حافظه» است، برای تست آن مقدارهای جالبی میتوان ذخیره کرد که عملا نوعی pattern-match انجام میدهد. چند خانهی اول حافظه اعداد بیمعنی برای تست هستند و خانههای آخر آن سعی شده با مقادیر معنیدار پر شوند:

```
write_address = 9; // one check
arg = 16'b0000000000000001;
key = 16'b1111111111111;
```

```
write_address = 10; // greater/equal 100000000000000 check
arg = 16'b100000000000000;
key = 16'b10000000000000;
```

key = 16'b11111111111;

کد نهایی ماژول تستبنچ به دلیل طولانی بودن اینجا قرار نگرفته البته در فایلهای ارسالی موجود میباشد.


# شبيەسازى

شکل wave نتیجهی شبیهسازی در انتهای فایل آمده است. بیتهای match

- zero check
- all one (-1) check
- tautology (always true)


- odd check
- even check
- greater/equal 100000000000000 check
- one check

که در بخش قبلی تعریف شدند علاوه بر خانههایی از حافظه که دادههای الکی برای تست داشتند به ترتیب از چپ به راست در خروجی match\_result قابل مشاهدهاند. (چون رجیستر آن به صورت -little endian تعریف شده)



1 clock 1 reset

arg[15:0]



1 clock 1 reset

arg[15:0]

key[15:0]

**[0,15:0]** 

**[1,15:0] 3** [2,15:0]

[3,15:0]


[4,15:0]

[5,15:0] **6,15:0** 

[7,15:0]

[8,15:0]

[9,15:0]



1 clock 1 reset

arg[15:0]

key[15:0]

**[0,15:0]** 

**[1,15:0]** 

**3** [2,15:0]

[3,15:0]

[4,15:0]

[5,15:0] **6,15:0** 

[7,15:0]

[8,15:0]

[9,15:0]