



ASM Chart Simulator

درس طراحی سیستم‌های دیجیتال
دکتر امین فصحتی

Amirreza Ghadyani 99109206

Alireza Habibzadeh 99109393

July 2022

معرفی

شبیه‌ساز پیاده شده در در واقع فاز دوم پروژه‌ی اولیه یعنی Vmake ASM Chart Compiler است. این برنامه که باز هم با پایتون پیاده شده به طور ساده ASM Chart ورودی را شبیه‌سازی می‌کند. ورودی تابع اصلی برنامه این بار هم یک گراف است که به صورت متنی پیاده می‌شود و باز هم برنامه رابط کاربری ندارد.

منطق کلی شبیه‌ساز به صورت یک تابع شبیه‌ساز تک سیکل (one cycle) با نام `simulate_one_cycle` و یک تابع `driver` با نام `simulate` است. که حال کارکرد آن‌ها را شرح می‌دهیم:

One Cycle Simulation

در این مرحله‌ی کار کافی است تنها یک سیکل از ماشین را شبیه‌سازی کنیم. ورودی‌ها و خروجی‌های ماژول به صورت یک `dictionary` مشخص گرفته شده‌اند. دلیل این که خروجی‌ها هم به صورت `dictionary` هستند و مقدار دارند این است که خروجی‌ها همگی رجیستر فرض شده‌اند و مقادیر پیشینی دارند که در روند برنامه موثر است. تنها در اولین `state` ماشین باید این رجیسترهای خروجی برابر با صفر شوند که آن کار قسمت بعدی است. فعلا تا اینجا کار با ورودی‌ها و خروجی‌ها می‌توان یکسان برخورد کرد.

ساختار تابع اصلی ما به این صورت است: البته از توابع دیگری نیز استفاده شده که در کد کامل ارسالی قابل مشاهده‌اند

```
1 def simulate_one_cycle(node: Node, input_dict: dict = None, output_dict: dict = None):
2     if output_dict is None:
3         output_dict = {}
4         output_list = check_input(output_dict.keys())
5
6     if input_dict is None:
7         input_dict = {}
8         check_input(input_dict.keys())
9
```

```

10     for input_name in input_dict:
11         exec(f'{input_name} = {input_dict[input_name]}')
12     for output_name in output_list:
13         exec(f'{output_name} = {output_dict[output_name]}')
14
15     if node.type != NodeType.STATE:
16         raise ValueError('Root node must be a state')
17
18     node.data = rename_verilog(node.data)
19     exec(node.data)
20     node = node.next
21
22     while node.type != NodeType.STATE:
23         if node.type == NodeType.CONDITION:
24             if eval(node.data):
25                 node = node.next
26             else:
27                 node = node.next_else
28         else:
29             node.data = rename_verilog(node.data)
30             exec(node.data)
31             node = node.next
32
33     for output_name in output_list:
34         try:
35             output_dict[output_name] = eval(output_name)
36         except NameError:
37             pass
38     return node, output_dict

```

Multicycle Simulation

برای شبیه‌سازی با تعدا سیکل دلخواه کافی است تابع شبیه‌سازی تک‌سیکل را به شکل مناسبی drive کنیم. باید خروجی‌های هر کلاک را تا کلاک بعدی نگه داشته و دوباره به تابع بدهیم تا بتواند از آن‌ها استفاده کند. در ابتدا هم مقادیر رجیسترها صفر در نظر گرفته شده.

```

1 def simulate(root: Node, cycles=1, input_dict: dict = None, output_list: list = None):
2     node = root
3     if output_list is None:
4         output_list = []
5         output_dict = dict.fromkeys(output_list, 0)
6     for i in range(cycles):
7         node, output_dict = simulate_one_cycle(node, input_dict, output_dict)
8         print(output_dict)
9         input_dict = update_inputs(input_dict, output_dict, node)

```

برای آشنایی با نحوه‌ی ورودی دادن و کار با برنامه می‌توانید فایل `tests.py` که در پروژه قرار دارد را ببینید. در این فایل، نمونه‌هایی که در انتهای این گزارش می‌بینیم پیاده شده‌اند و به صورت unit test استاندارد پایتون قابل اجرا هستند.

امکانات


- تشخیص کاراکترهای غیرمجاز مانند "،" و ";" در نام ورودی/خروجی‌ها و اعلام آن
- تشخیص اسامی غیرمجاز مانند begin و end و if در نام ورودی/خروجی‌ها و اعلام آن
- امکان استفاده از شرط‌های تو در تو و هر نوع ترکیبی از Decision box، Condition box و State boxها وجود دارد. تا وقتی که chart ما از نظر قوانین طراحی ASM chart مجاز باشد شرط‌ها و نتایج آن‌ها به صورت تودرتو simulate می‌شوند.
-

تست‌ها و نمونه‌کار

برای کامپایلر در ابتدا چند تست ساده تعریف شده و در انتها به عنوان نمونه ASM chart تمرین شماره 5 درس و یک ماژول محاسبه‌ی اعداد فیبوناچی توسط برنامه simulate شده‌اند.


Do Nothing Test

تست خالی برای چک کردن اجرایی بودن ساختار کلی برنامه.



```
1 Ran 1 test in 0.001s
2
3 OK
4
5 Process finished with exit code 0
```

Hello world! (10 clocks)



```
1 Ran 1 test in 0.001s
2
3 OK
4 Hello world!
```

```
5 Hello world!
6 Hello world!
7 Hello world!
8 Hello world!
9 Hello world!
10 Hello world!
11 Hello world!
12 Hello world!
13 Hello world!
14 None
15
16 Process finished with exit code 0
```

Illegal name 1

تست اسم غیرمجاز


```
ValueError: p_state is a forbidden name
```

Illegal name 2

تست کاراکتر غیرمجاز در اسم

```
ValueError: my;input contains a forbidden character ";"
```

Homework 5



Input ASM Chart

تمرین 5 درس که در فایل tests.py توسط برنامه شبیه سازی شده.

در ورودی به برنامه در پایین، تمام non-blocking statement ها با متغیرهای موقت به blocking statement تبدیل شده اند و متغیر SUM به دلیل تداخل داشتن با تابع sum پایتون به TOTAL تغییر نام داده شده است.

```
1 def test_homework_5(self):
```

```
2 state1 = Node('', NodeType.STATE)
3 cond1 = Node('START == 1', NodeType.CONDITION)
4 dec1 = Node('R1 = DIP_A\n'
5             'R2 = DIP_B\n'
6             'R3 = DIP_C\n'
7             'TOTAL = 0\n'
8             'READY = 0', NodeType.DECISION)
9
10 state2 = Node('', NodeType.STATE)
11 cond2 = Node('R1 > R2', NodeType.CONDITION)
12 dec2 = Node('temp = R1\n'
13             'R1 = R2\n'
14             'R2 = temp', NodeType.DECISION)
15
16 state3 = Node('', NodeType.STATE)
17 cond3 = Node('R1', NodeType.CONDITION)
18 dec3 = Node('TOTAL = TOTAL + R2\n'
19             'R1 = R1 - 1', NodeType.DECISION)
20
21 state4 = Node('', NodeType.STATE)
22 cond4 = Node('TOTAL < R3', NodeType.CONDITION)
23 dec4 = Node('R4 = TOTAL\n'
24             'READY = 1', NodeType.DECISION)
25 dec5 = Node('R4 = R3\n'
26             'READY = 1', NodeType.DECISION)
27
28 state1.next = cond1
29 cond1.next = dec1
30 cond1.next_else = state1
31 dec1.next = state2
32 state2.next = cond2
33 cond2.next = dec2
34 cond2.next_else = state3
35 dec2.next = state3
36 state3.next = cond3
37 cond3.next = dec3
```

```

38     dec3.next = state3
39     cond3.next_else = state4
40     state4.next = cond4
41     cond4.next = dec4
42     cond4.next_else = dec5
43     dec4.next = state1
44     dec5.next = state1
45
46     simulate(state1, 20, {'DIP_A': 54, 'DIP_B': 12, 'DIP_C': 37, 'START': 1}, ['R1', 'R2', 'R3', 'TOTAL', 'READY', 'R4'])

```

در تابع شبیه‌ساز چندسیکلی یک print اضافه شده تا پس از هر کلاک خروجی‌های مدار نشان داده شود. نتیجه مطابق زیر است:

```

1  {'R1': 54, 'R2': 12, 'R3': 37, 'TOTAL': 0, 'READY': 0, 'R4': 0}
2  {'R1': 12, 'R2': 54, 'R3': 37, 'TOTAL': 0, 'READY': 0, 'R4': 0}
3  {'R1': 11, 'R2': 54, 'R3': 37, 'TOTAL': 54, 'READY': 0, 'R4': 0}
4  {'R1': 10, 'R2': 54, 'R3': 37, 'TOTAL': 108, 'READY': 0, 'R4': 0}
5  {'R1': 9, 'R2': 54, 'R3': 37, 'TOTAL': 162, 'READY': 0, 'R4': 0}
6  {'R1': 8, 'R2': 54, 'R3': 37, 'TOTAL': 216, 'READY': 0, 'R4': 0}
7  {'R1': 7, 'R2': 54, 'R3': 37, 'TOTAL': 270, 'READY': 0, 'R4': 0}
8  {'R1': 6, 'R2': 54, 'R3': 37, 'TOTAL': 324, 'READY': 0, 'R4': 0}
9  {'R1': 5, 'R2': 54, 'R3': 37, 'TOTAL': 378, 'READY': 0, 'R4': 0}
10 {'R1': 4, 'R2': 54, 'R3': 37, 'TOTAL': 432, 'READY': 0, 'R4': 0}
11 {'R1': 3, 'R2': 54, 'R3': 37, 'TOTAL': 486, 'READY': 0, 'R4': 0}
12 {'R1': 2, 'R2': 54, 'R3': 37, 'TOTAL': 540, 'READY': 0, 'R4': 0}
13 {'R1': 1, 'R2': 54, 'R3': 37, 'TOTAL': 594, 'READY': 0, 'R4': 0}
14 {'R1': 0, 'R2': 54, 'R3': 37, 'TOTAL': 648, 'READY': 0, 'R4': 0}
15 {'R1': 0, 'R2': 54, 'R3': 37, 'TOTAL': 648, 'READY': 0, 'R4': 0}
16 {'R1': 0, 'R2': 54, 'R3': 37, 'TOTAL': 648, 'READY': 1, 'R4': 37}
17 {'R1': 54, 'R2': 12, 'R3': 37, 'TOTAL': 0, 'READY': 0, 'R4': 37}
18 {'R1': 12, 'R2': 54, 'R3': 37, 'TOTAL': 0, 'READY': 0, 'R4': 37}
19 {'R1': 11, 'R2': 54, 'R3': 37, 'TOTAL': 54, 'READY': 0, 'R4': 37}
20 {'R1': 10, 'R2': 54, 'R3': 37, 'TOTAL': 108, 'READY': 0, 'R4': 37}
21
22
23 Ran 1 test in 0.004s

```



```
24
25 OK
26
27 Process finished with exit code 0
```

برای اجرای این تست کافی است تست با همین نام در فایل `tests.py` را اجرا کنید. همچنین می‌توان اعداد ورودی را تغییر داد. اینجا اعداد طوری داده شده‌اند که هم آن تعویض مورد نیاز برای بهینه‌شدن کلاک‌ها صورت بگیرد و هم نتیجه از `DIP_C` بیشتر شود و خود `DIP_C` در خروجی (`R4`) بشیند. همانطور که می‌بینیم مقدار `TOTAL` در نهایت برابر با 648 شده که همان 12×54 است.

آن خطوطی که پس از `READY = 1` برنامه همچنان به کار خود ادامه داده به این دلیل است که سیگنال `START` ما یک باقی مانده و برنامه دوباره دارد همان کار قبلی را می‌کند.

اجرا با یک ورودی دیگر:

Test


```
1 simulate(state1, 23, {'DIP_A': 15, 'DIP_B': 103, 'DIP_C': 2000, 'START': 1},
2      ['R1', 'R2', 'R3', 'TOTAL', 'READY', 'R4'])
```

Output

```
1 {'R1': 15, 'R2': 103, 'R3': 2000, 'TOTAL': 0, 'READY': 0, 'R4': 0}
2 {'R1': 15, 'R2': 103, 'R3': 2000, 'TOTAL': 0, 'READY': 0, 'R4': 0}
3 {'R1': 14, 'R2': 103, 'R3': 2000, 'TOTAL': 103, 'READY': 0, 'R4': 0}
4 {'R1': 13, 'R2': 103, 'R3': 2000, 'TOTAL': 206, 'READY': 0, 'R4': 0}
5 {'R1': 12, 'R2': 103, 'R3': 2000, 'TOTAL': 309, 'READY': 0, 'R4': 0}
6 {'R1': 11, 'R2': 103, 'R3': 2000, 'TOTAL': 412, 'READY': 0, 'R4': 0}
7 {'R1': 10, 'R2': 103, 'R3': 2000, 'TOTAL': 515, 'READY': 0, 'R4': 0}
8 {'R1': 9, 'R2': 103, 'R3': 2000, 'TOTAL': 618, 'READY': 0, 'R4': 0}
9 {'R1': 8, 'R2': 103, 'R3': 2000, 'TOTAL': 721, 'READY': 0, 'R4': 0}
10 {'R1': 7, 'R2': 103, 'R3': 2000, 'TOTAL': 824, 'READY': 0, 'R4': 0}
11 {'R1': 6, 'R2': 103, 'R3': 2000, 'TOTAL': 927, 'READY': 0, 'R4': 0}
12 {'R1': 5, 'R2': 103, 'R3': 2000, 'TOTAL': 1030, 'READY': 0, 'R4': 0}
13 {'R1': 4, 'R2': 103, 'R3': 2000, 'TOTAL': 1133, 'READY': 0, 'R4': 0}
14 {'R1': 3, 'R2': 103, 'R3': 2000, 'TOTAL': 1236, 'READY': 0, 'R4': 0}
15 {'R1': 2, 'R2': 103, 'R3': 2000, 'TOTAL': 1339, 'READY': 0, 'R4': 0}
16 {'R1': 1, 'R2': 103, 'R3': 2000, 'TOTAL': 1442, 'READY': 0, 'R4': 0}
17 {'R1': 0, 'R2': 103, 'R3': 2000, 'TOTAL': 1545, 'READY': 0, 'R4': 0}
18 {'R1': 0, 'R2': 103, 'R3': 2000, 'TOTAL': 1545, 'READY': 0, 'R4': 0}
```

```
19 {'R1': 0, 'R2': 103, 'R3': 2000, 'TOTAL': 1545, 'READY': 1, 'R4': 154
    5}
20 {'R1': 15, 'R2': 103, 'R3': 2000, 'TOTAL': 0, 'READY': 0, 'R4': 1545}
21 {'R1': 15, 'R2': 103, 'R3': 2000, 'TOTAL': 0, 'READY': 0, 'R4': 1545}
22 {'R1': 14, 'R2': 103, 'R3': 2000, 'TOTAL': 103, 'READY': 0, 'R4': 154
    5}
23 {'R1': 13, 'R2': 103, 'R3': 2000, 'TOTAL': 206, 'READY': 0, 'R4': 154
    5}
24
25
26 Ran 1 test in 0.007s
27
28 OK
29
30 Process finished with exit code 0
```

Fibonacci



Fibonacci ASM Chart

Test

```
1 def test_fibonacci(self):
2     state0 = Node('b = 1', NodeType.STATE)
3     state1 = Node('print(a)', NodeType.STATE)
4     state2 = Node('c = b', NodeType.STATE)
5     state3 = Node('b = a + b', NodeType.STATE)
6     state4 = Node('a = c', NodeType.STATE)
7
8     state0.next = state1
```

```
9     state1.next = state2
10    state2.next = state3
11    state3.next = state4
12    state4.next = state1
13
14    simulate(state0, 50, None, ['a', 'b', 'c'])
```

Output

```
1 Ran 1 test in 0.005s
2
3 OK
4 {'a': 0, 'b': 1, 'c': 0}
5 0
6 {'a': 0, 'b': 1, 'c': 0}
7 {'a': 0, 'b': 1, 'c': 1}
8 {'a': 0, 'b': 1, 'c': 1}
9 {'a': 1, 'b': 1, 'c': 1}
10 1
11 {'a': 1, 'b': 1, 'c': 1}
12 {'a': 1, 'b': 1, 'c': 1}
13 {'a': 1, 'b': 2, 'c': 1}
14 {'a': 1, 'b': 2, 'c': 1}
15 1
16 {'a': 1, 'b': 2, 'c': 1}
17 {'a': 1, 'b': 2, 'c': 2}
18 {'a': 1, 'b': 3, 'c': 2}
19 {'a': 2, 'b': 3, 'c': 2}
20 2
21 {'a': 2, 'b': 3, 'c': 2}
22 {'a': 2, 'b': 3, 'c': 3}
23 {'a': 2, 'b': 5, 'c': 3}
24 {'a': 3, 'b': 5, 'c': 3}
25 3
26 {'a': 3, 'b': 5, 'c': 3}
27 {'a': 3, 'b': 5, 'c': 5}
28 {'a': 3, 'b': 8, 'c': 5}
```

```
29 {'a': 5, 'b': 8, 'c': 5}
30 5
31 {'a': 5, 'b': 8, 'c': 5}
32 {'a': 5, 'b': 8, 'c': 8}
33 {'a': 5, 'b': 13, 'c': 8}
34 {'a': 8, 'b': 13, 'c': 8}
35 8
36 {'a': 8, 'b': 13, 'c': 8}
37 {'a': 8, 'b': 13, 'c': 13}
38 {'a': 8, 'b': 21, 'c': 13}
39 {'a': 13, 'b': 21, 'c': 13}
40 13
41 {'a': 13, 'b': 21, 'c': 13}
42 {'a': 13, 'b': 21, 'c': 21}
43 {'a': 13, 'b': 34, 'c': 21}
44 {'a': 21, 'b': 34, 'c': 21}
45 21
46 {'a': 21, 'b': 34, 'c': 21}
47 {'a': 21, 'b': 34, 'c': 34}
48 {'a': 21, 'b': 55, 'c': 34}
49 {'a': 34, 'b': 55, 'c': 34}
50 34
51 {'a': 34, 'b': 55, 'c': 34}
52 {'a': 34, 'b': 55, 'c': 55}
53 {'a': 34, 'b': 89, 'c': 55}
54 {'a': 55, 'b': 89, 'c': 55}
55 55
56 {'a': 55, 'b': 89, 'c': 55}
57 {'a': 55, 'b': 89, 'c': 89}
58 {'a': 55, 'b': 144, 'c': 89}
59 {'a': 89, 'b': 144, 'c': 89}
60 89
61 {'a': 89, 'b': 144, 'c': 89}
62 {'a': 89, 'b': 144, 'c': 144}
63 {'a': 89, 'b': 233, 'c': 144}
64 {'a': 144, 'b': 233, 'c': 144}
```

```
65 144
66 {'a': 144, 'b': 233, 'c': 144}
67
68 Process finished with exit code 0
```

Roadmap

رابطه‌ی گرافیکی (GUI)

بهتر است در آینده یک رابط گرافیکی درست کنیم تا با کامپایلر ما ارتباط برقرار کند و کاربر مستقیماً به شکل گرافیکی ASM chart را در نرم‌افزار بکشد. البته یک راه ساده‌تر و اتفاقاً بهتر این است که برنامه خروجی‌های استاندارد ASM chart را بتواند به عنوان ورودی دریافت و simulate کند. برای مثال کاربر در سایت <https://app.diagrams.net> یا نرم‌افزار Vlsio چارت را می‌کشد و سپس خروجی آن را در برنامه‌ی ما import می‌کند.

Non-blocking statements

فعلاً شبیه‌ساز ما همه‌ی statementها را blocking در نظر می‌گیرد. در آینده می‌توان این امکان را به برنامه اضافه کرد.