در این گزارش کار قصد داریم به بررسی جنبه های مختلف طراحی و پیاده سازی پردازنده ی ARM به طور عادی و با اضافه کردن Cache و SRAM و Cache و مقایسه ی نحوه ی عملکرد آن ها بیردازیم.


#### **ARM**

به منظور ارائه توضیحات پردازنده ARM، ابتدا به بررسی بخش های اصلی سازنده ی این پردازنده میپردازیم:

#### Instruction Fetch Stage (IF)

در این مرحله، یک شمارنده با نام Program Counter) PC) داریم که آدرس دستوری که باید از Instruction Memory واکشی شود را تولید میکند. در اجرای بدون پرش و اگر دستور کنترلی freeze صادر نشود، مقدار خروجی PC در هر clock cycle به میزان 4 واحد افزایش میابد. اگر دستور پرش داشته باشیم و شرط آن برقرار باشد، خروجی PC آدرس دستوری را به خود میگیرد که باید به آن پرش کنیم و اگر شرط پرش برقرار نباشد، مانند قبل، در هر کلاک 4 واحد افزایش میابد. با صدور دستور freeze، مقدار خروجی PC تغییر نمیکند.

در تصویر زیر، شمای RTL این بخش را مشاهده میکنید:




همانطور که میبینید، به آنکه instruction memory را فقط مقدار اولیه دادم و هیچ مکانیزم نوشتنی برای آن در کد قرار ندادم(که نیاز باشد با لبه ی کلاک در رجیستر بنویسد)، ابزار سنتز instruction memory را به صورت مالتیپلکسری پیاده سازی کرده است. من Instruction Memory را به صورت وایر تعریف کردم، اما اگر در کد به صورت reg هم تعریف کنید باز هم نتایجی مشابه با همین سنتز مشاهده خواهید کرد.

کد آن را نیز در زیر مشاهده میفرمایید:

```
| Property | Property
```

به منظور اطمینان از نحوه ی عملکرد این بخش، تست بنچی طراحی شد که حرکت موج گونه ی خروجی PC در پایپ لاین مشاهده شود:



لذا عملكرد مرحله طراحي IF اطمينان حاصل شد و به ارائه ى توضيحات بخش بعدى ميپردازيم.


## Instruction Decode Stage (ID)

در این بخش، دستوری که از استیج IF واکشی شده، decode میشود و سیگنال های کنترلی لازم برای اجرای آن دستور صادر میشود و دستوراتی که لازم است به استیج های دیگر بروند، به طور مستقیم یا از طریق پایپ لاین منتقل میشوند. همچنین register file در این مرحله وجود دارد که قابلیت خواندن و نوشتن دارد/

#### بخش های اصلی این استیج عبار تند از:

- 1. Control Unit: این ماژول وظیفه ی تولید سیگنال های کنترلی پردازنده به منظور انجام عملکرد های محاسباتی، حافظه و انجام پرش را بر عهده دارد.
- 2. Register File: این ماژول شامل تعدادی ثبات است که سریعترین حافظه هایی هستند که پردازنده با آن ها میتواند عملکرد های پردازشی داشته باشد. در طراحی پردازنده ی ARM بسیاری از بخش های حافظه را ایده آل در نظر گرفتیم و ممکن است با عنوان کردن عبارت "سریعترین حافظه های در دسترس پردازنده" به شک بیافتید. اما در پردازنده ی واقعی برای Register File این عبارت صادق است.
- 3. Condition Check: این ماژول برقراری شرط در دستورات شرطی را بررسی میکند و در صورت برقرار نبودن شرط اجازه نمیدهد
   که سیگنال های کنترلی control unit به بخش های دیگر منتقل شود به جای آن سیگنال ها 0 را قرار میدهد.

در تصویر زیر شمای RTL این بخش را مشاهده میفرمایید:




همچنین کد مربوط به این بخش را در زیر مشاهده میفرمایید:

به منظور مشاهده جزئیات بیشتر میتوانید به کدهای ارسال شده مراجعه کرده و هریک از ماژول های اینستنس گرفته شده را مشاهده فرمایید.

#### Hazard Detection Unit

در این ماژول مخاطره ی وابستگی داده ای حل میشود و هنگامی که به طور مثال یک دستور میخواهد در یک رجیستر بنویسد، در حالی که دستور بعدی میخواهد از همان رجیستر بخواند در حالی که در آن رجیستر مقدار جدید ذخیره نشده، مرحله ی واکشی دستور و رجیستر میانی آن را متوقف میکند تا دستورات جلو نروند تا وقتی که مقدار درست در رجیستر مذکور ذخیره شود. تصویر RTL آن را در شکل زیر مشاهده میکنید:




همچنین کد آنرا در زیر مشاهده میفرمایید:

```
odule <u>Hazard_Detection_Unit</u> (
 Two_src,
EXE WB EN,
 MEM_WB_EN,
 Hazard
 input [3:0] src1;
input [3:0] src2;
input [3:0] EXE_Dest;
input [3:0] MEM_Dest;
  input EXE_WB_EN;
 input MEM_WB_EN;
 input no src1;
  output reg Hazard;
 always @(*)
 begin
    if ((src1 == EXE_Dest) && (EXE_WB_EN == 1'b1) && ~no_src1)
    else if ((src1 == MEM_Dest) && (MEM_WB_EN == 1'b1) && ~no_src1)
    else if ((src2 == EXE_Dest) && (EXE_WB_EN == 1'b1) && (Two_src == 1'b1))
    else if ((src2 == MEM_Dest) && (MEM_WB_EN == 1'b1) && (Two_src == 1'b1))
     Hazard = 1'b1;
```

## Execute Stage (EXE)

این استیج مسئولیت انجام محاسبات را بر عهده دارد و برحسب سیگنال هایی که از مرحله ID به این مرحله انتقال میابند، عملیات ALU مقدار ورودی دوم ALU توسط Val2 Generator تعیین میشود. همچنین آدرسی که در هنگام انجام دستور پرش لازم است به Program Counter داده شود در این استیج تولید میشود. تصویر RTL این استیج را در زیر مشاهده میفرمایید:




کد این بخش را در تصویر زیر میتوانید مشاهده کنید:

به منظور مشاهده جزئیات بیشتر میتوانید به کدهای ارسال شده مراجعه کرده و هریک از ماژول های اینستنس گرفته شده را مشاهده فرمایید.

### Memory Stage (MEM)

در این استیج نوشتن در مموری فایل و خواندن از آن انجام میشود، آدرس خواندن و نوشتن در مموری توسط ALU تولید میشود و به این استیج می آید و مقداری که هنگام نوشتن نیاز است، به عنوان Rm از استیج ID به این استیج توسط پایپ لاین منتقل میشود.

تصویر RTL آن را در زیر مشاهده میکنید:




کد این بخش را در زیر مشاهده میفرمایید:

```
odule <u>MEM_Stage</u>(
Val_Rm,
ALU_Res,
MEM_W_EN,
MEM_R_EN,
MEM_result
input clk;
input rst;
input[31:0] Val_Rm;
input[31:0] ALU_Res;
input MEM_W_EN;
input MEM_R_EN;
output[31:0] MEM_result;
reg[31:0] memory[0:63];
wire[31:0] address;
assign address= (ALU_Res-32'd1024) >> 2;
assign MEM_result = MEM_R_EN ? memory[address] : 32'b0;
always@(posedge clk)begin//write
  if(MEM_W_EN)
    memory[address] = Val_Rm;
ndmodule
```

علت اینکه در RTL پس از مموری یک مالتیپلکسر گذاشته است اینست که من در کد نوشته ام که در صورتی که MEM\_R\_EN صفر باشد، صفر را در خروجی قرار دهد.

#### Write Back Stage (WB)

این استیج صرفا یک مالتیپلکسر است که مقدار رجیستری که باید بازنویسی شود را بر حسب اینکه دستور خواندن از مموری آمده است یا خیر، تعیین میکند. تصویر RTL آنرا در زیر میتوانید مشاهده کنید:




همچنین کد متناظر با آن را در تصویر زیر مشاهده میفرمایید:

```
module WB_Stage(
  input[31:0] ALU_result, MEM_result,
  input MEM_R_en,
  output[31:0] out
);
  assign out= MEM_R_en ? MEM_result : ALU_result;
endmodule
```

## بررسی پردازنده ی ساخته شده توسط استیج های معرفی شده

ابتدا RTL این مدار را مشاهده بفرمایید:



تنها تفاوتی که این RTL نسبت به RTL ای که در حین طراحی در نظر گرفتیم و در گزارش کار قرار داده شده، اینست که چینش ماژول ها یکسان نیست اما نکته ی مهم اینست که وایرینگ آنها یکسان است. همچنین بنده عمدا wb\_en ای را که از رجیستر میانی بخش مموری می آمد را به عنوان خروجی تعریف کردم تا یک سیگنال خروجی وابسته به لبه ی کلاک داشته باشیم و ابزار سنتز logic element ها را در گزارش خود لحاظ کند.


این مدار را با استفاده از یک تست بنچ و دستوراتی که در گزارش کار قید شده بود تست کردم که کد تست بنچ به همراه نتایج تست را در تصاویر زیر مشاهده میفرمایید:

```
module Lab1_TB;

reg clk,rst;
Top_Module CUT(
    .clk(clk),
    .rst(rst)
);

always#5 clk=~clk;

initial begin
    clk=0;
    rst=1;
    #10
    rst=0;
    #4000
    $stop;
    end
endmodule
```



همچنین در گزارش زیر میزان استفاده از سخت افزار را میتوانید مشاهده بفرمایید:

Flow Summary	
Flow Status	Successful - Fri Dec 17 02:44:38 2021
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Top_Module
Top-level Entity Name	Top_Module
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	1,918 / 33,216 ( 6 % )
Total combinational functions	1,584 / 33,216 ( 5 % )
Dedicated logic registers	866 / 33,216 ( 3 % )
Total registers	866
Total pins	3 / 475 ( < 1 % )
Total virtual pins	0
Total memory bits	2,528 / 483,840 ( < 1 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0 / 4 ( 0 % )

آزمایشگاه معماری کامپیوتر

همانطور که در تصاویر تست بنچ بالا میبینید، دوره تناوب کلاک 10ps بوده و تعداد کلاکی که به منظور اجرای این برنامه زده شده تا وقتی که PC برای اولین بار به IMP -1 میرسد برابر است با:

$$(2785 - 10)/10 = 278.5$$

حال با اضافه کردن کد زیر تعداد Instruction ای که در این کد اجرا شده برابر 180 بدست آمد، یعنی مداری که در تست بنچ در زمان 2785ps به آن رسیده است (که چون عملکرد branch در دستورات داریم این مقدار تقریبی است):

```
reg[7:0] instruction_cnt=0;
always@(CUT.IF_Reg_PC)
  instruction_cnt=instruction_cnt+1;
```

لذا CPI در این مرحله برابر خواهد بود با:

CPI = 278.5/180 = 1.547

#### بخش امتيازي ARM

با در نظر گرفتن MOV و MOVN به عنوان دستوراتی که وابستگی داده ای لازم نیست برای سورس اول آنها چک شود(چون در instruction آن ها سورس 1 صفر است در حالی که این دستور اصلا کاری با سورس 1 ندارد) عملکرد پردازنده در اجرای این کد به اندازه ی 2 کلاک سایکل بهبود یافت که نتیجه ی شبیه سازی را در تصویر زیر مشاهده میفرمایید:

	1024 -21474836	10	Y 1024	4 1024 4 3	1	1024 4	1024	1024	3333	1024 -	21474836	48 -107	3741824	41.8192	-123 10	-123 -2	4748364	8 -11 -1	0737418	194
#- <del>-</del> [0]		1024	1,1202	1111/1202111				102		V-05.	22 17 1000	10 107	57 110L	11017	125 10	123 2	17 1000	•	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
ii - √ [1]	-2147483648	4				_			-2147483	648	_									
<del>↓</del> - <b>→</b> [2]	-1073741824	3						14	)-10737											
<del>+</del> - <b>→</b> [3]	41	i		)/2			13		)41											
±- <b>→</b> [4]	8192	1024 (10	28		1032				819	2										
<u>+</u> -4> [5]	-123	21474	-1073	741824	(4	1			)-1	23										
<u>+</u>	10	-107374	)41			8192				(10										
<u>+</u>	-123	-123																		
<u>+</u> > [8]	-2147483648	-2147483	648																	
<b>.</b>		-11																		
÷> [10]		-107374	1824																	
<b></b>		8192																		
÷ [12]	12	12																		
÷> [13]		13																		4
<u>+</u> [14]	14	14																		4
/Lab1_TB/CUT/mem				73741824 41 8	192 -123	10 -123 x	XXXXX	XXXXX	xxxx	XXXX	XXXXX	XXXX	CXXXX	XXXXX	XXXX	XXXX	XXXXX	XXXX		╙
<u>+</u>		-214748	648								$\overline{}$									#
<b></b>	-1073741824	-10737 <del>4</del>	182 <del>4</del>																	
<b>±</b> - <b>♦</b> [2]	41	41																		i
<b>±</b> - <b>♦</b> [3]	8192	8192																		i
+ [4]	-123	-123																		i
<del>1</del> - <b>4</b> [5]	10	10																		
+ [6]	-123	-123									=									
- <b>√</b> [7]	v	123																		
+-4 [8]	^ ~																			
<u>+</u> [9]	X																			
±- <b>(</b> 10]	х																			
<b>□</b> - <b>→</b> [11]	x																			
<u>+</u>	x																			H
Now	4110 ps			hammaham																
Cursor 1	0 ps	240	0 ps	2500 ps	26	00 ps	270	u ps	2800	ps	2900	ps	300	) ps	310	u ps	320	J ps	330	JU

لذا با بهبود اعمال شده CPI در این حالت برابر خواهد بود با:


CPI = 276.5/180 = 1.536

# Forwarding


با اضافه شدن این ماژول توقف پردازنده در هنگام ایجاد وابستگی داده ای کاهش یافت و با مدیریت Forwarding Unit یکسری وایرها بین داده هایی که در استیج های جلوتر بودند به استیج های عقب تر انتقال داده شدند و در صورت لزوم با لحاظ کردن اولویت به آخرین تغییر(یعنی نزدیک ترین استیج، با استفاده از ایجاد سلسله مراتب با استفاده از if و else که در کد میتوانید مشاهده کنید) داده ها Forward میشدند. در تصویر زیر کد مربوط به Forwarding Unit را مشاهده میفرمایید:

```
odule <u>Forwarding_Unit(</u>
WB_WB_EN,
MEM_WB_EN,
MEM_Dest,
WB_Dest,
input[3:0] src1,src2,MEM_Dest,WB_Dest;
input WB_WB_EN,MEM_WB_EN;
output reg[1:0] Sel_src1, Sel_src2;
always@(*)begin
 if(src1 == MEM_Dest && MEM_WB_EN)
  Sel_src1=2'd1;
else if(src1 == WB_Dest && WB_WB_EN)
   Sel src1=2'd2:
   Sel_src1=2'd0;
always@(*)begin
 if(src2 == MEM_Dest && MEM_WB_EN)
  else if(src2 == WB_Dest && WB_WB_EN)
    Sel_src2=2'd2;
   Sel_src2=2'd0;
```

با اضافه کردن این ماژول و انجام یکسری تغییرات در کلیت مدار به منظور سازگاری با قابلیت جدید اضافه شده، RTL مدار به صورت زیر بدست آمد:



به منظور اطمینان از نحوه عملکرد پردازنده، از تست بنچی که در بخش گذشته از آن استفاده کردیم، در این بخش نیز استفاده کردیم و نتایج مطابق تصویر زیر بدست آمد و همانطور که میبینید عملکرد مدار صحیح است:



طبق اندازه گیری انجام شده، در 1915ps خروجی PC به دستور 1- JMP میرسد. لذا در این حالت خواهیم داشت:

$$clock\ cycles = (1915 - 10) / 10 = 190.5$$

×45.18% = 100 − 100 + (1.058) = ميزان افزايش كارايي نسبت به پردازنده اَرم بدون فورواردينگ <=

در ادامه با مشاهده نتایج سنتز، به بررسی هزینه ی سخت افزاری اضافه کردن بخش فورواردینگ میپردازیم:

Flow Summary	
Flow Status	Successful - Fri Dec 17 02:35:43 2021
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Top_Module
Top-level Entity Name	Top_Module
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	1,946 / 33,216 ( 6 % )
Total combinational functions	1,702 / 33,216 ( 5 % )
Dedicated logic registers	771 / 33,216 ( 2 % )
Total registers	771
Total pins	3 / 475 ( < 1 % )
Total virtual pins	0
Total memory bits	2,528 / 483,840 ( < 1 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0/4(0%)

در پردازنده ای که در بخش قبل طراحی کردیم، تعداد کل المان های منطقی برابر بود با 1918 در حالی که با اضافه کردن فورواردینگ، این تعداد به 1946 افزایش یافت. لذا:

% 1.46% = 1946/1918 \* 100 – 100 = 1.46% = ميزان هزينه سخت افزاری(درصد افزايش استفاده از المان های منطقی) => Performance per Cost = 45.18/1.46 = 30.945

(البته در این روش محاسبه کارایی به هزینه، نسبت به اینکه باید میزان افزایش را به عنوان مبنا در نظر بگیرم یا کارایی نسبی به حالت گذشته، مطمئن نبودم و میزان افزایش را به عنوان مبنای محاسبه کارایی به هزینه لحاظ کردم)

به علت آنکه این عدد به طور قابل توجهی بزرگتر است 1 است، اضافه کردن Forwarding Unit بسیار تصمیم درست و مفیدی است.

## بخش امتيازي Forwarding

به منظور افزایش کارایی مدار، پیشنهادی که دارم اینست که به جای آنکه عملکرد مقایسه در EXE انجام شود، یک مقایسه کننده در استیج ID قرار دهیم. در این صورت به هنگام اجرای دستور پرش، به ازای اشتباه بودن شرط پرش، نیازی نیست دستورات را از پایپ لاین (با flush کردن رجیستر های میانی IF و ID) حذف کنیم. زیرا نتیجه ی مقایسه در همان لحظه ای که دستور کدگشایی میشود تعیین میگردد و برقرار بودن یا نبودن شرط پرش بررسی میشود و لذا در سیکل بعدی، دستور صحیح وارد پایپ لاین میشود و نیازی به flush کردن نیست.


#### **SRAM**

بخش های قبلی به صورت عادی پیاده سازی کردیم، به طوری که به صورت combinational میتوانستیم از آن بخوانیم و در یک کلاک میتوانستیم در آن بنویسیم. اما در این بخش به منظور آشنایی با حافظه ی SRAM، این دو عملیات را در 6 کلاک سایکل انجام میدهیم و در طول انجام عملیات خواندن و نوشتن در SRAM با صدور سیگنال freeze از پیشروی دستورات در طول پایپ لاین جلوگیری کردیم. پیاده سازی SRAM به پیاده سازی دو ماژول SRAM و کنترلر آن تقسیم شده است که کد هریک را در دو تصویر زیر مشاهده میفرمایید:


بخش اصلی کد کنترلر آن را در زیر مشاهده میکنید:

```
regical ck.counter;
initial ck.counter;
initia
```

استیت ماشینی که در این کد استفاده شده مطابق تصویر زیر است که کنترل میکند عملیات SRAM در 6 کلاک سایکل انجام شود:




همچنین در تصویر زیر نتیجه ی اضافه کردن این دو ماژول به پردازنده ی مرحله قبل را مشاهده میفرمایید:



در ادامه با استفاده از تستی که در زیر مشاهده میکنید، عملکرد مدار را ارزیابی میکنیم:

```
timescale 1ns/1ns
module <u>Lab1_TB</u>;
 reg clk,rst,SRAM_clk;
 Top_Module CUT(
   .SRAM_clk(SRAM_clk),
   .rst(rst)
 always#20 SRAM_clk=~SRAM_clk;
 always#10 clk=~clk;
 initial begin
  SRAM_clk=0;
  clk=0;
   rst=1;
   rst=0;
   #200
   #12900
   $stop;
 ndmodule
```

در تصویر زیر نتیجه ی تست بنچ این بخش را مشاهده میفرمایید:



مطابق روش های گذشته تعداد کلاک اجرای برنامه و CPI را محاسبه میکنیم:

clock cycles = 
$$(8230 - 20) / 20 = 410.5$$
  
=> CPI =  $410.5/180 = 2.28$ 

به وضوح كارايي اين بخش نسبت به بخش قبل بسيار كاهش يافته است:

53.596% - 100 − 100 × (2.28) = ميزان تغيير كارايي نسبت به پردازنده آرم با فورواردينگ <=

همانطور که محاسبات بالا نشان میدهد، کارایی این پردازنده نسبت به حالتی که از حافظه داخلی استفاده میکردیم، بیشتر از 50 درصد کاهش داشته است!

در ادامه تصویر نتایج سنتز را مشاهده میکنید:

Flow Summary	
Flow Status	Successful - Fri Dec 17 16:41:26 2021
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Top_Module
Top-level Entity Name	Top_Module
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	21,836 / 33,216 ( 66 % )
Total combinational functions	13,244 / 33,216 ( 40 % )
Dedicated logic registers	17,191 / 33,216 ( 52 % )
Total registers	17191
Total pins	4 / 475 ( < 1 % )
Total virtual pins	0
Total memory bits	480 / 483,840 ( < 1 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0 / 4 ( 0 % )

عليرضا جابرى راد 810196438

همانطور که میبینید، استفاده از منابع سخت افزاری در این بخش نسبت به بخش گذشته افزایش بسیار زیادی داشته است:

% 21836/1946 + 100 − 100 + 1022.097 = ميزان هزينه سخت افزاري(درصد افزايش استفاده از المان هاي منطقي)


همانطور که میبینید علاوه بر کاهش کارایی پردازنده، میزان استفاده از منابع سخت افزاری هم بسیار افزایش پیدا کرده است.

#### بخش امتيازي SRAM

به منظور افزایش کارایی پردازنده ای که تا اینجا ساختیم، میتوان از رویکرد In memory computing بهره برد. In memory روش های مختلفی دارد، اما روشی که در این مورد مد نظر بنده است اینست که دستوراتی که نیاز است اطلاعات آن از مموری گرفته شود و پس از انتقال داده ی آن به رجیسترها محاسبات ریاضیاتی پایه روی آن انجام شود(یعنی به جای آنکه دو دستور را اجرا کنیم تا مثلا مقدار یک آدرس مموری را به علاوه ی مقدار یک رجیستر کنیم و در مموری ذخیره کنیم)، یک ALU ساده در کنار SRAM داشته باشیم که روندی که توضیح داده شده را به عنوان یک دستور واحد در زمانی کمتر اجرا کند. بدین منظور علاوه بر اضافه کردن دستور جدید به دستورات پردازنده، لازم است در کنترلر SRAM هم تغییراتی ایجاد شود.

## Cache

در تصویر زیر RTL مربوط به این بخش را مشاهده میفرمایید:




به منظور اضافه کردن cache به پردازنده، دو ماژول cache و کنترلر آن به پردازنده اضافه شدند که بخش اصلی کدهای آن ها را در تصاویر زیر مشاهده میکنید:

```
| John Chi. Price | John Chi.
```

كنترلر:

```
Specification of the control of the
```

کنترلر بالا بر مبنای استیت ماشین زیر طراحی شده است که عملکرد خواندن و نوشتن cache و SRAM در آن کنترل میشود:



متاسفانه تستی که از طراحی انجام شده گرفتم، پاسخ درستی نداد و علت آنکه پاسخ درستی نداد و نتوانستم مشکل آنرا با وجود تلاش فراوان حل کنم، این بود که در صورت miss شدن داده، داده ی اول به درستی از SRAM به cache منتقل میشد، اما داده ی دوم در زمان امناسبی به cache میرسید و 32 بیت دوم، در برخی موارد X بودند و در برخی موارد اعداد نادرستی بودند، همچنین در خروجی هم در صورت miss شدن عدد درستی قرار نمیگرفت. چون این استیت ماشین به گونه ای طراحی شده که 32 بیتی که miss شده به عنوان داده ی دوم در acche ذخیره شود و در پایان عملیات نوشتن در حالی که همانطور که توضیح داده شد، داده ی دوم داده ی غلطی بوده و منجر به اختلال در عملکرد پردازنده میشد.

اما با توجه به کدی که نوشته شده (بخش اصلی دو حلقه ی تودرتو است) اضافه کردن این بخش بین 60 تا 120 کلاک سایکل از تعداد کلاک سایکل مورد نیاز برای اجرای برنامه نسبت به بخش قبل سایکل مورد نیاز برای اجرای برنامه میکاهد. لذا فرض کنید 90 کلاک سایکل از تعداد کلاک سایکل های اجرای برنامه نسبت به بخش قبل کم شود. در اینصورت خواهیم داشت:

3.09% = 2.28/1.78 \* 100 − 100 = 28.09% ميزان افزايش كارايي در مقايسه با بخش قبل (بدون كش) <=

به منظور محاسبه میزان افزایش استفاده از منابع سخت افزاری به تصویر زیر که گزارش سنتز آن است توجه فرمایید:

		O		nary
	$\alpha w$	-	$\mathbf{m}$	narv
_	O 44	Ju		11411

Flow Status Successful - Fri Jan 14 23:21:41 2022

Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition

Revision Name Top\_Module
Top-level Entity Name Top\_Module
Family Cyclone II
Device EP2C35F672C6

Timing Models Final

Total logic elements 26,821 / 33,216 ( 81 % )

Total combinational functions 16,292 / 33,216 ( 49 % )

Dedicated logic registers 21,007 / 33,216 ( 63 % )

Total registers 21007

Total pins 4 / 475 ( < 1 % )

Total virtual pins 0

Total memory bits 480 / 483,840 ( < 1 % )

Embedded Multiplier 9-bit elements 0 / 70 ( 0 % ) Total PLLs 0 / 4 ( 0 % )

لذا طبق تصوير بالا خواهيم داشت:

%22.829+ = 100 − 100 \* 26821/21836 = ميزان هزينه سخت افزارى(درصد افزايش استفاده از المان هاى منطقى)

# عليرضا جابرى راد گزارش نهايى آزمايشگاه معمارى كامپيوتر 810196438

چون مقدار بدست آمده ی Performance per Cost مقداری بزرگتر است یک است، پس اضافه کردن cache به پردازنده ی مرحله ی قبل تصمیم خوبی است.

جهت مقايسه ي سه حالت استفاده از حافظه داخلي، استفاده از SRAM و استفاده از Cache+SRAM به جدول زير توجه فرماييد:

	internal memory	SRAM	Cache+SRAM
CPI	1.058	2.28	1.78
Total Logic Elements	1946	21836	26821

همانطور که مشاهده میشود هزینه ی سخت افزاری دو مورد آخر نسبت به استفاده از حافظه داخلی بسیار بیشتر و کارایی آن ها کمتر است. اما در مقایسه ی دو مورد آخر نسبت به یکدیگر، استفاده از cache با وجود آنکه سخت افزار بیشتری مصرف میکند، اما کارایی بهتری ارائه میدهد و میزان کارایی آن نسبت به هزینه سخت افزاری آن به گونه ای است که اضافه کردن آن تصمیم خوبی است.

#### بخش امتيازي Cache

به منظور افزایش کارایی این بخش، به جای آنکه در دو مرتبه داده ی 32 بیتی خوانده شود و در این فرآینده 12 کلاک سایکل مصرف کنیم، باس داده ی بین SRAM و Cache بیتی کنیم که این زمان نصف شود.

علاوه بر آن روش write through هنگامی که یک داده ی درون کش به دفعات زیاد تغییر میکند بسیار کارایی کش را کاهش میدهد. چون با هر بار تغییر لازم است مقدار درون SRAM هم تغییر کند که این کار انرژی زیادی مصرف میکند و حتی ممکن است سرعت اجرا را نیز(بسته به مدل طراحی کنترلر کش) کاهش دهد. اما روش write back فقط در هنگامی که میخواهیم داده ی جدیدی به جای یک داده قرار دهیم، مقدار موجود در آدرس متناظر با آن را در SRAM آپدیت میکند و در مثالی که به آن اشاره کردم، به جای آنکه چندین بار دسترسی به SRAM ایجاد کنیم و مقدار آنرا آپدیت کنیم، فقط یکبار اینکار را انجام دادیم و با این روش مشکلات مطرح شده حل میشود.

همچنین میتوان میزان حافظه ی cache را افزایش داد، به گونه ای که طول آن یا تعداد way آن را بیشتر کنیم و یا حتی تعداد word داده ای که در هر بلاک ذخیره می کنیم را افزایش دهیم. اما اینکار هزینه ی تولید سخت افزاری را به طرز چشم گیری زیاد میکند. چون تولید کش گران است.