

در این گزارش کار قصد داریم به بررسی جنبه های مختلف طراحی و پیاده سازی پردازنده ی ARM به طور عادی و با اضافه کردن Forwarding، SRAM و Cache و مقایسه ی نحوه ی عملکرد آن ها بپردازیم.


ARM

به منظور ارائه توضیحات پردازنده ARM، ابتدا به بررسی بخش های اصلی سازنده ی این پردازنده میپردازیم:

Instruction Fetch Stage (IF)

در این مرحله، یک شمارنده با نام PC (Program Counter) داریم که آدرس دستوری که باید از Instruction Memory واکشی شود را تولید میکند. در اجرای بدون پرش و اگر دستور کنترلی freeze صادر نشود، مقدار خروجی PC در هر clock cycle به میزان 4 واحد افزایش میابد. اگر دستور پرش داشته باشیم و شرط آن برقرار باشد، خروجی PC آدرس دستوری را به خود میگیرد که باید به آن پرش کنیم و اگر شرط پرش برقرار نباشد، مانند قبل، در هر کلاک 4 واحد افزایش میابد. با صدور دستور freeze، مقدار خروجی PC تغییر نمیکند.

در تصویر زیر، شمای RTL این بخش را مشاهده میکنید:



همانطور که میبینید، به آنکه instruction memory را فقط مقدار اولیه دادم و هیچ مکانیزم نوشتنی برای آن در کد قرار ندادم (که نیاز باشد با لبه ی کلاک در رجیستر بنویسد)، ابزار سنتز instruction memory را به صورت مالتیپلکسری پیاده سازی کرده است. من Instruction Memory را به صورت وایر تعریف کردم، اما اگر در کد به صورت reg هم تعریف کنید باز هم نتایجی مشابه با همین سنتز مشاهده خواهید کرد.

کد آن را نیز در زیر مشاهده میفرمایید:


```

endmodule

input clk,stg;
input clr,stg,freeze,branch_taken,
input [0:8] branchaddr,
output [0:9] PCInstruction;

wire[7:0] InstrIn [0:187];
wire[0:8] nextPC_MuxOut;
reg[31:0]PCReg=0;
always@(posedge clk, posedge rst)begin
if(rst)
    PCReg=0;
else if(freeze)
    PCReg=MUXOut;
end
assign PCnextPC=nextPC_MuxOut;
assign nextPC=PCReg;
assign MUXOutoutBranchTaken ? branchAddr : nextPC;
assign InstrIn(InstrPCReg+2),InstrPCReg+1],InstrPCReg-1],InstrPCReg-2],
assign {InstrIn[3], InstrIn[2], InstrIn[1], InstrIn[0]} = 32'b1110_00_0101_0000_000000000100; // MOV R0 = 20 R0 = 20
assign {InstrIn[7], InstrIn[6], InstrIn[5], InstrIn[4]} = 32'b1110_00_1101_0000_0001_000000000001; // MOV R1,#4096 R1 = 4096
assign {InstrIn[11], InstrIn[10], InstrIn[9], InstrIn[8]} = 32'b1110_00_1_0000_0100_000000000001; // MOV R2,#4096 R2 = 4096
assign {InstrIn[15], InstrIn[14], InstrIn[13], InstrIn[12]} = 32'b1110_00_01010_1_0001_000000000001; // ADC R2,R2,R2 R2 = 8192
assign {InstrIn[19], InstrIn[18], InstrIn[17], InstrIn[16]} = 32'b1110_00_0101_0000_0100_000000000001; //RDC R4, R0,R0 /R4 = 41
assign {InstrIn[23], InstrIn[22], InstrIn[21], InstrIn[20]} = 32'b1110_00_0010_0100_0100_000000000100; /SUS RS,#0,R4,LSL #2 /RS = 123
assign {InstrIn[27], InstrIn[26], InstrIn[25], InstrIn[24]} = 32'b1110_00_0110_0000_0110_000010000100; /SCB R6,R0,LSL #1/R6 = 18
assign {InstrIn[31], InstrIn[30], InstrIn[29], InstrIn[28]} = 32'b1110_00_01100_0100_0101_000010000100; /ADC R2,R2,R2 /R2 = 123
assign {InstrIn[35], InstrIn[34], InstrIn[33], InstrIn[32]} = 32'b1110_00_00000_0111_1000_000000000100; /MO R5,R7,R3 R5 = 2147483648
assign {InstrIn[39], InstrIn[38], InstrIn[37], InstrIn[36]} = 32'b1110_00_0111_0000_0100_000000000100; /MNR RS,#0,R5,/R5 = -11
assign {InstrIn[43], InstrIn[42], InstrIn[41], InstrIn[40]} = 32'b1110_00_0001_0100_0100_000000000101; /EOR R10,R4,R5 /R10 = 484
assign {InstrIn[47], InstrIn[46], InstrIn[45], InstrIn[44]} = 32'b1110_00_01010_0100_0101_000000000100; /CMP R0,R0
assign {InstrIn[51], InstrIn[50], InstrIn[49], InstrIn[48]} = 32'b0001_00_0100_0000_0100_000000000000; /ADONE R1,R1,/R1 = 8192
assign {InstrIn[55], InstrIn[54], InstrIn[53], InstrIn[52]} = 32'b1110_00_01000_1_0001_0000_000000000100; /TST R5,R5
assign {InstrIn[59], InstrIn[58], InstrIn[57], InstrIn[56]} = 32'b0000_00_0100_0100_0010_000000000000; /ADREQ R2,R2,R2 /R2 = 1073741824
assign {InstrIn[63], InstrIn[62], InstrIn[61], InstrIn[60]} = 32'b1110_00_0110_0000_0000_001000000000; /MOV R0,#254/R0 = 254
assign {InstrIn[67], InstrIn[66], InstrIn[65], InstrIn[64]} = 32'b1110_01_0100_0000_0000_000000000000; /STR R1,[R0],#0/[R12] = 8192
assign {InstrIn[71], InstrIn[70], InstrIn[69], InstrIn[68]} = 32'b1110_01_0100_0000_1011_000000000000; /RDC R11,[R0],#0/[R1] = 8192
assign {InstrIn[75], InstrIn[74], InstrIn[73], InstrIn[72]} = 32'b1110_01_0100_0000_0000_000000000000; /STR R2,[R0],#0/[R12] = 1073741824
assign {InstrIn[79], InstrIn[78], InstrIn[77], InstrIn[76]} = 32'b1110_01_0100_0000_0101_000000000000; /STR R3,[R0],#0/[R3 = 0
assign {InstrIn[83], InstrIn[82], InstrIn[81], InstrIn[80]} = 32'b1110_01_0100_0000_0100_000000011010; /STR R4,[R0],#1 /FHE[R10] = 41
assign {InstrIn[87], InstrIn[86], InstrIn[85], InstrIn[84]} = 32'b1110_01_0100_0000_0100_000000000000; /STR R5,[R0],#16/[R10] = 123
assign {InstrIn[91], InstrIn[90], InstrIn[89], InstrIn[88]} = 32'b1110_01_0100_0000_0110_000000000000; /STR R6,[R0],#2 /FHE[R10] = 18
assign {InstrIn[95], InstrIn[94], InstrIn[93], InstrIn[92]} = 32'b1110_01_0100_0000_0100_000000000000; /RDC R10,[R0],#4 /R10 = 1073741824
assign {InstrIn[99], InstrIn[98], InstrIn[97], InstrIn[96]} = 32'b1110_01_0100_0000_0110_000001100000; /STR R7,[R0],#24 /FHE[R10] = 123
assign {InstrIn[103], InstrIn[102], InstrIn[101], InstrIn[100]} = 32'b1110_01_1101_0000_0000_000000000100; /MOV R4,R4,/R4 = 0
assign {InstrIn[107], InstrIn[106], InstrIn[105], InstrIn[104]} = 32'b1110_00_1_0100_0010_000000000000; /MOV R2,R0/R2 = 4
assign {InstrIn[111], InstrIn[110], InstrIn[109], InstrIn[108]} = 32'b1110_01_101_0100_000000000000; /MOV R3,R0/R3 = 0
assign {InstrIn[115], InstrIn[114], InstrIn[113], InstrIn[112]} = 32'b1110_00_0100_0000_0100_000000000011; /RDC R0,R4,LSL #2
assign {InstrIn[119], InstrIn[118], InstrIn[117], InstrIn[116]} = 32'b1110_01_0100_0100_0100_000000000000; /RDC RS,[R4],#0
assign {InstrIn[123], InstrIn[122], InstrIn[121], InstrIn[120]} = 32'b1110_01_0100_0100_0100_000000000000; /RDC R6,[R4],#4
assign {InstrIn[127], InstrIn[126], InstrIn[125], InstrIn[124]} = 32'b1110_00_0100_0100_0101_000000000000; /STR R10,[R0],#0
assign {InstrIn[131], InstrIn[130], InstrIn[129], InstrIn[128]} = 32'b1100_01_0100_0100_0100_000000000000; /STRTG R6,[R0],#0
assign {InstrIn[135], InstrIn[134], InstrIn[133], InstrIn[132]} = 32'b1100_01_0100_0100_0100_000000000000; /STRTG RS,[R0],#4
assign {InstrIn[139], InstrIn[138], InstrIn[137], InstrIn[136]} = 32'b1110_00_0100_0011_0011_000000000000; /LD R3,R3,#1
assign {InstrIn[143], InstrIn[142], InstrIn[141], InstrIn[140]} = 32'b1110_00_0100_0100_0100_000000000000; /LD R4,R4,#1
assign {InstrIn[147], InstrIn[146], InstrIn[145], InstrIn[144]} = 32'b1001_10_0_0_1111111111111111111111 /WLT/R=0
assign {InstrIn[151], InstrIn[150], InstrIn[149], InstrIn[148]} = 32'b1110_00_0100_0010_0010_000000000000; /ADD R2,R2,R1
assign {InstrIn[155], InstrIn[154], InstrIn[153], InstrIn[152]} = 32'b1110_00_01010_0010_0010_000000000000; /CMP R2,R1
assign {InstrIn[159], InstrIn[158], InstrIn[157], InstrIn[156]} = 32'b1001_10_0_0_1111111111111111111111 /LD R10,[R0],#4 /R10 = 1073741824
assign {InstrIn[163], InstrIn[162], InstrIn[161], InstrIn[160]} = 32'b1110_01_0100_0001_0000_000000000000; /LD R10,[R0],#0/ R1 = 2147483648
assign {InstrIn[167], InstrIn[166], InstrIn[165], InstrIn[164]} = 32'b1110_01_0100_0000_0000_000000000000; /LD R2,[R0],#4/ R2 = 1073741824
assign {InstrIn[171], InstrIn[170], InstrIn[169], InstrIn[168]} = 32'b1110_01_0100_0000_0011_000000000000; /STR R3,[R0],#0/ R3 = 41
assign {InstrIn[175], InstrIn[174], InstrIn[173], InstrIn[172]} = 32'b1110_01_0100_0000_0000_000000000000; /LD R1,[R0],#24/ R4 = 8192
assign {InstrIn[179], InstrIn[178], InstrIn[177], InstrIn[176]} = 32'b1110_01_0100_0000_0001_000000000000; /STR R5,[R0],#0/ R5 = 123
assign {InstrIn[183], InstrIn[182], InstrIn[181], InstrIn[180]} = 32'b1110_01_0100_0000_0000_0000
```

به منظور اطمینان از نحوه ی عملکرد این بخش، تست بنچی طراحی شد که حرکت موج گونه ی خروجی PC در پایپ لاین مشاهده شود:




لذا عملکرد مرحله طراحی IF اطمینان حاصل شد و به ارائه ی توضیحات بخش بعدی میپردازیم.

Instruction Decode Stage (ID)

در این بخش، دستوری که از استیج IF واکشی شده، decode میشود و سیگنال های کنترلی لازم برای اجرای آن دستور صادر میشود و دستوراتی که لازم است به استیج های دیگر بروند، به طور مستقیم یا از طریق پایپ لاین منتقل میشوند. همچنین register file در این مرحله وجود دارد که قابلیت خواندن و نوشتن دارد/ بخش های اصلی این استیج عبارتند از:

1. **Control Unit**: این ماژول وظیفه ی تولید سیگنال های کنترلی پردازنده به منظور انجام عملکرد های محاسباتی، حافظه و انجام پرش را بر عهده دارد.
 2. **Register File**: این ماژول شامل تعدادی ثبات است که سریعترین حافظه هایی هستند که پردازنده با آن ها میتواند عملکرد های پردازشی داشته باشد. در طراحی پردازنده ی ARM بسیاری از بخش های حافظه را ایده آل در نظر گرفتیم و ممکن است با عنوان کردن عبارت "سریعترین حافظه های در دسترس پردازنده" به شک بیافتید. اما در پردازنده ی واقعی برای Register File این عبارت صادق است.
 3. **Condition Check**: این ماژول برقراری شرط در دستورات شرطی را بررسی میکند و در صورت برقرار نبودن شرط اجازه نمیدهد که سیگنال های کنترلی control unit به بخش های دیگر منتقل شود به جای آن سیگنال ها 0 را قرار میدهد.
- در تصویر زیر شمای RTL این بخش را مشاهده میفرمایید:



همچنین کد مربوط به این بخش را در زیر مشاهده میفرمایید:

```
module ID_Stage(input clk , rst,
               input [31:0] Instruction,
               input [31:0] Result_WB,
               input writeBackEn,
               input [3:0] Dest_wb,
               input [3:0] SR,
               input hazard,

               output no_src1,
               output WB_EN, MEM_R_EN, MEM_W_EN, B, S,
               output [3:0] EXE_CHD,
               output [31:0] Val_Rn, Val_Rm,
               output imm,
               output [11:0] Shift_operand,
               output [23:0] Signed_imm_24,
               output [3:0] Dest, src1, src2,
               output Two_src
               );

wire mux_sel;
wire cond_out, SS1, B1, MEM_R_EN1, MEM_W_EN1, WB_EN1;
wire [3:0] EXE_CHD1, src22;

RegisterFile R1 (
    .clk(clk), .rst(rst),
    .src1(Instruction[19:16]), .src2(src22), .Dest_wb(Dest_wb),
    .Result_WB(Result_WB),
    .WriteBackEn(writeBackEn),
    .reg1(Val_Rn), .reg2(Val_Rm)
);

controler C1 (.op_code(Instruction[24:21]), .mode(Instruction[27:26]), .S(SS1),
    .B(B1), .MEM_R_EN(MEM_R_EN1), .MEM_W_EN(MEM_W_EN1),
    .WB_EN(WB_EN1), .EXE_CHD(EXE_CHD1), .no_src1(no_src1));

Condition_Check C2(.cond(Instruction[31:28]), .clk(clk), .rst(rst),
    .SR(SR), .cond_out(cond_out));

assign mux_sel = ~(hazard) | (~cond_out);
assign S = (mux_sel)? SS1 : 1'b0;
assign B = (mux_sel)? B1 : 1'b0;
assign MEM_R_EN = (mux_sel)? MEM_R_EN1 : 1'b0;
assign MEM_W_EN = (mux_sel)? MEM_W_EN1 : 1'b0;
assign WB_EN = (mux_sel)? WB_EN1 : 1'b0;
assign EXE_CHD = (mux_sel)? EXE_CHD1 : 4'b0;
assign src22 = (MEM_W_EN)? Instruction[15:12] : Instruction[3:0];

assign imm = Instruction[25];
assign Shift_operand = Instruction[11:0];
assign Signed_imm_24 = Instruction[23:0];
assign Dest = Instruction[15:12];
assign src1 = Instruction[19:16];
assign src2 = src22;


assign Two_src = ((MEM_W_EN) | (~Instruction[25]));

endmodule
```

به منظور مشاهده جزئیات بیشتر میتوانید به کدهای ارسال شده مراجعه کرده و هریک از ماژول های اینستنس گرفته شده را مشاهده فرمایید.

Hazard Detection Unit

در این ماژول مخاطره ی وابستگی داده ای حل میشود و هنگامی که به طور مثال یک دستور میخواهد در یک رجیستر بنویسد، در حالی که دستور بعدی میخواهد از همان رجیستر بخواند در حالی که در آن رجیستر مقدار جدید ذخیره نشده، مرحله ی واکنشی دستور و رجیستر میانی آن را متوقف میکند تا دستورات جلو نروند تا وقتی که مقدار درست در رجیستر مذکور ذخیره شود. تصویر RTL آن را در شکل زیر مشاهده میکنید:



```
module Hazard_Detection_Unit (
    src1,
    src2,
    EXE_Dest,
    MEM_Dest,
    Two_src,
    EXE_WB_EN,
    MEM_WB_EN,
    no_src1,
    Hazard
);


input [3:0] src1;
input [3:0] src2;
input [3:0] EXE_Dest;
input [3:0] MEM_Dest;
input Two_src;
input EXE_WB_EN;
input MEM_WB_EN;
input no_src1;

output reg Hazard;

always @(*)
begin
    Hazard = 1'b0;
    if ((src1 == EXE_Dest) && (EXE_WB_EN == 1'b1) && ~no_src1)
        Hazard = 1'b1;
    else if ((src1 == MEM_Dest) && (MEM_WB_EN == 1'b1) && ~no_src1)
        Hazard = 1'b1;
    else if ((src2 == EXE_Dest) && (EXE_WB_EN == 1'b1) && (Two_src == 1'b1))
        Hazard = 1'b1;
    else if ((src2 == MEM_Dest) && (MEM_WB_EN == 1'b1) && (Two_src == 1'b1))
        Hazard = 1'b1;
    else
        Hazard = 1'b0;
    end
endmodule
```

Execute Stage (EXE)

این استیج مسئولیت انجام محاسبات را بر عهده دارد و برحسب سیگنال هایی که از مرحله ID به این مرحله انتقال میابند، عملیات ALU و مقدار ورودی دوم ALU توسط Val2 Generator تعیین میشود. همچنین آدرسی که در هنگام انجام دستور پرش لازم است به Program Counter داده شود در این استیج تولید میشود. تصویر RTL این استیج را در زیر مشاهده میفرمایید:



کد این بخش را در تصویر زیر میتوانید مشاهده کنید:

```
module EXE_Stage(
    input clk,
    input[3:0] EXE_CMD,
    input MEM_R_EN, MEM_W_EN,
    input[31:0] PC,
    input[31:0] Val_Rn, Val_Rm,
    input imm,
    input[11:0] Shift_operand,
    input[23:0] Signed_imm_24,
    input[3:0] SR,

    output[31:0] ALU_result, Branch_Address,
    output[3:0] status
);

wire[31:0] Val2;

ALU alu(
    .EXE_CMD(EXE_CMD),
    .Val1(Val_Rn),
    .Val2(Val2),
    .SR(SR),
    .status(status),
    .ALU_result(ALU_result)
);

Val2_Generator val2gen(
    .Val_Rm(Val_Rm),
    .Shift_operand(Shift_operand),
    .imm(imm),
    .mem_acc(MEM_R_EN|MEM_W_EN),

    .Val2(Val2)
);

assign Branch_Address= {{ 8{Signed_imm_24[23]}}, Signed_imm_24 }<<2 + PC;


endmodule
```

به منظور مشاهده جزئیات بیشتر میتوانید به کدهای ارسال شده مراجعه کرده و هریک از ماژول های اینستنس گرفته شده را مشاهده فرمایید.

Memory Stage (MEM)

در این استیج نوشتن در مموری فایل و خواندن از آن انجام میشود، آدرس خواندن و نوشتن در مموری توسط ALU تولید میشود و به این استیج می آید و مقداری که هنگام نوشتن نیاز است، به عنوان Rm از استیج ID به این استیج توسط پایپ لاین منتقل میشود.

تصویر RTL آن را در زیر مشاهده میکنید:



کد این بخش را در زیر مشاهده میفرمایید:

```
module MEM_Stage(
    clk,
    rst,
    Val_Rm,
    ALU_Res,
    MEM_W_EN,
    MEM_R_EN,
    MEM_result
);
    input clk;
    input rst;
    input[31:0] Val_Rm;
    input[31:0] ALU_Res;
    input MEM_W_EN;
    input MEM_R_EN;

    output[31:0] MEM_result;

    reg[31:0] memory[0:63];
    wire[31:0] address;

    assign address= (ALU_Res-32'd1024) >> 2;


    assign MEM_result = MEM_R_EN ? memory[address] : 32'b0;

    always@(posedge clk)begin//write
        if(MEM_W_EN)
            memory[address] = Val_Rm;
        end
    endmodule
```

علت اینکه در RTL پس از مموری یک مالتیپلکسر گذاشته است اینست که من در کد نوشته ام که در صورتی که MEM_R_EN صفر باشد، صفر را در خروجی قرار دهد.

Write Back Stage (WB)

این استیج صرفاً یک مالتیپلکسر است که مقدار رجیستری که باید بازنویسی شود را بر حسب اینکه دستور خواندن از مموری آمده است یا خیر، تعیین میکند. تصویر RTL آنرا در زیر میتوانید مشاهده کنید:




همچنین کد متناظر با آن را در تصویر زیر مشاهده میفرمایید:

```
module WB_Stage(
    input[31:0] ALU_result, MEM_result,
    input MEM_R_en,
    output[31:0] out
);
    assign out= MEM_R_en ? MEM_result : ALU_result;
endmodule
```

بررسی پردازنده ی ساخته شده توسط استیج های معرفی شده

ابتدا RTL این مدار را مشاهده بفرمایید:



تنها تفاوتی که این RTL نسبت به RTL Design ای که در حین طراحی در نظر گرفتیم و در گزارش کار قرار داده شده، اینست که چینش ماژول ها یکسان نیست اما نکته ی مهم اینست که وایرینگ آنها یکسان است. همچنین بنده عمداً `wb_en` ای را که از رجیستر میانی بخش مموری می آمد را به عنوان خروجی تعریف کردم تا یک سیگنال خروجی وابسته به لبه ی کلاک داشته باشیم و ابزار سنتز `logic element` ها را در گزارش خود لحاظ کند.

این مدار را با استفاده از یک تست بنچ و دستوراتی که در گزارش کار قید شده بود تست کردم که کد تست بنچ به همراه نتایج تست را در تصاویر زیر مشاهده میفرمایید:


```
module Lab1_TB;

reg clk,rst;
Top_Module CUT(
    .clk(clk),
    .rst(rst)
);

always#5 clk=~clk;

initial begin
    clk=0;
    rst=1;
    #10
    rst=0;|
    #4000
    $stop;
end
endmodule
```


گزارش نهایی آزمایشگاه معماری کامپیوتر



همچنین در گزارش زیر میزان استفاده از سخت افزار را میتوانید مشاهده بفرمایید:

Flow Summary	
Flow Status	Successful - Fri Dec 17 02:44:38 2021
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Top_Module
Top-level Entity Name	Top_Module
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	1,918 / 33,216 (6 %)
Total combinational functions	1,584 / 33,216 (5 %)
Dedicated logic registers	866 / 33,216 (3 %)
Total registers	866
Total pins	3 / 475 (< 1 %)
Total virtual pins	0
Total memory bits	2,528 / 483,840 (< 1 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0 / 4 (0 %)

همانطور که در تصاویر تست بنچ بالا میبینید، دوره تناوب کلاک 10ps بوده و تعداد کلاکی که به منظور اجرای این برنامه زده شده تا وقتی که PC برای اولین بار به 1-JMP میرسد برابر است با:

$$(2785 - 10)/10 = 278.5$$

حال با اضافه کردن کد زیر تعداد Instruction ای که در این کد اجرا شده برابر 180 بدست آمد، یعنی مداری که در تست بنچ در زمان 2785ps به آن رسیده است (که چون عملکرد branch در دستورات داریم این مقدار تقریبی است):

```
reg[7:0] instruction_cnt=0;


always@(CUT_IF_Reg_PC)
    instruction_cnt=instruction_cnt+1;
```

لذا CPI در این مرحله برابر خواهد بود با:

$$CPI = 278.5/180 = 1.547$$

بخش امتیازی ARM

با در نظر گرفتن MOV و MOVN به عنوان دستوراتی که وابستگی داده ای لازم نیست برای سورس اول آنها چک شود (چون در instruction آن ها سورس 1 صفر است در حالی که این دستور اصلا کاری با سورس 1 ندارد) عملکرد پردازنده در اجرای این کد به اندازه ی 2 کلاک سایکل بهبود یافت که نتیجه ی شبیه سازی را در تصویر زیر مشاهده میفرمایید:



لذا با بهبود اعمال شده CPI در این حالت برابر خواهد بود با:

$$CPI = 276.5/180 = 1.536$$

Forwarding

با اضافه شدن این ماژول توقف پردازنده در هنگام ایجاد وابستگی داده ای کاهش یافت و با مدیریت Forwarding Unit یکسری وایرها بین داده هایی که در استیج های جلوتر بودند به استیج های عقب تر انتقال داده شدند و در صورت لزوم با لحاظ کردن اولویت به آخرین تغییر (یعنی نزدیک ترین استیج، با استفاده از ایجاد سلسله مراتب با استفاده از if و else که در کد میتوانید مشاهده کنید) داده ها Forward میشدند. در تصویر زیر کد مربوط به Forwarding Unit را مشاهده میفرمایید:

```
module Forwarding_Unit(
    src1,
    src2,
    WB_WB_EN,
    MEM_WB_EN,
    MEM_Dest,
    WB_Dest,
    Sel_src1,
    Sel_src2
);

input[3:0] src1,src2,MEM_Dest,WB_Dest;
input WB_WB_EN,MEM_WB_EN;


output reg[1:0] Sel_src1, Sel_src2;

always@(*)begin
    if(src1 == MEM_Dest && MEM_WB_EN)
        Sel_src1=2'd1;
    else if(src1 == WB_Dest && WB_WB_EN)
        Sel_src1=2'd2;
    else
        Sel_src1=2'd0;
end


always@(*)begin
    if(src2 == MEM_Dest && MEM_WB_EN)
        Sel_src2=2'd1;
    else if(src2 == WB_Dest && WB_WB_EN)
        Sel_src2=2'd2;
    else
        Sel_src2=2'd0;
end

endmodule
```

با اضافه کردن این ماژول و انجام یکسری تغییرات در کلیت مدار به منظور سازگاری با قابلیت جدید اضافه شده، RTL مدار به صورت زیر بدست آمد:



به منظور اطمینان از نحوه عملکرد پردازنده، از تست بنچی که در بخش گذشته از آن استفاده کردیم، در این بخش نیز استفاده کردیم و نتایج مطابق تصویر زیر بدست آمد و همانطور که میبینید عملکرد مدار صحیح است:



طبق اندازه گیری انجام شده، در 1915ps خروجی PC به دستور JMP-1 میرسد. لذا در این حالت خواهیم داشت:

$$\text{clock cycles} = (1915 - 10) / 10 = 190.5$$

$$\Rightarrow \text{CPI} = 190.5/180 = 1.058$$

$$= 45.18\% = 100 - 100 * (1.058 / 1.536)$$

در ادامه با مشاهده نتایج سنتز، به بررسی هزینه ی سخت افزاری اضافه کردن بخش فورواردینگ میپردازیم:

Flow Summary	
Flow Status	Successful - Fri Dec 17 02:35:43 2021
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Top_Module
Top-level Entity Name	Top_Module
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	1,946 / 33,216 (6 %)
Total combinational functions	1,702 / 33,216 (5 %)
Dedicated logic registers	771 / 33,216 (2 %)
Total registers	771
Total pins	3 / 475 (< 1 %)
Total virtual pins	0
Total memory bits	2,528 / 483,840 (< 1 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0 / 4 (0 %)

در پردازنده ای که در بخش قبل طراحی کردیم، تعداد کل المان های منطقی برابر بود با 1918 در حالی که با اضافه کردن فورواردینگ، این تعداد به 1946 افزایش یافت. لذا:

$$1.46\% = 100 - 100 * \frac{1946}{1918} = \text{میزان هزینه سخت افزاری (درصد افزایش استفاده از المان های منطقی)}$$

$$\Rightarrow \text{Performance per Cost} = 45.18 / 1.46 = 30.945$$

(البته در این روش محاسبه کارایی به هزینه، نسبت به اینکه باید میزان افزایش را به عنوان مبنا در نظر بگیریم یا کارایی نسبی به حالت گذشته، مطمئن نبودم و میزان افزایش را به عنوان مبنای محاسبه کارایی به هزینه لحاظ کردم)

به علت آنکه این عدد به طور قابل توجهی بزرگتر است 1 است، اضافه کردن Forwarding Unit بسیار تصمیم درست و مفیدی است.

بخش امتیازی Forwarding

به منظور افزایش کارایی مدار، پیشنهادی که دارم اینست که به جای آنکه عملکرد مقایسه در EXE انجام شود، یک مقایسه کننده در استیج ID قرار دهیم. در این صورت به هنگام اجرای دستور پرش، به ازای اشتباه بودن شرط پرش، نیازی نیست دستورات را از پایپ لاین (با flush کردن رجیستر های میانی IF و ID) حذف کنیم. زیرا نتیجه ی مقایسه در همان لحظه ای که دستور کدگشایی میشود تعیین میگردد و برقرار بودن یا نبودن شرط پرش بررسی میشود و لذا در سیکل بعدی، دستور صحیح وارد پایپ لاین میشود و نیازی به flush کردن نیست.

SRAM

بخش های قبلی به صورت عادی پیاده سازی کردیم، به طوری که به صورت combinational میتوانستیم از آن بخوانیم و در یک کلاک میتوانستیم در آن بنویسیم. اما در این بخش به منظور آشنایی با حافظه ی SRAM، این دو عملیات را در 6 کلاک سایکل انجام میدهم و در طول انجام عملیات خواندن و نوشتن در SRAM با صدور سیگنال freeze از پیشروی دستورات در طول پایپ لاین جلوگیری کردیم. پیاده سازی SRAM به پیاده سازی دو ماژول SRAM و کنترلر آن تقسیم شده است که کد هریک را در دو تصویر زیر مشاهده میفرمایید:

```
timescale 1ns/1ns
module SRAM(
    CLK,
    RST,
    SRAM_WE_N,
    SRAM_ADDR,
    SRAM_DQ
);

input CLK,RST,SRAM_WE_N;
input[16:0] SRAM_ADDR;

inout[31:0] SRAM_DQ;

reg[31:0] memory[0:511];

assign #30 SRAM_DQ = SRAM_WE_N ? memory[SRAM_ADDR] : 32'bz;

always@(posedge CLK)begin
    if(~SRAM_WE_N)
        memory[SRAM_ADDR] = SRAM_DQ;
    end

endmodule
```

بخش اصلی کد کنترلر آن را در زیر مشاهده میکنید:

```
reg[2:0] clk_counter;
initial clk_counter=3'b0;
reg cnt_en, cnt_rst;
initial begin cnt_en=1'b0; cnt_rst=1'b0; end

reg ps,ns;

localparam idle = 0, w_r_wait = 1;
assign SRAM_UB_N=1'b1;
assign SRAM_LB_N=1'b1;
assign SRAM_CE_N=1'b1;
assign SRAM_OE_N=1'b1;
assign SRAM_WE_N = ~write_en;
assign SRAM_DQ = (write_en) ? writeData : 32'bz;
assign readData = (read_en) ? SRAM_DQ : 32'bz;
assign SRAM_ADDR = ((address-32'd1024) >> 2);

always@(*)begin
    ready=1'b1;
    if(ns==w_r_wait)
        ready=1'b0;
    end


always@(posedge clk, posedge rst) begin
    if(rst)
        ps<=1'b0;
    else
        ps<=ns;
    end

always@(*)begin
    case(ps)
        idle: ns=(read_en | write_en) ? w_r_wait : idle;
        w_r_wait: ns=(clk_counter<3'd4) ? w_r_wait : idle;
    endcase
end


always@(ps)begin
    cnt_en=1'b0; cnt_rst=1'b0;
    case (ps)
        idle: cnt_rst=1'b1;
        w_r_wait: cnt_en=1'b1;
        default:begin cnt_en=1'b0; cnt_rst=1'b0; end
    endcase
end

always@(posedge clk, posedge cnt_rst, posedge rst)begin
    if(rst)
        clk_counter<=3'b0;
    else if(cnt_rst)
        clk_counter<=3'b0;
    else
        clk_counter<=clk_counter+3'd1;
    end
endmodule
```

استیت ماشینی که در این کد استفاده شده مطابق تصویر زیر است که کنترل میکند عملیات SRAM در 6 کلاک سایکل انجام شود:



همچنین در تصویر زیر نتیجه ی اضافه کردن این دو ماژول به پردازنده ی مرحله قبل را مشاهده میفرمایید:



در ادامه با استفاده از تستی که در زیر مشاهده میکنید، عملکرد مدار را ارزیابی میکنیم:

```


`timescale 1ns/1ns
module Lab1_TB;

    reg clk,rst,SRAM_clk;
    Top_Module CUT(
        .SRAM_clk(SRAM_clk),
        .clk(clk),
        .rst(rst)
    );

    always#20 SRAM_clk=~SRAM_clk;
    always#10 clk=~clk;

    initial begin
        SRAM_clk=0;
        clk=0;
        rst=1;
        #20
        rst=0;
        #200
        // rst=1;
        // #10
        // rst=0;
        #1200
        $stop;
    end
endmodule
  
```

در تصویر زیر نتیجه ی تست بنچ این بخش را مشاهده میفرمایید:



مطابق روش های گذشته تعداد کلاک اجرای برنامه و CPI را محاسبه میکنیم:

$$\text{clock cycles} = (8230 - 20) / 20 = 410.5$$

$$\Rightarrow \text{CPI} = 410.5 / 180 = 2.28$$

به وضوح کارایی این بخش نسبت به بخش قبل بسیار کاهش یافته است:

$$\Rightarrow -53.596\% = 100 - (1.058 / 2.28) * 100 = \text{میزان تغییر کارایی نسبت به پردازنده آرم با فورورادینگ}$$

همانطور که محاسبات بالا نشان میدهد، کارایی این پردازنده نسبت به حالتی که از حافظه داخلی استفاده میکردیم، بیشتر از 50 درصد کاهش داشته است!

در ادامه تصویر نتایج سنتر را مشاهده میکنید:

Flow Summary	
Flow Status	Successful - Fri Dec 17 16:41:26 2021
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Top_Module
Top-level Entity Name	Top_Module
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	21,836 / 33,216 (66 %)
Total combinational functions	13,244 / 33,216 (40 %)
Dedicated logic registers	17,191 / 33,216 (52 %)
Total registers	17191
Total pins	4 / 475 (< 1 %)
Total virtual pins	0
Total memory bits	480 / 483,840 (< 1 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0 / 4 (0 %)

همانطور که میبینید، استفاده از منابع سخت افزاری در این بخش نسبت به بخش گذشته افزایش بسیار زیادی داشته است:


$$+1022.097\% = 100 - 100 * 21836/1946 \text{ (درصد افزایش استفاده از المان های منطقی)}$$

همانطور که میبینید علاوه بر کاهش کارایی پردازنده، میزان استفاده از منابع سخت افزاری هم بسیار افزایش پیدا کرده است.

بخش امتیازی SRAM

به منظور افزایش کارایی پردازنده ای که تا اینجا ساختیم، میتوان از رویکرد In memory computing بهره برد. In memory computing روش های مختلفی دارد، اما روشی که در این مورد مد نظر بنده است اینست که دستوراتی که نیاز است اطلاعات آن از مموری گرفته شود و پس از انتقال داده ی آن به رجیسترها محاسبات ریاضیاتی پایه روی آن انجام شود (یعنی به جای آنکه دو دستور را اجرا کنیم تا مثلا مقدار یک آدرس مموری را به علاوه ی مقدار یک رجیستر کنیم و در مموری ذخیره کنیم)، یک ALU ساده در کنار SRAM داشته باشیم که روندی که توضیح داده شده را به عنوان یک دستور واحد در زمانی کمتر اجرا کند. بدین منظور علاوه بر اضافه کردن دستور جدید به دستورات پردازنده، لازم است در کنترلر SRAM هم تغییراتی ایجاد شود.

در تصویر زیر RTL مربوط به این بخش را مشاهده میفرمایید:



به منظور اضافه کردن cache به پردازنده، دو ماژول cache و کنترلر آن به پردازنده اضافه شدند که بخش اصلی کدهای آن ها را در تصاویر زیر مشاهده میکنید:

```
input clk,rst;
input[18:0] address;
input[31:0] wdata;
input cache_w_en;
input invalidate;
input change_LRU;

output hit_or_miss;
output[31:0] rdata;

reg[31:0] datablk[0:63][0:3];
reg[0:0] tag [0:63][0:1];
reg valid [0:63][0:1];
reg LRU [0:63];

wire hit_or_miss0, hit_or_miss1;
wire[9:0] tag_in;
wire[5:0] index;
wire LSB_or_MSB;

assign tag_in=address[18:9];
assign index=address[8:3];
assign LSB_or_MSB=address[2];

assign hit_or_miss0=((tag[index][0] == tag_in) && valid[index][0]);
assign hit_or_miss1=((tag[index][1] == tag_in) && valid[index][1]);
assign hit_or_miss=(hit_or_miss0 | hit_or_miss1);

assign rdata=datablk[index][{hit_or_miss1,LSB_or_MSB}];

always@(posedge clk)begin
  if(invalidate)
    valid[index][hit_or_miss1]<=1'b0;
  else if(cache_w_en)begin
    valid[index][LRU[index]]<=1'b1;
    datablk[index][{LRU[index],LSB_or_MSB}]<=wdata;
    if(change_LRU)
      LRU[index]<=LRU[index];
  end
end

integer i;
initial begin
  for(i=0;i<64;i=i+1)begin
    valid[i][0]<=1'b0;
    valid[i][1]<=1'b0;
    tag[i][0]<=10'b0;
    tag[i][1]<=10'b0;
    LRU[i]<=1'b0;
  end
end
```

```

input clk;
input rst;

//memory stage unit
input[31:0] address;
input[31:0] wdata;
input MEM_R_EN;
input MEM_W_EN;

output[31:0] rdata;
output ready;

//SRAM controller
input[31:0] sram_rdata;
input sram_ready;

output[31:0] sram_address;
output[31:0] sram_wdata;
output sram_w_en;
output reg sram_r_en;

//Cache
input hit;
input[31:0] cache_rdata;

output reg cache_w_en;
output[31:0] cache_wdata;
output[31:0] cache_address;
output reg change_LRU;
output reg invalidate;

reg[2:0] ps,ns;
localparam idle=0, state1=1, state2=2, state3=3, state4=4;
reg other_address;

assign ready= (hit & sram_ready) && ~(ps==state1 | ps==state2 | ps==state3);
assign rdata= (hit) ? cache_rdata : sram_rdata;
assign sram_address=address*((20'b0,other_address,2'b00));


assign sram_w_en = MEM_W_EN;
assign sram_wdata = (MEM_W_EN) ? wdata : 32'b0;
assign cache_wdata=sram_rdata;
assign cache_address=(address-32'd1024)*((20'b0,other_address,2'b00));

always@(posedge clk, posedge rst)begin
    if(rst)
        ps<=idle;
    else
        ps<=ns;
    end

always@(*)begin
    case(ps)
        idle: ns = (MEM_R_EN & ~hit) ? state1 : (MEM_W_EN) ? state4 : idle;
        state1: ns = sram_ready ? state2 : state1;
        state2: ns=state3;
        state3: ns=sram_ready ? idle : state3;
        state4: ns=(sram_ready) ? idle : state4;
        default: ns=idle;
    endcase
end

always@(ns)begin
    sram_r_en=1'b0; other_address=1'b0; cache_w_en=1'b0; invalidate=1'b0; change_LRU=1'b0;
    case((ps,ns))
        {3'd0,3'd1}: begin sram_r_en=1'b1; other_address=1'b1; end
        {3'd1,3'd2}: begin cache_w_en=1'b1; end
        {3'd2,3'd3}: begin sram_r_en=1'b1; change_LRU=1'b1; end
        {3'd3,3'd0}: begin cache_w_en=1'b1; end
        {3'd0,3'd4}: invalidate=1'b1;
    endcase
end
    
```

کنترلر بالا بر مبنای استیت ماشین زیر طراحی شده است که عملکرد خواندن و نوشتن cache و SRAM در آن کنترل میشود:



متاسفانه تستی که از طراحی انجام شده گرفتم، پاسخ درستی نداد و علت آنکه پاسخ درستی نداد و نتوانستم مشکل آنرا با وجود تلاش فراوان حل کنم، این بود که در صورت miss شدن داده، داده ی اول به درستی از SRAM به cache منتقل میشد، اما داده ی دوم در زمان نامناسبی به cache میرسید و 32 بیت دوم، در برخی موارد X بودند و در برخی موارد Z بودند و در برخی موارد اعداد نادرستی بودند، همچنین در خروجی هم در صورت miss شدن عدد درستی قرار نمیگرفت. چون این استیت ماشین به گونه ای طراحی شده که 32 بیتی که miss شده به عنوان داده ی دوم در cache ذخیره شود و در پایان عملیات نوشتن در cache، آن داده توسط cache به خروجی منتقل شود در حالی که همانطور که توضیح داده شد، داده ی دوم داده ی غلطی بوده و منجر به اختلال در عملکرد پردازنده میشد.

اما با توجه به کدی که نوشته شده (بخش اصلی دو حلقه ی تودرتو است) اضافه کردن این بخش بین 60 تا 120 کلاک سایکل از تعداد کلاک سایکل مورد نیاز برای اجرای برنامه میکاهد. لذا فرض کنید 90 کلاک سایکل از تعداد کلاک سایکل های اجرای برنامه نسبت به بخش قبل کم شود. در اینصورت خواهیم داشت:

$$CPI = 320.5/180 = 1.78$$

$$= 28.09\% = 100 - 100 * 1.78 / 2.28 = \text{میزان افزایش کارایی در مقایسه با بخش قبل (بدون کش)} \Rightarrow$$

به منظور محاسبه میزان افزایش استفاده از منابع سخت افزاری به تصویر زیر که گزارش سنتز آن است توجه فرمایید:

Flow Summary	
Flow Status	Successful - Fri Jan 14 23:21:41 2022
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Top_Module
Top-level Entity Name	Top_Module
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	26,821 / 33,216 (81 %)
Total combinational functions	16,292 / 33,216 (49 %)
Dedicated logic registers	21,007 / 33,216 (63 %)
Total registers	21007
Total pins	4 / 475 (< 1 %)
Total virtual pins	0
Total memory bits	480 / 483,840 (< 1 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0 / 4 (0 %)

لذا طبق تصویر بالا خواهیم داشت:

$$= +22.829\% = 100 - 100 * 26821/21836 = \text{میزان هزینه سخت افزاری (درصد افزایش استفاده از المان های منطقی)}$$

$$\Rightarrow \text{Performance per Cost} = 28.09/22.829 = 1.23$$

چون مقدار بدست آمده ی Performance per Cost مقداری بزرگتر است یک است، پس اضافه کردن cache به پردازنده ی مرحله ی قبل تصمیم خوبی است.

جهت مقایسه ی سه حالت استفاده از حافظه داخلی، استفاده از SRAM و استفاده از Cache+SRAM به جدول زیر توجه فرمایید:

	internal memory	SRAM	Cache+SRAM
CPI	1.058	2.28	1.78
Total Logic Elements	1946	21836	26821

همانطور که مشاهده میشود هزینه ی سخت افزاری دو مورد آخر نسبت به استفاده از حافظه داخلی بسیار بیشتر و کارایی آن ها کمتر است. اما در مقایسه ی دو مورد آخر نسبت به یکدیگر، استفاده از cache با وجود آنکه سخت افزار بیشتری مصرف میکند، اما کارایی بهتری ارائه میدهد و میزان کارایی آن نسبت به هزینه سخت افزاری آن به گونه ای است که اضافه کردن آن تصمیم خوبی است.

بخش امتیازی Cache

به منظور افزایش کارایی این بخش، به جای آنکه در دو مرتبه داده ی 32 بیتی خوانده شود و در این فرآینده 12 کلاک سایکل مصرف کنیم، باس داده ی بین SRAM و Cache را 64 بیتی کنیم که این زمان نصف شود.

علاوه بر آن روش write through هنگامی که یک داده ی درون کش به دفعات زیاد تغییر میکند بسیار کارایی کش را کاهش میدهد. چون با هر بار تغییر لازم است مقدار درون SRAM هم تغییر کند که این کار انرژی زیادی مصرف میکند و حتی ممکن است سرعت اجرا را نیز (بسته به مدل طراحی کنترلر کش) کاهش دهد. اما روش write back فقط در هنگامی که میخواهیم داده ی جدیدی به جای یک داده قرار دهیم، مقدار موجود در آدرس متناظر با آن را در SRAM آپدیت میکند و در مثالی که به آن اشاره کردم، به جای آنکه چندین بار دسترسی به SRAM ایجاد کنیم و مقدار آنرا آپدیت کنیم، فقط یکبار اینکار را انجام دادیم و با این روش مشکلات مطرح شده حل میشود. همچنین میتوان میزان حافظه ی cache را افزایش داد، به گونه ای که طول آن یا تعداد way آن را بیشتر کنیم و یا حتی تعداد word داده ای که در هر بلاک ذخیره می کنیم را افزایش دهیم. اما اینکار هزینه ی تولید سخت افزاری را به طرز چشم گیری زیاد میکند. چون تولید کش گران است.