به نام خدا



دانشگاه تهران پردیس دانشکدههای فنی دانشکده برق و کامپیوتر



مدارهای مبتنی بر FPGA

آزمایش شماره ۴

علیرضا جابری راد


زمستان ۱۴۰۰

فهرست

شماره صفحه	عنوان
٣	چکیده
۴	طراحی سیستم به صورت نرم افزاری
8	طراحی شتاب دهنده سخت افزاری
١٨	بخش امتيازى
۲٠	نتیجه گیری

چکیده

در این آزمایش قصد داریم یک Audio Player با قابلیت ضبط و پخش صدا طراحی کنیم. در این Audio Player پس از ضبط صدا، میانگین دامنه صوت ضبط شده در بازه های مختلف محاسبه شده و با استفاده از یکسری مستطیل مشخص میشوند. در تصویر زیر بار های زرد رنگ نشان دهنده ی دامنهی صوت ضبط شده در ۲۵ بازه ی مختلف است:



همچنین حین پخش صدا، هر بازه ای که در حال پخش است، با استفاده از یک مستطیل در زیر نمودار دامنه صوت، نمایش داده میشود. در تصویر زیر مربع های آبی رنگ در حین پخش صوت نمایش داده میشوند:



در این آزمایش پیاده سازی محاسبه گر دامنه صوت، در دو بخش سخت افزاری و نرم افزاری انجام شده که در ادامه نحوه ی پیاده سازی و عملکرد آنها را با هم مقایسه میکنیم.

طراحی سیستم به صورت نرم افزاری

در این بخش، برای اینترفیس ضبط و پخش صدا از همان کد آزمایش قبلی استفاده کردیم. در آزمایش های قبلی پس از ضبط صدا make_echo_flag یک شده و محاسبات مربوط به تولید صدای اکو شده شروع میشد. در این آزمایش هم از همان فلگ استفاده کردیم و با یک شده آن، محاسبات مربوط به متوسط دامنه صوت ضبط شده موت ضبط شده شروع میشود. تابع calc_avg جهت محاسبهی متوسط دامنه صوت ضبط شده مورد استفاده قرار میگیرد. تصویر زیر بدنه ی این کد را نشان میدهد:

```
void calc_avg() {
    int i,j;
    int size=BUF_SIZE/N;
    unsigned int temp;
    for(i=0;i<N;i++) {
        avg[i]=0;
        for(j=0;j<size;j++) {
            temp= ((1_buf[i*size+j] & 0x80000000) == 0x80000000) ? ((1_buf[i*size+j] ^ 0xfffffff)+1) : 1_buf[i*size+j];
            avg[i]=avg[i]+(unsigned long long) temp;
        }
    }
    return;
}</pre>
```

جهت کوتاه تر شدن زمان انجام محاسبات و چون میکروفونی که در آزمایشگاه داریم mono است(و صوت ذخیره شده در هر دو بافر یکسان است)، فقط یک بافر را ملاک محاسبات قرار دادیم. مقدار متوسط دامنه هر portion در بخش نرم افزاری، در آرایه ی ۶۴ بیتی avg ذخیره میشود (البته در این تابع تنها مجموع خانه های آرایه محاسبه میشود). صوتی که توسط میکروفون به بورد انتقال میابد و در بافر ذخیره میشود، به صورت signed ذخیره میشود (با وجود آنکه در کد C به صورت unsigned تعریف شده) و برای آنکه hosolute نخیره میشود (با وجود آنکه در کد کتاب به صورت two's complement ترای بافر مورد استفاده قرار گرفته است.

سپس جهت نمایش مستطیل های نمایش دهندهی متوسط دامنه تابع plot_audio را طراحی و پیاده سازی کردیم که کد آنرا در تصویر زیر مشاهده میفرمایید:

```
void plot_audio(alt_up_pixel_buffer_dma_dev* pixel_buffer_dev){
    short color;
    int i;
    unsigned int size=BUF_SIZE/N;
    int scale=0;
    unsigned long long int max_avg=0;

    for(i=0;i<N;i++) {//SUM -> AVG
        hw_avg[i]=hw_avg[i]/size;
    }

    for(i=0;i<N;i++) {
        avg[i]=avg[i]/size;
        printf("Sofware Calculation Result: %llu\nHardware Calculation Result: %llu\n",avg[i],hw_avg[i]);
    }

    for(i=0;i<N;i++) {
        if(max_avg<hw_avg[i])
            max_avg=hw_avg[i];
    }

    scale = max_avg/100;
    color = 0xff00;
    for(i = 0; i < N; i++) {
        alt_up_pixel_buffer_dma_draw_box (pixel_buffer_dev, i * col_size + 2, 225, ((i+1) * col_size)-3 ,(225 - (hw_avg[i] / scale)), color, 0);
        return;
}</pre>
```

در این بخش ابتدا میانگین هر یک از مجموع های حساب شده در تابع calc_avg و تابع شتابگر سخت افزاری محاسبه میشود. سپس حداکثر متوسط دامنه از میان N بخش بافر محاسبه میشود. در ادامه هر یک از مقادیر بر حسب ماکسیمم مقدار scale میشوند و با استفاده از تابع alt_up_pixel_buffer_dma_draw_box به صورت بار های مستطیل شکل نمایش داده میشوند.

پس از رسم نمودار مربوط به متوسط دامنه، فلگ make_echo_flag صفر میشود و فرآیند ضبط صدا و رسم نمودار ها پایان می یابد.


اندازه گیری زمان انجام محاسبات نرم افزاری

جهت اندازه گیری زمان انجام محاسبات از timestamp_timer بهره بردیم. جهت استفاده از timestamp_timer و توابع آن لازم است ابتدا یکسری تنظیمات و کتابخانه ها به فایل پروژه اضافه شوند. بدین منظور ابتدا ابتدا روی پوشه ی BSP موجود در workspace کلیک کنید سپس مسیر زیر را طی کنید:

Project > Properties > NIOS II BSP Properties > BSP Editor... > timestamp_timer در طی انجام این مراحل، مشابه دو تصویر زیر را مشاهده میکنید.

Properties for test_bsp			_ [×
type filter text	Nios II BSP Proper	rties	¢	▼ 💠	▼ ▼
Builders C/C++ Build C/C++ General Nios II BSP Proper Project References Run/Debug Settin Task Repository WikiText	SopcInfo: D:\UT_CourFlags Defined symbols: Undefined symbols: Assembler flags: Warning flags: User flags: Debug level: Optimization level: GPROF support Small C library ModelSim only, no	none none -Wa,-gdv -Wall none on off views	warf2		
< >				Apply	
?	Ol	K	С	ancel	

تصوير اول



تصوير دوم

پس از طی مسیر گفته شده به تصویر دوم میرسیم، که در این مرحله باید در تنظیمات Value ،timestamp_timer تغییر دهیم تا بتوانیم از توابع مربوط به این کتابخانه بهره مند شویم. همچنین دقت کنید که حتما در Value ،sys_clk_timer را به None تغییر دهید تا دسترسی کلاک تایمر فقط در اختیار timestamp_timer باشد و استفاده همزمان این دو کامپوننت منجر به اختلال عملکردشان نشود. در صورتی که دسترسی به کلاک Interval_Timer را از Interval را از Interval را از Interval را نخواهد کرد و فرکانس کلاک Interval را درستی کار نخواهد کرد و فرکانس کلاک Interval Timer را نمیتواند گزارش کند.

در ادامه لازم است جهت بهره گیری از توابع مربوط به timestamp_timer کتابخانه گیری از توابع مربوط به عادر ادامه لازم است جهت بهره گیری از توابع مربوط به #include "sys/alt_timestamp.h" را با استفاده از دستور "sys/alt_timestamp.h" به پروژه اضافه کنیم. در تصویر زیر بخشی از کد که زمان اجرای کد نرم افزاری را اندازه گیری میکند را مشاهده میکنید:

```
//alt_timestamp_start();
timestamp_freq=alt_timestamp_freq();
if(timestamp_freq== 0)
    printf("timestamp hardware not working\n");
printf("Calculation Started...\n");

//Software average calculations
alt_timestamp_start();
calc_avg();
printf("Software Calculation Finished in %.3f seconds\n", (float)alt_timestamp()/(float)timestamp_freq);
```

در کد بالا، alt_timestamp_freq فرکانس کلاک timestamp_timer را برمیگرداند. alt_timestamp_start شمارنده ی مربوط به timestamp_timer را صفر کرده و شمارش بر حسب کلاک Interval Timer شروع میشود. با استفاده از دستور alt_timestamp آخرین مقدار ذخیره شده در شمارنده برگردانده میشود و با تقسیم این مقدار بر فرکانس کلاک، زمان طی شده برای انجام محاسبات بدست می آید. در تصویر زیر نتیجه ی اجرای این کد را مشاهده میکنید که در آن انجام محاسبات نرم افزاری حدود ۳.378 ثانیه به طول انجامیده است:

Calculation Started... Software Calculation Finished in 3.378 seconds

طراحی شتاب دهنده سخت افزاری

طراحی رابط Avalon Memory-Mapped Slave:

عملکرد این بخش وابسته به مقادیر موجود در رجیسترهای این رابط است که با توجه به تصویر زیر بایستی در نظر گرفته شوند:


Slave Address	31	3012	111	0	
00	Done	Size	Num	Go	Config. Reg.
01					Right Addr.
10	Left Addr.				
11			_		Out Addr.

لذا در کد این بخش هم از ۴ رجیستر اصلی بدین منظور استفاده شده. عملکرد کنترلی اصلی به ماژول مداور کد این بخش هم از ۴ رجیستر اصلی بدین منظور استفاده شده است، تنها نوشتن و خواندن از این مدور مدتقل کردم و عملکردی که در این ماژول لحاظ شده است، تنها نوشتن و خواندن از این چهار رجیستر است که در کد زیر آنرا مشاهده میفرمایید:(نکته: این رابط بدون سیگنال wait request طراحی شده و مقدار آن در این دیزاین همواره صفر است)


```
always @(posedge CSI_CLOCK_CLK, posedge CSI_CLOCK_RESET)
 if(CSI_CLOCK_RESET == 1)
 begin
   slv_reg0 <= 0;
   slv_reg1 <= 0;</pre>
   slv_reg2 <= 0;
   slv_reg3 <= 0;
  else begin
   slv_reg0[31] <= DONE;</pre>
    if(AVS_AVALONSLAVE_WRITE) begin
     case(AVS_AVALONSLAVE_ADDRESS >> 2)
     0: slv_reg0[30:0] <= AVS_AVALONSLAVE_WRITEDATA[30:0];
     1: slv_reg1 <= AVS_AVALONSLAVE_WRITEDATA;
     2: slv_reg2 <= AVS_AVALONSLAVE_WRITEDATA;</pre>
      3: slv_reg3 <= AVS_AVALONSLAVE_WRITEDATA;
     default:
     begin
       slv_reg0[30:0] <= slv_reg0[30:0];
       slv_reg1 <= slv_reg1;</pre>
       slv_reg2 <= slv_reg2;</pre>
       slv_reg3 <= slv_reg3;</pre>
      end
     endcase
always @(*) begin
 case(AVS_AVALONSLAVE_ADDRESS >> 2)
   0: read_data = slv_reg0;
   1: read data = slv reg1;
   2: read_data = slv_reg2;
    3: read_data = slv_reg3;
   default : read_data = {AVS_AVALONSLAVE_DATA_WIDTH{1'b0}};
```

طراحی رابط Avalon Memory-Mapped Master

طراحی این بخش بر مبنای شکل موج زیر انجام شده است:



این بخش صرفا واسط عملکرد خواندن و نوشتن بین شتاب دهنده و SDRAM خواهد بود که عملکرد کنترلی آن طبق استیت ماشین زیر طراحی شده است:



کد زیر متناظر با استیت ماشین طراحی شده است:

```
slawy, #@condept CSI_CLOCK_CLE, posedge CSI_CLOCK_REST) begin

If(CSI_CLOCK_CREST == ) begin

data <= (AMM_ANGLORMOSTER_DATA_NODH(1'b0));

end

else begin

cas(ctate)

is : begin

if(CSIAGT) begin

if(CSIAGT) begin

if(CSIAGT) begin

state <= 10;


clas : if(CSIAGT)

clas : if(CS
```

طراحی مدار محاسبه دامنه

در این بخش، ماژول اصلی شتاب دهنده را طراحی میکنیم که قرار است عملکرد جمع به صورت سخت افزاری انجام شود. ابتدا ماژول های طراحی شده در دو بخش قبل را در این ماژول اینستنس میگیریم تا یک ساختار واحد در درون شتاب دهنده، شامل محاسبه گر مجموع دامنه، slave و master تشکیل شود.

گام اصلی در طراحی این مدار، دقت در تعامل شتابدهنده با پردازنده و SDRAM با واسطه ی Avalon با واسطه ی Bus است. بخش اصلی این مدار، بخش کنترل کننده ی آن است که به دلیل طولانی بودن طراحی استیت ماشین آن، در فایل جداگانه ای در پوشه و Report فایل پی دی اف accelerator state machine را قرار دادم. جهت داشتن یک دید کلی نسبت به استیت ماشین طراحی شده، تصویر زیر که از محیط کوارتوس عکس برداری شده است را مشاهده میفرمایید:




کد مربوط به کنترلر بالا، حجم تقریبا زیادی دارد که برای آنکه بتوانید دید مناسبی را به آن پیدا کنید، توصیه میکنم به فایل پی دی اف accelerator state machine مراجعه فرمایید. در ادامه کد نوشته شده را سنتز میکنم و میزان مصرف منابع سخت افزاری را در آن مشاهده میکنیم:


Flow Summary	
Flow Status	Successful - Mon Jan 24 20:38:44 2022
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	accelerator
Top-level Entity Name	accelerator
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	507 / 33,216 (2 %)
Total combinational functions	408 / 33,216 (1 %)
Dedicated logic registers	460 / 33,216 (1 %)
Total registers	460
Total pins	172 / 475 (36 %)
Total virtual pins	0
Total memory bits	0 / 483,840 (0 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0 / 4 (0 %)

حال مدار طراحی شده را به پروژه آزمایش گذشته اضافه میکنیم و کانفیگ سخت افزاری آنرا در محیط Qsys به ترتیبی که در ادامه گفته میشود، انجام میدهیم.

ابتدا از تب tools وارد محیط Qsys میشویم. سپس با دبل کلیک روی tools وارد محیط Piles یک کامپوننت جدید اضافه میکنیم. پس از انتخاب نام سخت افزاری که میخواهیم اضافه کنیم، تب files را انتخاب کرده و فایل های وریلاگ طراحی شده در این بخش را به پروژه میافزاییم و پس از کلیک بر روی Analyze Synthesis Files و پس از آن کلیک بر روی کنیک بر روی و تصویری ماننده تصویر زیر را خواهیم داشت و میتوانیم ادامه فرآیند را پیگیری کنیم:



در ادامه در تب signals تنها نکته ای که در طراحی من متفاوت بود و لازم بود دقت کنم این بود که ریست من از نوع active high است و در این صورت کانفیگ signals باید به صورت زیر باشد و چون اسامی سیگنال ها فرم استاندارد دارد، لازم نیست چیزی تغییر کند و همه سیگنال ها به درستی ست شده اند:




در تب Interfaces لازم است Address units مربوط به همه اینترفیس های موجود را به symbol تغییر در تب Interfaces لازم است. تنظیمات دهیم، چون در کد وریلاگ رجیسترها 8 بیتی هستند و هر ۳۲ بیت شامل ۴ آدرس متوالی است. تنظیمات این بخش بایستی منطبق بر تصاویر زیر باشد:

"avalonslave" (Avaid	on Memory Mapped Slave)			
avaionsiave (Avaic	in memory mapped outer			
	tt			
	avalonslave	Documentation		
Type:	Avalon Memory Mapped Slave			
Associated Clock:	clock			
Associated Reset:	clock_reset ∨			
Assignments:	Edit			
▼ Block Diagram			Parameters	
* DIOCK DIAGRAM			➤ Parameters Address units:	SYMBOLS V
			Associated clock:	
	<u>avalonsla</u> v	<u>′e</u>		clock
	avalonslave		Associated reset:	clock_reset
avs_avalon:	slave_address address		Bits per symbol:	8
avs_avalon:			Burstcount units:	SYMBOLS V
avs_avalon:	slave_read read		Explicit address span:	0000000000000000000
avs_avalon	clava readdata Wille			
avs_avalon:	slave writedata readdala		▼ Timing	
	writedata		Setup:	0
			null Read wait:	1
			Write wait:	0
			Hold:	
				0
			Timing units:	Cycles
			▼ Pipelined Transfers	
			Read latency:	0
			Maximum pending read trans	sactions: 0
			Burst on burst bounds	aries only
			Linewrap bursts	
			▼ Read Waveforms	
			Waveform wil	I not display while errors or warnings are present.
"avalonmaster"	(Avalon Memory Mapped Master)			
Nar	me: avalonmaster	Documentation		
Ту	pe: Avalon Memory Mapped Master V			
Associated Clo	ck: clock ~			
	et: clock_reset ×			
Assignmen	its: Edit			
▼ Block Diagran	1	▼ Parameters		
Dioek Diagram	•	Address units:	SYMBOLS V	
		Associated clock:	clock	
	avalonmaster	Associated reset:		
	avalonmaster		clock_reset	
a	ddress avm_avalonmaster_a avm_avalonmaster_waitr equest avm_avalonmaste	ddress bus per symbol.	8	
waitr	equest avm avalonmaste	r_read Timing		
	read avm_avalonmaste write avm_avalonmaster_re	_Write Setup:	0	
l re	addata avm_avalonmaster_re	addata Read wait:	1	
	addata avm_avalonmaster_wr itedata	Write wait:		
		mult	0	
		Hold:	0	
		Timing units:	Cycles	
		Pinelined Ton		
		▼ Pipelined Transfers Read latency:		
			O	
		Maximum pending read trai		
		Burstcount units:	WORDS ~	
		Burst on burst bound	daries only	
		Linewrap bursts		
		▼ Write Waveform		

البته در تصویر بالا برای pipelined transfers همان آدرس دهی پیش فرض را قرار دادم، که در این remove interfaces with no کد از burst استفاده نکردم، پس اهمیتی ندارد. پس از آن با کلیک بر روی signals و سپس finish اضافه کردن کامپوننت جدید را پایان میدهیم.

cik _____

در ادامه با دبل کلیک بر روی کامپوننتی که اضافه کردیم، میتوانیم wiring مربوط به اینترفیس های slave و master و master و slave محیط و Rsys برقرار کنیم. بدین منظور بایستی کانفیگ مربوط به پورت های wiring و slave سخت افزاری که اضافه کردیم مطابق تصویر زیر باشد:



در پایان با مراجعه به تب Generation و کلیک بر روی Generate تغییرات سخت افزاری اعمال شده در محیط Qsys را به پروژه اضافه میکنیم.

پس از آن به پروژه در کوارتوس مراجعه کرده و مجددا کد پروژه را سنتز میکنیم تا تغییرات جدید اعمال شود. نتیجه سنتز آن به ترتیب زیر خواهد بود:

Analysis & Synthesis Summary	
Analysis & Synthesis Status	Successful - Mon Jan 10 19:12:29 2022
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	DE2_Media_Computer
Top-level Entity Name	DE2_Media_Computer
Family	Cyclone II
Total logic elements	20,859
Total combinational functions	16,630
Dedicated logic registers	12,809
Total registers	12809
Total pins	416
Total virtual pins	0
Total memory bits	170,297
Embedded Multiplier 9-bit elements	21
Total PLLs	2

در این مرحله تمام موارد مورد نیاز آماده است تا بتوانیم در کد C از سخت افزار اضافه شده استفاده کنیم. توابع مورد نیاز برای استفاده از این سخت افزار در system.h موجود هستند و با مراجعه به آن، اسمی که در محیط Qsys برای کامپوننت خود انتخاب کرده بودیم را سرچ میکنیم تا توابع مربوط به آنرا پیدا کنیم و از درست بودن فرآیند طی شده اطمینان حاصل کنیم. در صورت درست بودن فرآیند طی شده، در امیابیم:

```
/*

* accelerator 0 configuration

*

#define ACCELERATOR 0 BASE 0x10003070

#define ACCELERATOR 0 IRQ -1

#define ACCELERATOR 0 IRQ INTERRUPT CONTROLLER ID -1

#define ACCELERATOR 0 NAME "/dev/accelerator 0"

#define ACCELERATOR 0 SPAN 16

#define ACCELERATOR 0 TYPE "accelerator"

#define ALT_MODULE_CLASS_accelerator 0 accelerator
```

به سادگی میتوان دید، آدرس Base ای که برای شتابدهنده در نظر گرفته شده، با آدرسی که در Rase به آن اختصاص داده شده بود یکسان است و تنها موردی که برای انجام این پروژه کافی است، دانستن آدرس شروع شتابدهنده در ساختار Memory map جهت دسترسی و تعامل با آن است. لذا با اضافه کردن کتابخانه ی system.h به پروژه، بدنه ی کد amplitude_operation و سایر توابعی که در درون آن فراخوانی شده اند را تکمیل میکنیم. همچنین چون در کد از IORD و IOWR بهره بردیم، لازم است کتابخانه مم به کد بیافزاییم.

بدنه ی تابع amplitude_operation به ترتیب زیر است:

```
volatable unsigned int* acc base addr = (unsigned int*)ACCELERATOR_0 BASE;
void amplitude operation (unsigned int size, unsigned int num, volatile unsigned int* rbuff_addr, volatile unsigned int* lbuff_addr, volatile unsigned long int* dest_addr)

amplitude_circute_set_size(size);
// also for your debugging make int amplitude circute_set_size(); (optional)
amplitude_circute_set_num(max);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_lbuff_addr(lbuff_addr);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_lbuff_addr(lbuff_addr);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_dest_addr(dest_addr);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_dest_addr(dest_addr);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_dest_addr(set_addr);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_dest_addr(set_addr);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_dest_addr(set_addr);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_dest_addr(set_addr);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_dest_addr(set_addr);
// also for your debugging make int amplitude_circute_set_buff_addr(); (optional)
amplitude_circute_set_dest_addr(set_addr();
// set_addr(set_addr();
// set_
```

در این کد ابتدا سایز هر بخش بافر که میخواهیم بخوانیم در رجیستر • ثبت میشود، سپس تعداد بخش ها را در رجیستر • ثبت میکنیم. در گام بعد آدرس بافر های راست و چپ و در نهایت آدرسی که باید در آن حاصل را ذخیره کنیم را در رجیستر ۳ ذخیره میکنیم. پس از انجام ستاپ رجیستر ها بیت start در

رجیستر ۰ را یک میکنیم تا محاسبات شروع شود. سپس منتظر میمانیم تا بیت done در رجیستر ۰ برابر start ۰ شود (به معنای آنکه شتابدهنده متوجه شده است که باید محاسباتی را شروع کند). پس از آن بیت start را صفر میکنیم و منتظر میمانیم تا بیت done مجددا یک شود تا متوجه شویم محاسبات پایان یافته و نتیجه مورد نظر در آدرس مقصد ذخیره شده است. در ادامه در تصویر زیر هریک از توابعی که در بالا فراخوانی شده اند و توصیفشان را در این پاراگراف گفتیم را میتوانید مشاهده کنید:

```
|void amplitude_circute_set_size(unsigned int size) {
    unsigned int reg0=0;
    reg0=reg0 | (size << 12);
    IONR(acc base_addr, 0, reg0);//rewrite new ren2:including size
    return;
}

void amplitude_circute_set_num(unsigned int num) {
    unsigned int reg0;
    reg0=reg0 & Owfffff000; //clear num portion and start bit
    reg0=reg0 & Owfffff000; //clear num portion and start bit
    reg0=reg0 i (num < 1);
    IONR(acc base_addr, 0, reg0);//rewrite new ren2:including num, size
    return;
}

void amplitude_circute_set_rbuff_addr(volatile_unsigned int* rbuff_addr) {
    unsigned int reg1;
    reg1=(unsigned int) rbuff_addr;
    //real = (unsigned int) shuff_addr(0);
    IONR(acc base_addr, 1, reg1);
    return;
}

void amplitude_circute_set_lbuff_addr(volatile_unsigned int* lbuff_addr) {
    unsigned int reg2;
    reg2=(unsigned int) lbuff_addr;
    IONR(acc base_addr, 2, reg2);
    return;
}

void amplitude_circute_set_dest_addr(volatile_unsigned long long int* dest_addr) {
    unsigned int reg3;
    reg3=(unsigned int) dest_addr;
    IONR(acc base_addr, 3, reg3);
    return;
}

void amplitude_circute_set_dest_addr(volatile_unsigned long long int* dest_addr) {
    unsigned int reg3;
    reg0=(unsigned int) dest_addr;
    IONR(acc base_addr, 3, reg3);
    return;
}


void amplitude_circute_start() {
    unsigned int reg0;
    reg0=reg0 | 0x00000001;
    IONR(acc base_addr, 0, reg0);//rewrite_new_ren2:including_num,size,start_return;
}
```

در ادامه از تابع amplitude_operation در بدنه لوپ موجود در main به ترتیب زیر بهره میگیریم:

```
//Hardware average calculations
alt_timestamp_start();
amplitude_operation((unsigned int)BUF_SIZE/N, N, r_buf, l_buf, hw_avg);
printf("Hardware Calculation Finished in %.3f seconds\n", (float)alt_timestamp()/(float)timestamp_freq);
```

hw_avg همان بافری است که حاصل محاسبات سخت افزاری در آن ذخیره میشود.

جهت ران کردن کد بر روی بورد، لازم است در بخش programmer ابتدا بر روی بورد ران شود تغییر کند به ، یعنی فایل هایلایت شده در تصویر زیر را باید انتخاب کنیم و روی بورد ران کنیم (توجه کنید پس از ران کردن یک وارنینگ نمایش داده میشود که تا زمانی که در حال اجرای کد خودتان بر روی بورد هستید، روی cancel کلیک نکنید!!!):



در ادامه کد را ران کردم و نتیجه ی ران شدن این بخش از کد به ترتیب زیر بود:

Hardware Calculation Finished in 0.301 seconds

اضافه کردن کد سخت افزاری، سرعت اجرای برنامه را حدود ۱۱ برابر سریعتر کرد که در تصویر زیر میتوانید این دو زمان را در کنار یکدیگر مشاهده و با هم مقایسه کنید:


Calculation Started...
Software Calculation Finished in 3.378 seconds
Hardware Calculation Finished in 0.301 seconds

همچنین مقادیر حاصل انجام عمل جمع توسط کدهای نرم افزاری و سخت افزاری (که در آرایه های avg و hw_avg و hw_avg ذخیره شده بودند) را در تصویر زیر مشاهده میکنید که بسیار نزدیک به یکدیگر هستند و لذا عملکرد کد سخت افزاری درست است:

Sofware Calculation Result: 30180730 Hardware Calculation Result: 30170186 Sofware Calculation Result: 31819930 Hardware Calculation Result: 31823725 Sofware Calculation Result: 29578669 Hardware Calculation Result: 29505521 Sofware Calculation Result: 94884846 Hardware Calculation Result: 94893534 Sofware Calculation Result: 41295958 Hardware Calculation Result: 41368488 Sofware Calculation Result: 34649967 Hardware Calculation Result: 34595133 Sofware Calculation Result: 34240743 Hardware Calculation Result: 34236961 Sofware Calculation Result: 36046536 Hardware Calculation Result: 36111059 Sofware Calculation Result: 81319420 Hardware Calculation Result: 81256804 Sofware Calculation Result: 41888292 Hardware Calculation Result: 41930008 Sofware Calculation Result: 37222243 Hardware Calculation Result: 37234496 Sofware Calculation Result: 41846128 Hardware Calculation Result: 41813630 Sofware Calculation Result: 32378041 Hardware Calculation Result: 32382170 Sofware Calculation Result: 38598998 Hardware Calculation Result: 38501092 Sofware Calculation Result: 38134948 Hardware Calculation Result: 38201804

بخش امتيازي

در این بخش قصد داریم امکان Burst را به کد سخت افزاری خود بیافزاییم. بدین منظور کد های accelerator و کنترلر accelerator را لازم است تغییر دهیم. در استیت ماشینی که در گذشته طراحی کردیم، تغییراتی که در تصویر زیر میبینید را لازم است ایجاد کنیم(استیت های قبل و بعد از آن مانند گذشته باقی میمانند):



متاسفانه به دلیل کمبود وقت، نتوانستم وقت کافی برای این بخش اختصاص دهم و بخشی از کد کنترلر را منطبق بر تغییرات بالا، تغییر دادم و بیش از طراحی کنترلر جدید و انجام یکسری تغییرات در کد های وریلاگ نتوانستم پیشروی بیشتری داشته باشم. اما در نهایت انتظار میرود اجرای برنامه توسط burst به طرز چشم گیری به لحاظ سرعت اجرا بهبود یابد، چون دیگر لازم نیست به ازای خواندن هر داده، شتابدهنده با MRAM سوال و جواب کند و در این حالت، در هر گام به جای ۱ داده، ۱۶ داده دریافت شده و با هم جمع میشود.

نتيجه گيري

اجرای دستوراتی که نیاز به محاسبات ویژه ای دارند، اگر به صورت نرم افزاری پیاده سازی شود، چون پردازنده ی مورد استفاده ی آن همان پردازنده ی کلی مدار است، به دلیل آنکه ممکن است آن پردازنده برای انجام محاسبات آن دستور بهینه نباشد (چون پردازنده ی general purpose است) ممکن است انجام عملیات آن دستور به صورت نرم افزاری، علاوه بر سربار نرم افزاری ای که نرم افزار روی سخت افزار دارد(به جهت اجرای واسطه ای سیستم عامل به کار برده شده در آن دستگاه)، انجام محاسبات آن نیز بسیار طول بکشد.

اما در programmable gate array چون میتوانیم سخت افزار را تا حدی خودمان programmable gate array این طریق custom hardware به سیستم خود اضافه کنیم. با اضافه شدن دستورات و custom hardware اختصاصی آن سخت افزار در کد C برای انجام عملیات مورد نظر، آن عملیات را به صورت سخت افزاری با کانفیگ سخت افزاری مخصوص اجرای آن دستور، بر اساس آنکه مسئله ی ما چه باشد، میتواند با سرعت بسیار بالاتری در مقایسه با روش نرم افزاری انجام شود.

در این آزمایش هم مشاهده کردیم که اجرای نرم افزاری عملیات جمع کردن مقادیر بافر حدود ۳.۳ ثانیه به اتمام ثانیه به طول انجامید در حالی که اجرای آن با استفاده از دستور اختصاصی، در حدود ۰.۳ ثانیه به اتمام رسید که افزایش سرعت چشمگیر محاسبات سخت افزاری در مقایسه با محاسبات نرم افزاری در ایجاد دسترسی به RAM و انجام عمل جمع را نشان میدهد.