## به نام خدا



دانشگاه تهران پردیس دانشکدههای فنی دانشکده برق و کامپیوتر



# شبیه سازی شی گرای سیستم های الکترونیکی


## CA2

علیرضا جابری راد 810196438

بهار 1401

### بخش A

مدار در نظر گرفته شده در این پروژه مطابق تصویر زیر است. تاخیر هر یک از گیت ها کنار نام آن ها پس از علامت # ذکر شده است:



دیاگرام بالا در نرم افزار Logisim رسم شده است و مقادیر مورد انتظار در خروجی را طبق همین مدل، شبیه سازی کردم.

#### بخش B

انتظار میرود، تاخیر در بدترین حالت 11 واحد زمانی باشد ( برای هر دو خروجی ). با شروع از سیم N6 و عبور از گیت های 2\_6 و 1\_2 مجموعا 9 واحد زمانی تاخیر داریم و در گیت متصل به خروجی ها هم 2 واحد زمانی تاخیر داریم، یعنی برای هر دو خروجی، بدترین حالت تاخیر، 11 واحد زمانی است. در تصویر زیر اجرای کد تشخیص دهنده بدترین تاخیر برای خروجی ها را مشاهده میکنید که به وضوح پاسخ آن درست است:

```
worst case delay of N22 is: 11
The path is: N6
                  NAND2 6
                             N11
                                   NAND2 1
                                             N16
                                                    NAND2 5
                                                              N22
worst case delay of N23 is: 11
The path is: N6
                  NAND2 6
                             N11
                                   NAND2 1
                                             N16
                                                    NAND2 4
                                                              N23
```

کد این بخش به صورت بازگشتی نوشته شده، یعنی از خروجی شروع کرده و با پیمایش گره های ورودی هر گیت و ماکسیمم گیری از تاخیر آن ها، تاخیر خروجی ها مشخص شده و طی این محاسبات، یک وکتور از مسیری که باید طی شود تا بدترین تاخیر ایجاد شود هم گزارش میشود. تصویر کد مربوطه را در زیر مشاهده میکنید:


```
Evoid findCriticalPath(vector<string) &criticalPath, vector<string) &intputs, vector<string> &coutputs, map<string, gates*> &GATES, map<string, wire> &wires)(
    int worstCaseDelay=0)
    for(int i=0) iocuptuts.size(); i++)(
        cout<<"?"hp path is: ",
        for(int i=criticalPath.size()-1; i>=0; i--)
        cout<<?"hp path is: ",
        for(int i=criticalPath.size()-1; i>=0; i--)
        cout<<endl;
        criticalPath.clear();
    }

Bint wireCriticalPath(wire WIRE, map<string,wire> &wires, vector<string>&inputs, map<string,gates*> &GATES){{\textit{\textit{gates}}} \textit{\textit{\textit{gates}}} \textit{\textit{gates}} \textit{\texti
```


شبیه سازی بر روی این مدار، بر اساس ورودی زیر صورت گرفته است:

```
#00 00000
#30 00001
#15 00010
#20 00110
#25 00111
#25 01111
```

طبق نتایج بدست آمده از شبیه سازی در نرم افزار Logisim، انتظار میرود به ازای همه ی ورودی ها به جز ورودی 00001، خروجی ها صفر باشند. خروجی به ازای ورودی 00001 انتظار میرود به ترتیب زیر باشد:



خروجی حاصل از شبیه سازی، علاوه بر کنسول(در کنسول جزئیات بیشتری قید شده، هم نام گره ها و هم ورودی اعمالی که در فایل تکست فقط خروجی ها به ترتیب alphanumerical ذکر شده اند)، در یک فایل تکست به نام simulationResult هم گزارش میشود که خروجی فایل تکست را در تصویر زیر مشاهده میفرمایید( time\_resolution = 5 ):



همانطور که میبینید، نتایج حاصل از شبیه سازی مطابق انتظار بوده و فقط به ازای ورودی 00001 خروجی ما 00 نبوده و خروجی 01، یعنی سیم 02 یک و 02 صفر بوده است.

نکته: اگر میخواهید خودتان شبیه سازی کنید، پیش از اجرای برنامه فایل simulationResult.txt را پاک کنید.

#### بخش C

شبیه سازی تست بنچ با استفاده از کد زیر انجام شده است که در آن، تابع simulate نقش اصلی مدیریت اعمال ورودی به مدار را بر عهده دارد:

```
string line;
int targetTime;
fstream TBFile;
TBFile.open("input.txt");
string inputValuesStr="XXXXX";
while(!TBFile.eof()){
    getline(TBFile, line);
    regex ex("^[]*[#]([[:w:]]+)[]+([[:w:]]+)");
    smatch match;
    regex_search(line,match,ex);

    targetTime+=stoi(match[1]);
    for(;present_time<targetTime;present_time+=time_resolution)
        simulate(present_time,inputValuesStr, inputs, outputs, GATES, allWires);
    inputValuesStr=match[2];
}</pre>
```

#### بخش D

شبیه سازی انجام شده در تست بنچ، بر اساس time\_resolution=5 صورت گرفته و هر گام از شبیه سازی در 5 واحد زمانی صورت میگیرد. سیگنال های ورودی و خروجی را در تصویر زیر مشاهده میکنید (میشود با تغییرات اندکی سیگنال های میانی را هم نمایش داد، ولی برای شلوغ نشدن خروجی کنسول، فقط به نمایش مقادیر ورودی و خروجی ها اکتفا کردم):

```
Simulation Input Values at 40:
N1 is : 0
N2 is : 0
N3 is : 0
N6 is : 0
N7 is : 1

Simulation Output Values at 40:
N22 is : 0
N23 is : 1

Simulation Input Values at 45:
N1 is : 0
N2 is : 0
N3 is : 0
N6 is : 1
N7 is : 0

Simulation Output Values at 45:
N1 is : 0
Simulation Output Values at 45:
N2 is : 0
N3 is : 0
Simulation Output Values at 45:
N2 is : 0
N3 is : 0
```

#### سایر موارد قید شده در پروژه

محاسبه ی observability طبق جدول زیر صورت گرفته است:

**TABLE 2.4** ■ Probability-Based Observability Calculation Rules

	Observability (Primary Output, Input, Stem)
Primary Output	1
AND/NAND	$\prod$ (output observability, 1-controllabilities of other inputs)
OR/NOR	∏ (output observability, 0-controllabilities of other inputs)
NOT/BUFFER	Output observability
XOR/XNOR	a: $\prod$ (output observability, $max$ {0-controllability of $b$ , 1-controllability of $b$ })
	b: $\prod$ (output observability, $max$ {0-controllability of $a$ , 1-controllability of $a$ })
Stem	max {branch observabilities}

Note: a and b are inputs of an XOR or XNOR gate.

مطابق جدول بالا، كد محاسبه observability به طور مثال گیت NAND به ترتیب زیر در بدنه تابع evl اش نوشته شد:

```
i1->observability = o1->observability * i2->controllability;
i2->observability = o1->observability * i1->controllability;
```

با اعمال تغییراتی در تابع تعیین کننده Level گیت ها و با صدا زدن evl گیت ها، از خروجی به ورودی (controllability هر دو مقادیر observability) هر دو مقادیر controllability و controllability مدار در نقاط مختلف بدست آمد:

```
□void recognizeLevel(map<string,gates*> GATES) {
     int maxLevel=0;
     cout<<"\n\n";
     for(int i=0; i<GATES.size(); i++)</pre>
         for(auto it=GATES.begin(); it!=GATES.end(); it++) {
             it->second->evl();
             maxLevel=MAX (maxLevel, it->second->Level);
     for(auto it=GATES.begin(); it!=GATES.end(); it++)
         cout<<"Level of "<<it->first<<" is: "<<it->second->Level<<endl;</pre>
     int gatesEncountered=0;
     while (gatesEncountered!=GATES.size()) {
         for(auto it=GATES.begin(); it!=GATES.end(); ++it){
             if(it->second->Level == maxLevel) {
                  gatesEncountered++;
                  it->second->evl();
         maxLevel--;
```