In the name of God





*ilys Laule*Alireza Kavian

By Day and alim!
Professor Deh Yadegari

پروژه ی طراحی پردازنده Cpu design project

Multi cycle design with VHDL


توفیحات، کد، شبیه سازی، دیاگرام موج زمانی Explanation, Code, Simulation, time wave #CPU

#Designing


#MultiCycle


#MidTerm2

#ComputerArchitecture




#DataPath






Instruction Set Architecture

Instructi	ion Mnemonic and Definition	Bits 7:4	RTL Notation	
mstrocii		Address Instr	uction	{
LDA	Load Addressed	000	Ac _i <- (Address)	
	Store Addressed	001	(Address) <- Aci	
STA	Add Addressed	010	Aci <- Aci + (Address) + C	
ADA	AND Addressed	011	Ac _i <- Ac _i & (Address)	<u> </u>
ANA_	AND Addresses	ccumulator lo	struction	
		1000	Ac _i <- Ac _j	
MVR	Move Registers	1001	$Ac_i \leftarrow Ac_i + Ac_j + C$	
ADR	Add Registers	1010	Aci <- Aci & Aci	
ANR	AND Registers	1011	Aci <- Aci Aci	
ORR	OR Registers	Addressed		
			PC <- (Address) based on flags and D	i <u> </u>
JMP	Jump Addressed	110		
11411		LDI Instru	ection	بـــــــــــــــــــــــــــــــــــــ
	Load Direction	111	DI <- 1R[4:0]	
LDI	L'030 Direction			-4





#Hierarchy

ابتدا برای هر باکس در datapath یک فایل جداگانه ی vhdl تعریف کردم؛ سپس همه ی آنها را در فایل DataPath.vhd به هم وصل کردم.

برای این پروژه نیاز به کنترل داریم ، که من از روش micro programming استفاده کردم و بدین منظور یک فایل Controller.vhd نیز تعریف کردم که در آن ، کامیوننت ها متناظر به هم وصل شده اند.

در انتها یک فایل Main.vhd ایجاد کرده و فایل های DataPath.vhd و Controller.vhd به هم map شده اند!


At first, we initialize a separate file for each module (component) in the datapath.

Then we connect all of them in file: DataPath.vhd.

For this Project, we'll need a controller I have used micro programming controller and I initialized a file (Controller.vhd) and the corresponding needed components is connected to each other.

At the end, I've created a top module named: Main.vhd and two last components are connected in it. I mean DataPath.vhd and Controller.vhd

#MicroProcessing



برای ساخت کنترلر بایستی از یک حافظه ی اضافی برای ذخیره ی بیت های کنترلی استفاده شود. و همچنین از چند Rom کمکی استفاده میکنیم تا شماره خطی باید پردازش شود را به دست دهد!

To create a controller, we should use another memory to save the controlling bits.

And so we use two ROMs to help us for finding the current line (row) on the controller memory.

#Rom1#Rom2#ControlMemory contents

op code	Name	Aom Content						
1000		2						
100 1	Accum.	3						
1010	R-type	4						
1011	U	5						
11)	LDI	6 7						
110	JMP							
000		7						
001	Load	10						
010	21016	7						
011		7						


opcode	Name	ROM Content
110	JMP	8
000	LDA	9
010	ADA	11
0]]	ANA	12


ROM₂


ROM₁


									AND DESCRIPTION OF THE PERSON	THE PERSON	STATE SALES		The second	-				
	Terry I	No.	Sevente orid	Int	Mich	manifestaria.	TRE file 2	deale?	Name of Street		Madeth	allowa	distr	Department	Skinn	Score		
		4	Φ	0	0	1	0	×	×	×	0	*	×	0	11	0		l
0	0	0	0	×	0	0	1	X	×	×	0	×	×	0	01	0		
P 1	×		0	X	0	0	Ф	1	1	0	1	4	000	0	Ø Ø			
1 2	×	0	0		0	Ø	0	1	1	0	1	9	010	0		0 1		
DK 3	×	0		×	19007							//	100	0	0	D 1		
HP 4	//	//	//									//	101	0	0	0	1	
ER 5	//	//	//				0	×	×	×	0	×	×	1	0	0	0	
02 6	*	0	0	×	0	Ф			×	X	0	×	×	0		10	0	
45/17	×	0	0	1	Φ	0	0	×	×	×		×	X III X	0		5 B	0	I VICTION Y
same 8	1	0	1	×	0	0	0	×	0	1	1		× ×	0	0	0	0	
DA 9	0	10	0	×	Ф	Ø	•	×		×							n	Collection
TE-10	0	1	0	1	1	0	0	×	×					0.1	0	00	1	
1DA 71	0	13	0	×	0	0	0	0	0	C						00	-	Ù
	0			×	0	0	0			0				0 25	0			
ANA 12																		
						120									ALIREZ	7 A K	AVTA	N


#Main Module #schematic #components

















:Xst:2677 - Node <myCZN/CZNout 0> of sequential type is unconnected in block <DataPath>.

Synthesize Warnings! With NO Errors Not so important!

ALIREZA KAVIAN

#TestBench

#Waves

#memory

Initialization

در مرحله ی آخر ، یک تست بنچ نوشتم که درستی کارکرد ماژول هارو بررسی کنم! ابتدا در مموری اصلی با توجه نوع دستورات تعریف شده، چند instruction را به عنوان مقدار های اولیه ی چند خونه از مموری تعریف کردم که هر کدام 8 بیت است! سپس با توجه به موج زمانی، مقادیر رجیستر ها و مموری را بررسی کردم که به درستی عمل میکرد.. اگر دستورات را در نظر بگیریم ، رجیستر شماره ی 3 (آخری) پس از چندی لود و استور شدن ، باید مقدار 9 (1001) را بگیرد؛ با trace


کردن کد میتوان به درستی آن یی برد!

At the last stage, I wrote a testbench for hot module validation.

In the main memory, we initialized some instructions in some first rows in which each one is 8bits.

At last, I traced the wave form to validate the tasks.

```
38
        signal ram : ram type :=
                                (0 => "10000000", --(arithmetic opcode:4)(Acj:2)->(Aci:2); //overall 8bits
39
                               1 => "10000100".
                               2 => "10010100".
40
                               3 => "10110100".
                                    "10000011".
42
43
                               5 => "11111000".
44
                               6 => "00100000", --instr· STA (store addressed)
45
                               7 => "00001111",
46
47
                               8 => "01000000", --instr. ADA (add addressed)
48
49
                               9 => "00001111".
50
                               10 => "11000000", --instr· JMP ( here : jump to mem(8) )
51
                               11 => "00001100".
52
53
                               12 => "00001000", --for jumping to this address (here: pc[12:8]&"00001000")
54
55
                               others => "10000000"
56
57
```



For more information Contact with

ALIREZA KAVIAN