



دانشگاه تهران

پردیس دانشکده‌های فنی

دانشکده مهندسی برق و کامپیوتر

درس آزمایشگاه الکترونیک ۳

تمرین سری سوم

آینه‌های جریان و تکنیک‌های بایاس

دستیار آموزشی:

پریا فرج زاده، حمید جعفری

تاریخ تحویل:

۱۴۰۱/۰۹/--



دانشکده مهندسی برق و کامپیوتر

تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی : پریا فرج زاده، حمید جعفری



۱- مقدمه

آینه های جریان به طور گسترده ای در مدارهای مجتمع آنالوگ به عنوان عناصر بایاس و یا به عنوان بار فعال تقویت کننده مورد استفاده قرار می گیرند. استفاده از آینه های جریان در مدارهای بایاس می تواند منجر به عدم حساسیت بهتر عملکرد مدار نسبت به تغییرات منبع تغذیه و دما شود. آینه های جریان از نظر سطح سیلیکون مورد نیاز برای تأمین جریان بایاس با مقدار مشخص، اغلب از لحاظ اقتصادی مقرون به صرفه تر از مقاومت ها هستند، به ویژه هنگامی که مقدار مورد نیاز جریان بایاس کم است. آینه جریان ها هنگامی که به عنوان بار در تقویت کننده های ترانزیستوری استفاده می شوند، مقاومت افزایشی آینه جریان منجر به بهره ولتاژ بالا با ولتاژ تغذیه پایین می شود. در این تمرین منابع و آینه های جریان از لحاظ بهره جریان، کاربرد در بایاس کردن و مقاومت خروجی مورد مطالعه قرار خواهند گرفت. پارامترهای مورد نیاز شما برای انجام این تمرین در جدول ۱ آمده است.

جدول ۱.

Parameter	Value
Tech. (nm)	180
VDD (V)	1.8
$\mu_n C_{ox} (\mu A/V^2)$	270
$\mu_p C_{ox} (\mu A/V^2)$	70
$\lambda . L (\mu m/V)$	0.08
$C_{ox} (fF/\mu m^2)$	8.5
$C_{ov}/W=L_{ov}C_{ox} (fF/\mu m^2)$	0.35
$V_{ov,opt} (mV)$	150
$V_{th} (mV)$	500
$I_{bias} (\mu A)$	10

مقدار ذکر شده در جدول برای V_{ov} مقدار بهینه آن در پروسه $0.18\mu m$ CMOS است که توصیه می شود در طراحی از آن استفاده شود، اما در صورت نیاز می توانید مقدار متفاوتی برای آن در نظر بگیرید.



دانشکده مهندسی برق و کامپیوتر

تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی : پریا فرج زاده، حمید جعفری




۱- آینه جریان ساده

شکل (۱) مدار آینه جریان ساده را نشان می دهد. مهم ترین مشخصه یک مدار آینه جریان، خطای بهره آن می باشد، که به صورت زیر تعریف می شود :

$$I_{out} = K(1 \pm \varepsilon)I_{bias} ; K = \frac{\left(\frac{w}{L}\right)_2}{\left(\frac{w}{L}\right)_1}$$

در این رابطه K ، بهره آینه جریان و ε خطای بهره است.



شکل (۱)


- (۱) برای تعیین نسبت جریان ها بین تغییر عرض (w) یا طول کانال ترانزیستور (L) ، کدام مناسب تر است؟ چرا؟
- (۲) اگر برای بدست آوردن بهره جریان عرض ترانزیستور ها را متفاوت در نظر بگیریم، کدام یک از دو روش نشان داده شده در شکل (۲) مناسب تر است؟ چرا؟



دانشکده مهندسی برق و کامپیوتر

تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی: پریا فرج زاده، حمید جعفری



شکل (۲) سوال ۲


۳) ابعاد ترانزیستورها را برای $K=1$ تعیین کنید. (طول کانال ترانزیستورها را برابر با 180 نانومتر در نظر بگیرید).

۴) V_{bias} ساخته شده توسط این آینه جریان را محاسبه کنید.

۵) کمترین مقدار ولتاژ خروجی (V_{out}) که به ازای آن، مدار آینه جریان درست کار می کند چه قدر است؟

۶) مدار را در محیط Cadence شبیه سازی کنید (شبیه سازی DC) ، بار آینه جریان را به صورت یک منبع ولتاژ DC قرار داده

(شکل ۳) و ولتاژ آن را بین 0 تا $1/8$ ولت sweep کرده و نمودار جریان خروجی را بر حسب ولتاژ بار رسم نمایید. مقدار مقاومت خروجی را گزارش کنید.



شکل (۳)



دانشکده مهندسی برق و کامپیوتر

تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی : پریا فرج زاده، حمید جعفری



(۷) منبع ولتاژ DC را بر روی ۱/۸ ولت تنظیم کنید، مقدار V_{bias} ، اندازه جریان خروجی و میزان خطای بهره آینه جریان را گزارش کنید.


(۸) طول کانال هردو ترانزیستور در آینه جریان را از مقدار $L_{min}=180nm$ تا $10*L_{min}=1.8\mu m$ سوئیچ کرده و نمودار اندازه جریان خروجی و خطای بهره آینه جریان را به ازای طول های مختلف کانال ترانزیستور رسم کنید.

** با تغییر طول کانال ترانزیستورها، باید نسبت (w/L) آن ها ثابت بماند. بنابراین می توانید پارامتری مانند K تعریف کنید و طول کانال و عرض ترانزیستورها را به ترتیب برابر با $L=K*(L_{old})$ و $w=K*(w_{old})$ قرار داده و متغیر K را سوئیچ کنید.

(۹) اثر افزایش طول کانال ترانزیستورها بر عملکرد آینه جریان چگونه است؟ آیا محدودیتی برای افزایش طول کانال ترانزیستورها وجود دارد؟ توضیح دهید.

(۱۰) مقدار مقاومت خروجی، اندازه جریان خروجی و خطای بهره آینه جریان را برای $K=64$ گزارش کنید

(۱۱) اگر برای ساخت جریان های بزرگ، Scaling را در چند مرحله انجام دهیم (شکل (۴))، خطای بهره جریان در این حالت چه تغییری خواهد کرد؟ علت را توضیح دهید.



شکل (۴)

(۱۲) ابعاد ترانزیستورهای شکل (۴) را برای $K=64$ تعیین کنید (K ، حاصل ضرب بهره سه آینه جریان در شکل فوق است). مدار را در محیط Cadence شبیه سازی کرده و مقدار مقاومت خروجی، اندازه جریان خروجی و خطای بهره آینه جریان را گزارش کنید. نتایج به دست آمده را با قسمت ۹ مقایسه کنید.



دانشکده مهندسی برق و کامپیوتر


تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی: پریا فرج زاده، حمید جعفری



۲- آینه جریان کسکود

مقاومت خروجی بالا یک ویژگی مطلوب برای یک آینه جریان است، که موجب کاهش خطای بهره می شود. از آن جا که اتصال کسکود به مقاومت خروجی بسیار بالایی رسد، لذا استفاده از ساختار کسکود برای آینه های جریان با عملکرد بالا مناسب است. اما با توجه به کاهش تغذیه در مدارات مجتمع امروزی استفاده از مدارات کسکود ساده منجر به کاهش سوئیچینگ خروجی میشود. بنابراین ساختاری که به طور گسترده در طراحی ها مورد استفاده قرار می گیرد، ساختار کسکود با سوئیچینگ گسترده است. شکل (۵) ساختار یک آینه جریان High Swing Cascode را نشان می دهد.



شکل (۵)

- (۱) ابعاد ترانزیستورها را برای ساخت جریان خروجی $100\mu A$ و ولتاژهای بایاس مشخص شده روی شکل تعیین کنید. حداکثر طول ترانزیستورها 360 نانومتر بوده و مقاومت خروجی آینه جریان طراحی شده باید بیش از $350K\Omega$ باشد.
- (۲) با محاسبه مقدار $I_{ref,max}$ را که به ازای آن مدار آینه جریان درست کار می کند، بیابید.
- (۳) مدار را در محیط Cadence شبیه سازی کنید، بار آینه جریان را به صورت یک منبع ولتاژ DC قرار داده و ولتاژ آن را بین 0 تا 0.8 ولت sweep کرده و نمودار جریان خروجی را بر حسب ولتاژ بار رسم نمایید. مقدار مقاومت خروجی را گزارش کنید.



دانشکده مهندسی برق و کامپیوتر


تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی : پریا فرج زاده، حمید جعفری



۴) منبع ولتاژ DC را بر روی بالاترین ولتاژی که به ازای آن، آینه جریان به درستی کار میکند، تنظیم کنید. اندازه ولتاژهای بایاس، جریان خروجی و میزان خطای بهره آینه جریان را گزارش کنید.

۵) بر اساس آینه جریان شکل (۵)، چهارولتاژ بایاس برای ترانزیستورهای شکل (۶) فراهم کنید. برای طراحی فقط مجاز به استفاده از یک منبع جریان ایده آل هستید. حداکثر طول کانال ترانزیستورها ۳۶۰ نانومتر است.



شکل (۶)

۵-۱) مدار طراحی شده را در محیط Cadence شبیه سازی کنید و اندازه ولتاژهای بایاس ساخته شده را گزارش کنید.

۵-۲) ولتاژ منبع تغذیه (VDD) را بین ۱/۵ تا ۲/۱ ولت سوئیچ کنید و مشخصه هر چهار ولتاژ را بر حسب تغییر VDD رسم کنید. اثر تغییر ولتاژ منبع تغذیه بر ولتاژهای بایاس چگونه است؟ علت را توضیح دهید.

۵-۳) دما را بین -20°C تا 80°C سوئیچ کنید و مشخصه هر چهار ولتاژ را بر حسب دما رسم کنید. اثر تغییر دما بر ولتاژهای بایاس را تحلیل کنید.



دانشکده مهندسی برق و کامپیوتر


تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی: پریا فرج زاده، حمید جعفری



۴-۵) شبیه سازی های (۱-۵) تا (۳-۵) را در گوشه های SS, SF, FS, FF نیز تکرار کنید و نتایج آنها را گزارش کنید. نتایج در گوشه های مختلف چه تغییری می کنند؟ علت را بیان کنید.

**برای انجام شبیه سازی در گوشه های مختلف پروسه در library، قسمت مربوط به گوشه مورد نظر را انتخاب کنید(شکل(۷)).



شکل (۷)

توضیحات

- ✓ مهلت تحویل یک هفته می باشد.
- ✓ این تمرین به صورت گروهی انجام می شود و هر گروه یک گزارش ارائه خواهد کرد.
- ✓ صفحه اول گزارش باید شامل موضوع تمرین، شماره ی گروه، نام، نام خانوادگی و شماره دانشجویی اعضای گروه باشد. تمامی شکل ها باید شامل زیرنویس و جدول ها بالانویس، شماره و توضیحات باشند.
- ✓ برای تحویل گزارش تمرین، تمامی تحلیل ها و نتایج شبیه سازی به صورت کامل و مشخص قرار داده شود.
- ✓ فایل های شبیه سازی (کتابخانه) به همراه گزارش در یک فایل zip در سایت قرار داده شوند.
- ✓ در صورت داشتن هرگونه سوال در مورد تمرین و انجام شبیه سازی سوالات خود را در تلگرام بپرسید.