



دانشگاه تهران

پردیس دانشکده‌های فنی

دانشکده مهندسی برق و کامپیوتر



درس آزمایشگاه الکترونیک ۳

تمرین سری چهارم

پاسخ فرکانسی تقویت کننده فیدبک دار

و جبران سازی فرکانسی

دستیار آموزشی:

پریا فرج زاده، حمید جعفری

تاریخ تحویل:

۱۴۰۱/۱۰/--



دانشکده مهندسی برق و کامپیوتر

تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی : پریا فرج زاده، حمید جعفری

۱- مقدمه

در ادامه ی دو تمرین قبلی، در این تمرین یک تقویت کننده دو طبقه طراحی و پاسخ فرکانسی حلقه باز و حلقه بسته آن مورد بررسی قرار خواهد گرفت. پارامترهای مورد نیاز شما برای انجام این تمرین در جدول ۱ آمده است.

جدول ۱.

Parameter	Value
Tech. (nm)	180
VDD (V)	1.8
$\mu_n C_{ox}$ ($\mu A/V^2$)	270
$\mu_p C_{ox}$ ($\mu A/V^2$)	70
$\lambda .L$ ($\mu m/V$)	0.08
C_{ox} (fF/ μm^2)	8.5
$C_{ov}/W=L_{ov}C_{ox}$ (fF/ μm^2)	0.35
$V_{ov,opt}$ (mV)	150
V_{th} (mV)	500

در مدل سیگنال کوچک ترانزیستور ها، به جز C_{gd} و C_{gs} از سایر خازن ها در محاسبات خود صرف نظر کنید. هم چنین مقدار ذکر شده در جدول برای V_{ov} مقدار بهینه آن در پروسه $0.18\mu m$ CMOS است که توصیه می شود در طراحی از آن استفاده شود، اما در صورت نیاز می توانید مقدار متفاوتی برای آن در نظر بگیرید.

۲- طراحی تقویت کننده دو طبقه


شکل (۱) یک تقویت کننده تفاضلی دو طبقه را نشان می دهد.



دانشکده مهندسی برق و کامپیوتر

تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی: پریا فرج زاده، حمید جعفری



شکل (۱)

(۱) مدار را برای دستیابی به مشخصات ذکر شده در جدول ۲ طراحی کنید. برای مدار CMFB می توانید از مدار تمرین قبل استفاده کنید.

جدول ۲

Parameter	Value
DC Gain	>55dB
UGBW*	>400MHz
Output swing	1V _{pp}
Power	<3mW

* منظور UGBW پس از جبران سازی است




دانشکده مهندسی برق و کامپیوتر

تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی: پریا فرج زاده، حمید جعفری



- (۲) به کمک شبیه سازی و با استفاده از خازن جبران ساز حاشیه فاز را تقریباً روی $PM=68^\circ$ تنظیم کنید. در صورت نیاز می توانید از مقاومت سری (با خازن جبران ساز) استفاده کنید.
- (۳) با توجه به شکل (۲) رابطه HD2 را برای یک ترانزیستور MOS تکی به دست آورید. بنا بر این رابطه، بهبود خطی بودن (linearity) ترانزیستور چه تاثیری بر گین ذاتی، فرکانس قطب گره خروجی (D)، سوئینگ خروجی و مصرف توان دارد؟
- (۴) علت استفاده از زوج تفاضلی ورودی PMOS چیست؟
- (۵) افزایش بهره به $DC\ Gain > 60dB$ چه هزینه ای به مدار تحمیل خواهد کرد؟ علت را بیان کنید.
- (۶) با استفاده از دیاگرام بود، پایداری مدار را برای فیدبک ۰/۱ بررسی کنید.



۳- شبیه سازی و بررسی پاسخ فرکانسی

- (۱) مدار طراحی شده را در محیط Cadence شبیه سازی کرده و نقطه کار، بهره ac، $UGBW$ و حاشیه فاز را گزارش کنید. پاسخ فرکانسی (هر دو نمودار بهره و فاز) به دست آمده از شبیه سازی را با مشخص کردن بهره ac، $UGBW$ و حاشیه فاز در گزارش خود بیاورید.
 - (۲) توان مصرفی تقویت کننده را اندازه گیری و گزارش کنید.
 - (۳) با دادن ورودی مناسب و انجام شبیه سازی زمانی، اعوجاج هارمونیک کل (THD) را که معیاری از خطی بودن مدار است، برای مدار طراحی شده اندازه گیری کنید.
- *اگر نحوه به دست آوردن THD در محیط Cadence در ویدیوها به شما آموزش داده نشده است، نحوه اندازه گیری آن را تحقیق کنید.





دانشکده مهندسی برق و کامپیوتر

تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی: پریا فرج زاده، حمید جعفری



با استفاده از بلوک VCVS (منبع ولتاژ کنترل شده با ولتاژ) خروجی تفاضلی را به خروجی تک انتهای تبدیل کرده و سپس تقویت کننده را در حلقه فیدبک واحد ببندید (شکل (۲)):



شکل (۲)

(۴) در فرکانسی که $\text{Loop Gain} = 1(0\text{dB})$ است، مقدار **بهره حلقه بسته** را اندازه گیری کنید. پاسخ فرکانسی به دست آمده از شبیه سازی را با مشخص کردن بهره در فرکانس مورد نظر در گزارش خود بیاورید.

(۵) ورودی پله را با جهش ۱ ولت و $V_{cm} = 0.9\text{V}$ به مدار اعمال کنید، سپس زمان نشست تقویت کننده را برای دقت ۰/۱ درصد، بر روی نمودار زمانی اندازه گیری و گزارش کنید. دقت کنید که فرکانس ورودی به گونه ای تنظیم شود که خروجی **زمان کافی** برای رسیدن به دقت مورد نظر را داشته باشد. روش دیگر اندازه گیری زمان نشست، استفاده از ماشین حساب کیدنس (Calculator -> Settling Time) است که پنجره تنظیمات آن در شکل (۳) نشان داده شده است. با استفاده از این روش نیز زمان نشست را به دست آورده و با مقدار به دست آمده از روش قبلی مقایسه کنید.



دانشکده مهندسی برق و کامپیوتر

تمرین سوم درس آزمایشگاه الکترونیک ۳

دستیار آموزشی: پریا فرج زاده، حمید جعفری



settlingTime

Signal	(vtime("tran"/out+)-vtime("tran"/out-))
Initial Value Type	y
Initial Value	مقدار اولیه
Final Value Type	y
Final Value	مقدار نهایی
Percent of Step	درصد مقدار نهایی
Number of occurrences	single
Plot/print vs.	time

OK Apply Defaults Close Help

شکل (۳)

- ۶ قسمت های ۱ تا ۴ را برای حاشیه فاز $PM=45^\circ$ و $PM=90^\circ$ تکرار کنید.
- ۷ با محاسبه، Overshoot/Overdamping رخ داده در پاسخ فرکانسی تقویت کننده حلقه بسته با حاشیه فاز $PM=45^\circ/PM=90^\circ$ را توجیه کنید. (محاسبه)
- ۸ با توجه به نتایج بدست آمده، رابطه ی بین حاشیه فاز، پاسخ فرکانسی و پاسخ پله را تشریح کنید.

توضیحات

- ✓ مهلت تحویل یک هفته می باشد.
- ✓ این تمرین به صورت گروهی انجام می شود و هر گروه یک گزارش ارائه خواهد کرد.
- ✓ صفحه اول گزارش باید شامل موضوع تمرین، شماره ی گروه، نام، نام خانوادگی و شماره دانشجویی اعضای گروه باشد. تمامی شکل ها باید شامل زیرنویس و جدول ها بالانویس، شماره و توضیحات باشند.
- ✓ برای تحویل گزارش تمرین، تمامی تحلیل ها و نتایج شبیه سازی به صورت کامل و مشخص قرار داده شود.
- ✓ فایل های شبیه سازی (کتابخانه) به همراه گزارش در یک فایل zip در سایت قرار داده شوند.
- ✓ در صورت داشتن هرگونه سوال در مورد تمرین و انجام شبیه سازی سوالات خود را در تلگرام بپرسید.