



به نام خدا



دانشگاه تهران
دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال
دکتر وحدت


پروژه اول

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224


سوال اول

در این سوال به درین ترانزیستور NMOS ولتاژ VDD متصل شده، سورس آن زمین شده و گیت نیز با ولتاژ V_g بایاس شده است. بدنه نیز به پایین ترین ولتاژ یعنی زمین متصل شده است.


$$V_{GS} = 0.4V$$




$$V_{GS} = 0.6V$$



$$V_{GS} = 0.8V$$




$$V_{GS} = 1V$$




سوال دوم

در این سوال برای ترانزیستور PMOS سورس به زمین، درین به منفی V_{DD} و ولتاژ گیت نیز بگونه ای بایاس شده که منفی مقدار V_g متصل شده است و بدنه نیز به بالاترین ولتاژ ترانزیستور یعنی صفر متصل شده است.


$$V_{SG} = 0.4V$$




$$V_{SG} = 0.6V$$



$$V_{SG} = 0.8V$$




$$V_{SG} = 1V$$




برای بدست آوردن پارامتر های خواسته شده سه نقطه دلخواه (که در منطقه اشباع هستند) روی نمودار های $V_{SG} = 0.6V, V_{GS} = 0.6V$ دز نظر می گیریم و با حل سه معادله و سه مجهول به جواب می رسیم.

NMOS



$$k'_n = \frac{201\mu A}{V^2}, \lambda = 1.484 \frac{1}{V}, V_{th} = 0.394V$$



PMOS



$$k'_p = 60 \frac{\mu A}{V^2}, \lambda = 0.9 \frac{1}{V}, V_{th} = 0.277V,$$

(الف)



در هر دو مدار با افزایش مقدار V_{DD} مقدار جریان افزایش خواهد یافت چرا که مقدار ولتاژ $V_{DS} = V_{GS}$ افزایش می‌یابد و با توجه به فرمول جریان در ناحیه اشباع (ترانزیستورها به علت دیودکانکتند بودن در V_{DD} های بزرگتر از $V_{th1} + V_{th2}$ همواره در حالت اشباع هستند) افزایش جریان را خواهیم داشت. تا قبل از رسیدن V_{DD} به مقدار $V_{th1} + V_{th2}$ ترانزیستورها خاموشند و جریانی نداریم. علت اینکه $V_{th1} + V_{th2}$ نوشته شده این است که هر دو ترانزیستور باید باهم روشن شوند تا جریان هدایت شود.




(ب)

در اینجا بدلیل اینکه V_{DD} از مقدار اشاره شده در مورد قبل بیشتر است هر دو ترانزیستور در هر دو مدار روشن هستند و از آنجایی که جریان هر دو یکسان است و نسبت افزایش W نیز در هر دو ترانزیستور یکسان است ولتاژ در یک مقدار خاص فیکس می‌شود (بطوریکه جریان هر دو ترانزیستور یکسان شود) و با افزایش W افزایش جریان را خواهیم داشت.

در a بدلیل اینکه سورس یکی از ترانزیستور ها زمین نیست اما طبق گفته صورت پروژه بدنه هر دو ترانزیستور به زمین متصل است مقدار V_{th} در دو ترانزیستور با هم متفاوت است بنابراین ولتاژ برابر $V_{dd}/2$ نیست.



در این مدار چون برخلاف مدار قبلی تنها w ترانزیستور PMOS تغییر می کند ولتاژ مانند حالت قبل ثابت نیست. در ابتدا چون w_2 کم است انگار که توانایی ترانزیستور PMOS در انتقال جریان یا به عبارتی انتقال VDD به خروجی کم است پس در ابتدا مقدار ولتاژ خروجی به صفر نزدیکتر است اما در ادامه و با افزایش توانایی انتقال در ترانزیستور PMOS خروجی رفته رفته به VDD نزدیک و نزدیکتر می شود.





به نام خدا



دانشگاه تهران

دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال

دکتر وحدت


گزارشکار پروژه دوم

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224

بخش اول: طراحی ساختار CLA 4-bit


طراحی گیت های مورد نیاز:

گیت Inverter:




تصویر 1: گیت اینورتر پایه

گیت های AND و OR: از گیت های NAND و NOR به همراه INVERTER استفاده می کنیم.




تصویر 2: گیت های NAND و NOR به همراه اندازه های آنها

گیت XOR :



تصویر 3: گیت XOR به همراه اندازه های مربوط به آن

با توجه به نامگذاری های موجود در شکل زیر به طراحی مدار می پردازیم و با فراخوانی زیر مدار ها مدار خواسته شده را طراحی می کنیم.



تصویر 4: نام اجزای مدار

$$\begin{aligned}
 C_{out} &= G_4 + (P_4 \cdot C_3) \quad C_3 = G_3 + (P_3 \cdot C_2) \\
 C_2 &= G_2 + (P_2 \cdot C_1) \quad C_1 = G_1 + (P_1 \cdot C_{in}) \\
 C_{in} &= C_{in} \Rightarrow C_1 = G_1 + (P_1 \cdot C_{in}) \\
 C_2 &= G_2 + (P_2 \cdot (G_1 + (P_1 \cdot C_{in}))) = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot C_{in} \\
 C_3 &= G_3 + (P_3 \cdot (G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot C_{in})) \\
 &= G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot C_{in} \\
 C_{out} &= G_4 + (P_4 \cdot (G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot C_{in})) \\
 &= \underbrace{G_4 + P_4 \cdot G_3 + P_4 \cdot P_3 \cdot G_2 + P_4 \cdot P_3 \cdot P_2 \cdot G_1}_{G_{4:1}} + \underbrace{P_4 \cdot P_3 \cdot P_2 \cdot P_1 \cdot C_{in}}_{P_{4:1} \cdot C_{in}}
 \end{aligned}$$

تصویر 5: علت رابطه نوشته شده برای G4:1


بخش دوم تست مدار

از روش فایل Vector استفاده می‌کنیم و ورودی‌ها را بصورت `vname a[4:1] b[4:1] Cin S[4:1] Cout` تعریف می‌کنیم. اعداد به صورت هگز نوشته شده‌اند و باید حواسمان باشد که در رسم نتایج بجای یک عدد هگز 4 بیت باینری خروجی داریم. پریود را نیز بصورت هر ده نانو ثانیه در نظر می‌گیریم تا نتایج در نمودار قابل تفکیک و بررسی باشد.

```
1 radix 4 4 1 4 1
2 vname A[4:1] B[4:1] Cin S[4:1] Cout
3 io i i i o o
4 tunit ns
5 slope 0.001
6 PERIOD 10
7 ODELAY 0.75
8 vih 1
9 vil 0
10 voh 0.85
11 vol 0.15
12 0 0 0 0 0
13 0 1 0 1 0
14 0 9 1 a 0
15 0 e 0 e 0
16 0 f 1 0 1
17 e 4 1 3 1
```

تصویر 6: نحوه تعریف فایل VEC.txt

کد را اجرا می‌کنیم و به بررسی نتایج می‌پردازیم:



تصویر 7: شکل موج‌های Cout و S4:S1

همانطور که مشاهده می‌شود نتایج رسم شده با نتایج مورد انتظار ما همخوانی دارند. همچنین گلیچ‌های با مدت زمان بسیار کوتاه نیز داریم که به علت خطای سیستمی و عدم ایده آل بودن است.

بخش سوم: محاسبه تاخیر و توان مصرفی در دماهای مختلف

در ابتدا فایل VEC مربوط به ترنزیشن ها را تشکیل می‌دهیم و پریود را 5 نانو ثانیه در نظر می‌گیریم تا کار ها را با اطمینان بیشتری انجام دهیم. سپس با استفاده از دستور measure به بررسی دیلی می‌پردازیم.

در ترنزیشن اول بیت A1 در ورودی عوض می‌شود و تمام بیت های خروجی تغییر می‌کنند. بیشترین دیلی tpHL مربوط به بیت S3 است و تنها دیلی tpLH مربوط به Cout می‌باشد.

.measure	tran	tpHL	trig	V(A1)	td=4n	val =0.5	rise=1	targ	V(S4)	td=4n	val=0.5	fall=1
.measure	tran	tpLH	trig	V(A1)	td=4n	val =0.5	rise=1	targ	V(Cout)	td=4n	val=0.5	rise=1

tpHL= 201.0276p targ= 5.2015n trig= 5.0005n

tpLH= 244.5140p targ= 5.2450n trig= 5.0005n



تصویر 8: بدست آوردن دیلی tpHL از روی نمودار

$$5.2018 - 5.0005 = 201.3p$$



تصویر 9: بدست آوردن دیلی tpLH از روی نمودار

$$5.2452 - 5.0005 = 244.7p$$

برای ترنزیشن بعدی بیت A4 در ورودی تغییر می‌کند و بیت S4 را از صفر به یک تغییر می‌دهد.

```
.measure tran tPLH trig V(A4) td=10n val =0.5 rise=1 targ V(S4) td=10n val=0.5 rise=1
```

tplh= 37.8406p targ= 10.0383n trig= 10.0005n

در ترنزیشن بعدی بیت B1 در ورودی از 0 به 1 تغییر می‌کند و بیت S4 را در خروجی از 0 به یک و بیت های S3 تا S1 را از 1 به 0 تغییر می‌دهد. بیشترین تاخیر های به لو مربوط به بیت S3 است.

```
.measure tran tPLH trig V(B1) td=20n val =0.5 rise=1 targ V(S4) td=20n val=0.5 rise=1  
.measure tran tPHL trig V(B1) td=20n val =0.5 rise=1 targ V(S3) td=20n val=0.5 fall=1
```

tplh= 217.4181p targ= 20.2179n trig= 20.0005n

tphl= 137.0794p targ= 20.1376n trig= 20.0005n

در ترنزیشن بعدی بیت B1 از 1 به صفر و بیت B2 از صفر به یک تغییر می‌کنند و تمامی بیت ها در خروجی تغییر می‌کنند که بیشترین تاخیر های به لو مربوط به S4 و تاخیر لو به های مربوط به بیت Cout است.

```
.measure tran tPHL trig V(B1) td=30n val =0.5 fall=1 targ V(S4) td=30n val=0.5 fall=1  
.measure tran tPLH trig V(B1) td=30n val =0.5 fall=1 targ V(Cout) td=30n val=0.5 rise=1
```

tphl= 136.8185p targ= 30.1373n trig= 30.0005n

tplh= 180.0212p targ= 30.1805n trig= 30.0005n

حال بررسی ها را در دمای 100 درجه انجام می‌دهیم:

ترنزیشن اول:

tphl= 219.1863p targ= 5.2197n trig= 5.0005n

tplh= 264.8256p targ= 5.2653n trig= 5.0005n

ترنزیشن دوم:

tplh= 43.2832p targ= 10.0438n trig= 10.0005n

ترنزیشن سوم:

tplh= 235.8870p targ= 20.2364n trig= 20.0005n

tphl= 150.0216p targ= 20.1505n trig= 20.0005n

ترنزیشن چهارم:

tphl= 149.6459p targ= 30.1501n trig= 30.0005n
tplh= 194.9800p targ= 30.1955n trig= 30.0005n

حال در دمای صفر درجه به بررسی می پردازیم:

ترنزیشن اول:

tphl= 195.3299p targ= 5.1958n trig= 5.0005n
tplh= 237.8604p targ= 5.2384n trig= 5.0005n

ترنزیشن دوم:

tplh= 36.1132p targ= 10.0366n trig= 10.0005n

ترنزیشن سوم:

tplh= 211.6751p targ= 20.2122n trig= 20.0005n
tphl= 133.2496p targ= 20.1337n trig= 20.0005n

ترنزیشن چهارم:

tphl= 132.8429p targ= 30.1333n trig= 30.0005n
tplh= 175.4217p targ= 30.1759n trig= 30.0005n

با افزایش دما تاخیر افزایش پیدا می کند (به دلیل افزایش حرکات کاتوره ای الکترون ها و افزایش برخورد) و با کاهش دما نیز تاخیر کاهش می یابد درست به دلیل عکس دلیل قبلی.

اندازه گیری توان در دمای معمول:

حداکثر تاخیر تقریبا برابر با 244.6 پیکو ثانیه است.

```
.measure tran pow1 AVG power from=0ns to 3.4244ns
```

pow1= 172.7769u from= 0. to= 3.4244n

دمای 100 درجه:

حداکثر تاخیر تقریبا برابر با 264.83 پیکو ثانیه است.

```
.measure tran pow1 AVG power from=0ns to 3.70762ns
```

pow1= 186.3317u from= 0. to= 3.7076n

دمای 0 درجه:

حداکثر تاخیر تقریبا برابر با 237.87 پیکو ثانیه است.

```
.measure      tran      pow1      AVG      power from=0ns to 3.33018ns
```

```
pow1= 171.5271u from= 0.      to= 3.3302n
```



به نام خدا



دانشگاه تهران

دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال


دکتر وحدت

گزارشکار پروژه سوم

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224

بخش اول: طراحی ساختار خواسته شده به صورت static CMOS و DCVSL

شکل مدار های استفاده شده برای این بخش:




الف) همانطور که در شکل مشخص است تعداد ترانزیستور های استفاده شده با احتساب ترانزیستور های استفاده شده در inverter ها برای ساختار static CMOS برابر با 6 عدد و برای ساختار DCVSL برابر با 14 عدد می باشد. برای تست ساختار static CMOS از فایل وکتور زیر استفاده می کنیم.

```


1 radix 1 1 1 1
2 vname A B C F
3 io i i i o
4 tunit ns
5
6 slope 0.050
7 PERIOD 1
8 ODELAY 0.95
9
10 vih 1 1 1 0
11 vil 0 1 1 0
12 voh 0.85 0 0 1
13 vol 0.15 0 0 1
14
15 0 0 0 1
16 0 0 1 1
17 0 1 0 1
18 0 1 1 0
19 1 0 0 1
20 1 0 1 0
21 1 1 0 1
22 1 1 1 0
    
```

خروجی ها را می توانیم در تصویر زیر به ازای 8 ورودی اعمال شده مشاهده کنیم:



همانطور که مشاهده میشود خروجی مورد انتظار است. با چک کردن فایل ارور و خالی بودن آن نیز از این قضیه مطمئن می شویم.

برای تست ساختار DCVSL نیز از همان فایل وکتور استفاده می کنیم:



مشاهده می شود که خروجی مورد انتظار است.

(ب)

مقادیر بدست آمده برای دیلی در ساختار static CMOS :

scmos_thl1=	4.3898p	targ=	3.0294n	trig=	3.0250n
scmos_tlh1=	7.4526p	targ=	4.0325n	trig=	4.0250n
scmos_thl2=	9.2544p	targ=	5.0343n	trig=	5.0250n
scmos_tlh2=	8.6947p	targ=	6.0337n	trig=	6.0250n
scmos_thl3=	3.0707p	targ=	7.0281n	trig=	7.0250n

$$t_{pHL} = 9.2544ps, t_{pLH} = 8.6947ps$$

مقادیر بدست آمده برای دیلی در ساختار DCVSL :

dcvsl_thl1=	13.8884p	targ=	3.0389n	trig=	3.0250n
dcvsl_tlh1=	22.5476p	targ=	4.0475n	trig=	4.0250n
dcvsl_thl2=	13.0760p	targ=	5.0381n	trig=	5.0250n
dcvsl_tlh2=	22.7624p	targ=	6.0478n	trig=	6.0250n
dcvsl_thl3=	10.2438p	targ=	7.0352n	trig=	7.0250n

$$t_{pHL} = 13.8884ps, t_{pLH} = 22.7624ps$$

با توجه به اینکه ساختار DCVSL از تعداد ترانزیستور های بیشتری تشکیل شده و ساختار پیچیده تری دارد منطقاً دیلی آن نیز بیشتر است که همینطور نیز هست.

(ج)

توان مصرفی برای ساختار static CMOS :

با توجه به فال تایم و رایز به دست آمده بازه اندازه گیری توان را مشخص می کنیم تا جایی را نشان دهد که خروجی کاملاً ثابت شده است:

scmos_tf1=	56.4917p	targ=	3.0565n	trig=	3.0000n
scmos_tr1=	93.5136p	targ=	4.0935n	trig=	4.0000n
static_power_high=	20.5288n	from=	4.0953n	to=	5.0000n
static_power_low=	61.5900n	from=	3.0565n	to=	4.0000n

توان مصرفی برای ساختار DCVSL :

مشابه حالت قبل با توجه به زمان های بدست آمده به بررسی توان مصرفی می پردازیم:

scmos_tf1=	65.9731p	targ=	3.0660n	trig=	3.0000n
scmos_tr1=	64.2107p	targ=	4.0642n	trig=	4.0000n
static_power_high=	76.0648n	from=	4.0642n	to=	5.0000n
static_power_low=	84.4617n	from=	3.0660n	to=	4.0000n

مجدداً با توجه به اینکه ترانزیستور های موجود در ساختار DCVSL تعداد بیشتری دارند و همچنین علاوه بر مقدار f ، f^{-} نیز ساختار شده است که توان مصرفی را افزایش خواهد داد.

(د)

اینبار برای محاسبه توان داینامیک بازه را از رسیدن ورودی به 50 درصد مقدار نهایی شروع می‌کنیم و پایان بازه نیز جایی است که خروجی رو مقدار نهایی ثابت شده است:

توان داینامیک ساختار static CMOS :

```
dynamic_power_high= 1.6481u from= 4.0250n to= 4.0953n
dynamic_power_low= 2.4906u from= 3.0250n to= 3.0565n
```


توان داینامیک ساختار DCVSL :

```
dynamic_power_high= 17.1233u from= 4.0250n to= 4.0642n
dynamic_power_low= 17.0357u from= 3.0250n to= 3.0660n
```

در این حالت نیز بدلیل تعداد بیشتر ترانزیستور ها و همچنین این دلیل که در ساختار های DCVSL کلیدزنی یا سویچینگ بسیار زیاد انجام می‌شود تا بجای یک خروجی دو خروجی را تغییر دهد توان داینامیک بیشتر است.

بخش دوم: NAND سه ورودی

مدار استفاده شده برای طراحی های این بخش:



(الف)


برای بررسی این بخش از فایل وکتور زیر استفاده می کنیم:

```

1 radix 1 1 1 1 1
2 vname CLK A B C Y
3 io i i i i o
4 tunit ns
5
6 slope 0.050
7 PERIOD 1
8 ODELAY 0.95
9
10 vihi 1
11 vil 0
12 voh 0.75
13 vol 0.25
14
15 0 0 0 0 1
16 0 0 0 0 1
17 1 0 0 0 1
18 1 0 0 1 1
19 0 0 0 1 1
20 0 0 0 1 1
21 1 0 0 1 1
22 1 0 1 0 1
23 0 0 1 0 1
24 0 0 1 0 1
25 1 0 1 1 1
26 1 0 1 1 1
27 0 0 1 1 1
28 0 0 1 1 1
29 1 0 1 1 1
30 1 1 0 0 1
31 0 1 0 0 1
32 0 1 0 0 1
33 1 1 0 0 1
34 1 1 0 1 1
35 0 1 0 1 1
36 0 1 0 1 1
37 1 1 0 1 1
38 1 1 1 0 1
39 0 1 1 0 1
40 0 1 1 0 1
41 1 1 1 0 1
42 1 1 1 1 0
43 0 1 1 1 1
44 0 1 1 1 1

```

خروجی:



همانطور که مشاهده می‌شود خروجی موردانتظار است.

(ب)

زمان محاسبه شده برای تغییر خروجی از یک به صفر:

```
thl1= 9.2072p targ= 27.0342n trig= 27.0250n
```

(ج)

توان های مصرفی بدست آمده برای این بخش:

```
dcmos_tf1= 62.7951p targ= 27.0628n trig= 27.0000n|
dcmos_tr1= 432.9939p targ= 28.4330n trig= 28.0000n
static_power_high= 2.4686n from= 9.0000n to= 10.0000n
static_power_low= 27.9971n from= 27.0628n to= 28.0000n
dynamic_power_hl= 5.1291u from= 27.0250n to= 27.0628n
dynamic_power_lh= 1.2551u from= 28.0250n to= 28.4330n
```


با توجه به زمان های بدست آمده به اندازه گیری توان پرداختیم که در تصویر قابل مشاهده است.

(د)

برای اینکه پدیده charge sharing به خوبی مشاهده شود باید خروجی یک بوده و بیشترین تعداد خازن در حال شارژ شدن را دارا باشیم پس باید از قبل دشارژ شده باشند و همچنین راهی به زمین نداشته باشیم. بنابراین زمانی که $CLK=1$ است ترنزیشن $A, B, C(0,0,0) \rightarrow A, B, C(1,1,0)$ را برقرار می‌کنیم. تا بیشترین خازن در حال شارژ را دارا باشیم:

```
;charge sharing
0 0 0 0 1
0 0 0 0 1
1 0 0 0 1
1 1 1 1 0
0 1 1 1 1
0 1 1 1 1
1 1 1 1 0
1 0 0 0 1
0 0 0 0 1
0 0 0 0 1
1 0 0 0 1
1 1 1 0 1
```


مشکل این حالت این است که مدار را به یک مدار ratioed تبدیل می‌کند و اگر مقدار نسبت w به L در ترانزیستور Mbl نسبت به بقیه ترانزیستورها کوچک نباشد مقاومت آن تاثیرگذار می‌شود و می‌تواند خروجی را دچار تغییر کند و آن را از صفر افزایش دهد.



همانطور که مشاهده می‌شود charge sharing و leakage تا حد بسیار خوبی بهبود یافته است.



به نام خدا



دانشگاه تهران


دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال

گزارشکار پروژه چهارم

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224


1 و 2 و 3-



4-

برای تست از وکتور زیر استفاده می کنیم:

```
0 0 0 1
0 0 1 0
0 1 0 1
```



مشاهده می شود که خروجی ها مورد انتظار است. همچنین فایل ارور نیز خالی است.

-5

از وکتور زیر استفاده می‌کنیم:

```
1 1 0 0
0 1 0 1
1 1 0 0
```


به دلیلی های زیر می‌رسیم:

```
***** transient analysis tnom= 25.000 temp= 25.000 *****
thl= 11.9799p targ= 5.0370n trig= 5.0250n
tlh= 16.9348p targ= 4.0419n trig= 4.0250n
```


برای اندازه گیری تاخیر ها نیز از .measure استفاده می‌کنیم که نحوه استفاده از آن در تصویر زیر آمده است:

```
.measure tran tHL trig V(A0) td = 5n val = 0.5 cross=1 targ V(Y) td = 5n val = 0.5 cross=1
.measure tran tLH trig V(A0) td = 4n val = 0.5 cross=1 targ V(Y) td = 4n val = 0.5 cross=1
```

تاخیر لو به های از روی نمودار:



تاخیر های به لو از روی نمودار:



برای درستی سنجی مقادیر بدست آمده یک اینورتر پایه از پروژه های قبل را شبیه سازی کردیم که در آن ماکسیمم دیلی در حدود 4.2ps بدست آمد. بنابراین 3RC حدودا این مقدار را دارد. بنابراین 21RC یعنی دیلی های به لو حدودا 29.4ps و 17RC یعنی دیلی لو به های حدودا 23.8ps می باشد. دلیل تفاوت این مقدار با تاخیر بدست آمده از شبیه سازی عدم دقیق بودن تاخیر المور است.

بخش دوم: طراحی رجیستر:

1-


در نهایت زمانیکه کلاک با یک برابر می شود خروجی در Q قابل مشاهده خواهد بود بنابراین این رجیستر از نوع Positive edge می باشد. از آنجایی که مدار مستقیماً به VDD یا GND متصل نیست و برای انتقال به خروجی از خازن استفاده کرده ایم بنابراین مدار Dynamic است.

2-

با توجه به نکات مطرح شده در درس setup time با دلیلی بخش T1 برابر است بنابراین مشابه حالت قبل با استفاده از دستور measure. به بررسی دلیلی این بخش می پردازیم. بنابراین با استفاده از ترنزشی که در آن کلاک مقدار مساوی صفر دارد و D عوض می شود این مقدار را محاسبه می کنیم.

0010->0100

```
t_setup= 116.1911p  targ= 9.1412n  trig= 9.0250n
```




3-

نیازی به محاسبه hold time نداریم و این زمان برابر با صفر است چرا که با تغییر کلاک T1 قطع خواهد شد و مقدار D تاثیری روی ادامه مدار نخواهد داشت.


برای پیدا کردن زمان های rise time و fall time بررسی می کنیم که چقد طول می کشد تا سیگنال از مقدار 0.1 آن به 0.9 آن برسد و همچنین از 0.9 آن به 0.1 آن می رسد.

```
t_rise= 154.8621p  targ= 6.3401n  trig= 6.1852n
t_fall= 234.5070p  targ= 10.4309n  trig= 10.1964n
```

نمودار t_{rise} :




نمودار t_{fall} :




برای مقدار CLK-Q نیز از زمانی که کلاک 1 می‌شود تا خروجی را داشته باشیم را حساب می‌کنیم (50 درصد تا 50 درصد):

$t_{clk_q} = 229.6202p$ $targ = 6.2546n$ $trig = 6.0250n$




در اینجا برای دریافت CLK_bar از 5 اینورتر سری استفاده می‌کنیم. در زمان برابر بودن سیگنال های کلاک و کلاک بار یک مسیر مستقیم از D به Q وجود دارد که باعث عدم کارکرد مناسب رجیستر می‌شود.




-1

۲۷ اردیبهشت ۱۴۴۵
پنجشنبه Thu 16 May 2024




-2




بدلیل تاخیر موجود در مدار ها خروجی OUT1 در زمان مناسب آماده نخواهد شد که باعث می شود خروجی اصلی یعنی OUT را در کلاک بعدی دریافت کنیم.

3و4:


بیشترین فرکانس کاری ممکن تئوری که در بخش 5 سوال اول بدست آوردیم برابر با 29.4ps بود. پس از شبیه سازی به مقدار پریود 300ps متناظر با 1.67GHz می رسیم.




در پریود 100ps :



در پریود 200ps :



در پریود 250ps :



با کاهش پریود و افزایش فرکانس کاری مدار به دلیل اینکه تقریب المور تقریب دقیقی نیست و همچنین اینکه بخش AOI مدار دارای دیلی است بخش های مختلف مدار زمان کافی برای شارژ و دشارژ شدن را پیدا نخواهند کرد و مدار در فرکانس های بالا عملکرد مناسبی نخواهد داشت.



به نام خدا



دانشگاه تهران


دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال

گزارشکار پروژه پنجم

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224

برای طراحی Layout مربوط به یک NAND4 شکل ترانزیستوری زیر را در نظر می گیریم.



مطابق مطالب تدریس شده در کلاس و همچنین ویدیو آموزشی گذاشته شده به طراحی مدار میپردازیم.

برای نود های خروجی، ولتاژ VDD و همچنین زمین مدار از METAL1 استفاده می کنیم.

برای طراحی ترانزیستور های pmos ابتدا یک N-WELL بزرگ قرار می دهیم تا سایر کامپوننت های مورد نیاز آن را روی آن قرار دهیم. در ادامه برای قرار دادن بدنه ترانزیستور PMOS از یک ناحیه N SELECT برای قرار دادن SOURCE و DRAIN ترانزیستور از یک ناحیه P SELECT استفاده می کنیم.


در هر دوی این بخش ها یک ناحیه ACTIVE قرار می دهیم و قسمتی از ناحیه اکتیو را برای قرار دادن کانکت های SOURCE, DRAIN و BULK به METAL1 اختصاص می دهیم سپس ACTIVE CONTACT را در این نواحی قرار می دهیم. باید دقت کنیم اندازه ACTIVE CONTACT باید یک مربع دو در دو باشد.

برای طراحی ترانزیستور های NMOS دیگر نیازی به N-WELL نیست و سایر مراحل بالا تکرار می شود با این تفاوت که از P SELECT برای بدنه ترانزیستور و از N SELECT برای SOURCE و DRAIN استفاده می کنیم.

برای گیت های تمامی ترانزیستور ها نیز از POLY استفاده می کنیم.

در طراحی ترانزیستور ها از روش دیفیوژن مشترک استفاده می کنیم.

در نهایت به طراحی زیر می رسیم که در صفحه بعدی آورده شده است:




قطعه کد خروجی مربوط به این Layout که شامل W و L ترانزیستور ها و خارن های پارازیتیک مهم نیز هست:

```
Cpar1 VDD 0 C=1.21161p
Cpar2 N1 0 C=22.95675f
* Warning: Node C has zero nodal parasitic capacitance.
Cpar3 N2 0 C=21.7485f
* Warning: Node D has zero nodal parasitic capacitance.
Cpar4 N3 0 C=18.12375f
Cpar5 GND 0 C=529.9935f
Cpar6 OUT 0 C=636.8565f
* Warning: Node A has zero nodal parasitic capacitance.
* Warning: Node B has zero nodal parasitic capacitance.

M1 OUT D VDD VDD PMOS L=6u W=10.5u AD=105p PD=41u AS=136.5p PS=47u
* M1 DRAIN GATE SOURCE BULK (252 13.5 258 24)
M2 OUT D N3 GND NMOS L=6u W=4.5u AD=160.5p PD=59u AS=16.875p PS=12u
* M2 DRAIN GATE SOURCE BULK (200 -30 206 -25.5)
M3 N3 C N2 GND NMOS L=6u W=4.5u AD=16.875p PD=12u AS=20.25p PS=13.5u
* M3 DRAIN GATE SOURCE BULK (186.5 -30 192.5 -25.5)
M4 N2 B N1 GND NMOS L=6u W=4.5u AD=20.25p PD=13.5u AS=21.375p PS=14u
* M4 DRAIN GATE SOURCE BULK (171.5 -30 177.5 -25.5)
M5 N1 A GND GND NMOS L=6u W=4.5u AD=21.375p PD=14u AS=189p PS=65u
* M5 DRAIN GATE SOURCE BULK (156 -30 162 -25.5)
M6 OUT C VDD VDD PMOS L=6u W=10.5u AD=105p PD=41u AS=136.5p PS=47u
* M6 DRAIN GATE SOURCE BULK (193 13.5 199 24)
M7 OUT B VDD VDD PMOS L=6u W=10.5u AD=105p PD=41u AS=136.5p PS=47u
* M7 DRAIN GATE SOURCE BULK (133.5 13.5 139.5 24)
M8 OUT A VDD VDD PMOS L=6u W=10.5u AD=105p PD=41u AS=136.5p PS=47u
* M8 DRAIN GATE SOURCE BULK (75 13.5 81 24)

* Total Nodes: 10
* Total Elements: 19
* Total Number of Shorted Elements not written to the SPICE file: 0
* Extract Elapsed Time: 0 seconds
```

کد را با اضافه کردن کتابخانه داده شده، منابع ولتاژ و همچنین فایل وکتور برای تست تکمیل می‌کنیم سپس آن را شبیه سازی کرده و نتایج را رسم می‌کنیم:




شکل موج مشاهده شده به همراه اینکه فایل err. کاملاً خالی است نشان دهنده این است که مدار به درستی کار می‌کند.

توالی داده شده در فایل وکتور:


```
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
```

به طراحی و مدار شکل زیر می‌پردازیم:




این مدار یک فلیپ فلاپ است که اصطلاحاً به آن positive-edge-triggered D flip-flop گفته می‌شود که از دو بخش تشکیل شده است. یک بخش ورودی شامل دو لچ در سمت چپ و یک بخش خروجی شامل یک لچ در سمت راست شکل که مربوط به خروجی است. زمانی که سیگنال کلاک صفر است سیگنال‌های خروجی بخش اول هر دو یک هستند و لچ خروجی نیز تحت تاثیر قرار نمی‌گیرد و وضعیت قبلی خود را حفظ می‌کند. زمانی که سیگنال کلاک از صفر به یک تغییر می‌کند تنها یکی از سیگنال‌های خروجی (با توجه به مقدار Data) صفر می‌شود و لچ خروجی را ست یا ریست می‌کند.


تصویر DFF طراحی شده در S-Edit:




شیفت رجیستر طراحی شده به وسیله بلوک های DFF در S-Edit :



پس از آن فایل های sp و tpr خواسته شده را خروجی می گیریم و فایل tpr را در L-Edit باز می کنیم.
نمای اولیه فایل:



شکل های وسط آن:



خسته نباشی عاموو