



به نام خدا



دانشگاه تهران
دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال
دکتر وحدت


پروژه اول

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224


سوال اول

در این سوال به درین ترانزیستور NMOS ولتاژ VDD متصل شده، سورس آن زمین شده و گیت نیز با ولتاژ V_g بایاس شده است. بدنه نیز به پایین ترین ولتاژ یعنی زمین متصل شده است.


$$V_{GS} = 0.4V$$




$$V_{GS} = 0.6V$$



$$V_{GS} = 0.8V$$




$$V_{GS} = 1V$$




سوال دوم

در این سوال برای ترانزیستور PMOS سورس به زمین، درین به منفی V_{DD} و ولتاژ گیت نیز بگونه ای بایاس شده که منفی مقدار V_g متصل شده است و بدنه نیز به بالاترین ولتاژ ترانزیستور یعنی صفر متصل شده است.


$$V_{SG} = 0.4V$$




$$V_{SG} = 0.6V$$



$$V_{SG} = 0.8V$$




$$V_{SG} = 1V$$




برای بدست آوردن پارامتر های خواسته شده سه نقطه دلخواه (که در منطقه اشباع هستند) روی نمودار های $V_{SG} = 0.6V, V_{GS} = 0.6V$ دز نظر می گیریم و با حل سه معادله و سه مجهول به جواب می رسیم.

NMOS



$$k'_n = \frac{201 \mu A}{V^2}, \lambda = 1.484 \frac{1}{V}, V_{th} = 0.394V$$



PMOS



$$k'_p = 60 \frac{\mu A}{V^2}, \lambda = 0.9 \frac{1}{V}, V_{th} = 0.277V,$$

(الف)



در هر دو مدار با افزایش مقدار V_{DD} مقدار جریان افزایش خواهد یافت چرا که مقدار ولتاژ $V_{DS} = V_{GS}$ افزایش می‌یابد و با توجه به فرمول جریان در ناحیه اشباع (ترانزیستورها به علت دیودکانکتند بودن در V_{DD} های بزرگتر از $V_{th1} + V_{th2}$ همواره در حالت اشباع هستند) افزایش جریان را خواهیم داشت. تا قبل از رسیدن V_{DD} به مقدار $V_{th1} + V_{th2}$ ترانزیستورها خاموشند و جریانی نداریم. علت اینکه $V_{th1} + V_{th2}$ نوشته شده این است که هر دو ترانزیستور باید باهم روشن شوند تا جریان هدایت شود.



(ب)

در اینجا بدلیل اینکه V_{DD} از مقدار اشاره شده در مورد قبل بیشتر است هر دو ترانزیستور در هر دو مدار روشن هستند و از آنجایی که جریان هر دو یکسان است و نسبت افزایش w نیز در هر دو ترانزیستور یکسان است ولتاژ در یک مقدار خاص فیکس می‌شود (بطوریکه جریان هر دو ترانزیستور یکسان شود) و با افزایش w افزایش جریان را خواهیم داشت.

در a بدلیل اینکه سورس یکی از ترانزیستور ها زمین نیست اما طبق گفته صورت پروژه بدنه هر دو ترانزیستور به زمین متصل است مقدار V_{th} در دو ترانزیستور با هم متفاوت است بنابراین ولتاژ برابر $V_{dd}/2$ نیست.



در این مدار چون برخلاف مدار قبلی تنها w ترانزیستور PMOS تغییر می کند ولتاژ مانند حالت قبل ثابت نیست. در ابتدا چون w_2 کم است انگار که توانایی ترانزیستور PMOS در انتقال جریان یا به عبارتی انتقال VDD به خروجی کم است پس در ابتدا مقدار ولتاژ خروجی به صفر نزدیکتر است اما در ادامه و با افزایش توانایی انتقال در ترانزیستور PMOS خروجی رفته رفته به VDD نزدیک و نزدیکتر می شود.

