



به نام خدا



دانشگاه تهران

دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال

دکتر وحدت


گزارشکار پروژه دوم

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224

بخش اول: طراحی ساختار CLA 4-bit


طراحی گیت های مورد نیاز:

گیت Inverter:




تصویر 1: گیت اینورتر پایه

گیت های AND و OR: از گیت های NAND و NOR به همراه INVERTER استفاده می کنیم.




تصویر 2: گیت های NAND و NOR به همراه اندازه های آنها

گیت XOR :



تصویر 3: گیت XOR به همراه اندازه های مربوط به آن

با توجه به نامگذاری های موجود در شکل زیر به طراحی مدار می پردازیم و با فراخوانی زیر مدار ها مدار خواسته شده را طراحی می کنیم.



تصویر 4: نام اجزای مدار

$$\begin{aligned}
 C_{out} &= G_4 + (P_4 \cdot C_3) \quad C_3 = G_3 + (P_3 \cdot C_2) \\
 C_2 &= G_2 + (P_2 \cdot C_1) \quad C_1 = G_1 + (P_1 \cdot C_{in}) \\
 C_{in} &= C_{in} \Rightarrow C_1 = G_1 + (P_1 \cdot C_{in}) \\
 C_2 &= G_2 + (P_2 \cdot (G_1 + (P_1 \cdot C_{in}))) = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot C_{in} \\
 C_3 &= G_3 + (P_3 \cdot (G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot C_{in})) \\
 &= G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot C_{in} \\
 C_{out} &= G_4 + (P_4 \cdot (G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot C_{in})) \\
 &= \underbrace{G_4 + P_4 \cdot G_3 + P_4 \cdot P_3 \cdot G_2 + P_4 \cdot P_3 \cdot P_2 \cdot G_1}_{G_{4:1}} + \underbrace{P_4 \cdot P_3 \cdot P_2 \cdot P_1 \cdot C_{in}}_{P_{4:1} \cdot C_{in}}
 \end{aligned}$$

تصویر 5: علت رابطه نوشته شده برای G4:1


بخش دوم تست مدار

از روش فایل Vector استفاده می‌کنیم و ورودی‌ها را بصورت `vname a[4:1] b[4:1] Cin S[4:1] Cout` تعریف می‌کنیم. اعداد به صورت هگز نوشته شده‌اند و باید حواسمان باشد که در رسم نتایج بجای یک عدد هگز 4 بیت باینری خروجی داریم. پریود را نیز بصورت هر ده نانو ثانیه در نظر می‌گیریم تا نتایج در نمودار قابل تفکیک و بررسی باشد.

```
1 radix 4 4 1 4 1
2 vname A[4:1] B[4:1] Cin S[4:1] Cout
3 io i i i o o
4 tunit ns
5 slope 0.001
6 PERIOD 10
7 ODELAY 0.75
8 vih 1
9 vil 0
10 voh 0.85
11 vol 0.15
12 0 0 0 0 0
13 0 1 0 1 0
14 0 9 1 a 0
15 0 e 0 e 0
16 0 f 1 0 1
17 e 4 1 3 1
```

تصویر 6: نحوه تعریف فایل VEC.txt

کد را اجرا می‌کنیم و به بررسی نتایج می‌پردازیم:



تصویر 7: شکل موج‌های Cout و S4:S1

همانطور که مشاهده می‌شود نتایج رسم شده با نتایج مورد انتظار ما همخوانی دارند. همچنین گلیچ‌های با مدت زمان بسیار کوتاه نیز داریم که به علت خطای سیستمی و عدم ایده آل بودن است.

بخش سوم: محاسبه تاخیر و توان مصرفی در دماهای مختلف

در ابتدا فایل VEC مربوط به ترنزیشن ها را تشکیل می‌دهیم و پریود را 5 نانو ثانیه در نظر می‌گیریم تا کار ها را با اطمینان بیشتری انجام دهیم. سپس با استفاده از دستور measure به بررسی دیلی می‌پردازیم.

در ترنزیشن اول بیت A1 در ورودی عوض می‌شود و تمام بیت های خروجی تغییر می‌کنند. بیشترین دیلی tpHL مربوط به بیت S3 است و تنها دیلی tpLH مربوط به Cout می‌باشد.

.measure	tran	tpHL	trig	V(A1)	td=4n	val =0.5	rise=1	targ	V(S4)	td=4n	val=0.5	fall=1
.measure	tran	tpLH	trig	V(A1)	td=4n	val =0.5	rise=1	targ	V(Cout)	td=4n	val=0.5	rise=1

tpHL= 201.0276p targ= 5.2015n trig= 5.0005n

tpLH= 244.5140p targ= 5.2450n trig= 5.0005n



تصویر 8: بدست آوردن دیلی tpHL از روی نمودار

$$5.2018 - 5.0005 = 201.3p$$



تصویر 9: بدست آوردن دیلی tpLH از روی نمودار

$$5.2452 - 5.0005 = 244.7p$$

برای ترنزیشن بعدی بیت A4 در ورودی تغییر می‌کند و بیت S4 را از صفر به یک تغییر می‌دهد.

```
.measure tran tPLH trig V(A4) td=10n val =0.5 rise=1 targ V(S4) td=10n val=0.5 rise=1
```

tplh= 37.8406p targ= 10.0383n trig= 10.0005n

در ترنزیشن بعدی بیت B1 در ورودی از 0 به 1 تغییر می‌کند و بیت S4 را در خروجی از 0 به یک و بیت های S3 تا S1 را از 1 به 0 تغییر می‌دهد. بیشترین تاخیر های به لو مربوط به بیت S3 است.

```
.measure tran tPLH trig V(B1) td=20n val =0.5 rise=1 targ V(S4) td=20n val=0.5 rise=1
.measure tran tPHL trig V(B1) td=20n val =0.5 rise=1 targ V(S3) td=20n val=0.5 fall=1
```

tplh= 217.4181p targ= 20.2179n trig= 20.0005n

tphl= 137.0794p targ= 20.1376n trig= 20.0005n

در ترنزیشن بعدی بیت B1 از 1 به صفر و بیت B2 از صفر به یک تغییر می‌کنند و تمامی بیت ها در خروجی تغییر می‌کنند که بیشترین تاخیر های به لو مربوط به S4 و تاخیر لو به های مربوط به بیت Cout است.

```
.measure tran tPHL trig V(B1) td=30n val =0.5 fall=1 targ V(S4) td=30n val=0.5 fall=1
.measure tran tPLH trig V(B1) td=30n val =0.5 fall=1 targ V(Cout) td=30n val=0.5 rise=1
```

tphl= 136.8185p targ= 30.1373n trig= 30.0005n

tplh= 180.0212p targ= 30.1805n trig= 30.0005n

حال بررسی ها را در دمای 100 درجه انجام می‌دهیم:

ترنزیشن اول:

tphl= 219.1863p targ= 5.2197n trig= 5.0005n

tplh= 264.8256p targ= 5.2653n trig= 5.0005n

ترنزیشن دوم:

tplh= 43.2832p targ= 10.0438n trig= 10.0005n

ترنزیشن سوم:

tplh= 235.8870p targ= 20.2364n trig= 20.0005n

tphl= 150.0216p targ= 20.1505n trig= 20.0005n

ترنزیشن چهارم:

tphl= 149.6459p targ= 30.1501n trig= 30.0005n
tplh= 194.9800p targ= 30.1955n trig= 30.0005n

حال در دمای صفر درجه به بررسی می پردازیم:

ترنزیشن اول:

tphl= 195.3299p targ= 5.1958n trig= 5.0005n
tplh= 237.8604p targ= 5.2384n trig= 5.0005n

ترنزیشن دوم:

tplh= 36.1132p targ= 10.0366n trig= 10.0005n

ترنزیشن سوم:

tplh= 211.6751p targ= 20.2122n trig= 20.0005n
tphl= 133.2496p targ= 20.1337n trig= 20.0005n

ترنزیشن چهارم:

tphl= 132.8429p targ= 30.1333n trig= 30.0005n
tplh= 175.4217p targ= 30.1759n trig= 30.0005n

با افزایش دما تاخیر افزایش پیدا می کند (به دلیل افزایش حرکات کاتوره ای الکترون ها و افزایش برخورد) و با کاهش دما نیز تاخیر کاهش می یابد درست به دلیل عکس دلیل قبلی.

اندازه گیری توان در دمای معمول:

حداکثر تاخیر تقریبا برابر با 244.6 پیکو ثانیه است.

```
.measure tran pow1 AVG power from=0ns to 3.4244ns
```

pow1= 172.7769u from= 0. to= 3.4244n

دمای 100 درجه:

حداکثر تاخیر تقریبا برابر با 264.83 پیکو ثانیه است.

```
.measure tran pow1 AVG power from=0ns to 3.70762ns
```

pow1= 186.3317u from= 0. to= 3.7076n

دمای 0 درجه:

حداکثر تاخیر تقریبا برابر با 237.87 پیکو ثانیه است.

```
.measure      tran      pow1      AVG      power from=0ns to 3.33018ns
```

```
pow1= 171.5271u from= 0.      to= 3.3302n
```