



به نام خدا



دانشگاه تهران

دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال


دکتر وحدت

گزارشکار پروژه سوم

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224

بخش اول: طراحی ساختار خواسته شده به صورت static CMOS و DCVSL

شکل مدار های استفاده شده برای این بخش:




الف) همانطور که در شکل مشخص است تعداد ترانزیستور های استفاده شده با احتساب ترانزیستور های استفاده شده در inverter ها برای ساختار static CMOS برابر با 6 عدد و برای ساختار DCVSL برابر با 14 عدد می باشد. برای تست ساختار static CMOS از فایل وکتور زیر استفاده می کنیم.

```


1 radix 1 1 1 1
2 vname A B C F
3 io i i i o
4 tunit ns
5
6 slope 0.050
7 PERIOD 1
8 ODELAY 0.95
9
10 vih 1 1 1 1 0
11 vil 0 1 1 1 0
12 voh 0.85 0 0 0 1
13 vol 0.15 0 0 0 1
14
15 0 0 0 1
16 0 0 1 1
17 0 1 0 1
18 0 1 1 0
19 1 0 0 1
20 1 0 1 0
21 1 1 0 1
22 1 1 1 0
    
```

خروجی ها را می توانیم در تصویر زیر به ازای 8 ورودی اعمال شده مشاهده کنیم:



همانطور که مشاهده میشود خروجی مورد انتظار است. با چک کردن فایل ارور و خالی بودن آن نیز از این قضیه مطمئن می شویم.

برای تست ساختار DCVSL نیز از همان فایل وکتور استفاده می کنیم:



مشاهده می شود که خروجی مورد انتظار است.

(ب)

مقادیر بدست آمده برای دیلی در ساختار static CMOS :

scmos_thl1=	4.3898p	targ=	3.0294n	trig=	3.0250n
scmos_tlh1=	7.4526p	targ=	4.0325n	trig=	4.0250n
scmos_thl2=	9.2544p	targ=	5.0343n	trig=	5.0250n
scmos_tlh2=	8.6947p	targ=	6.0337n	trig=	6.0250n
scmos_thl3=	3.0707p	targ=	7.0281n	trig=	7.0250n

$$t_{pHL} = 9.2544ps, t_{pLH} = 8.6947ps$$

مقادیر بدست آمده برای دیلی در ساختار DCVSL :

dcvsl_thl1=	13.8884p	targ=	3.0389n	trig=	3.0250n
dcvsl_tlh1=	22.5476p	targ=	4.0475n	trig=	4.0250n
dcvsl_thl2=	13.0760p	targ=	5.0381n	trig=	5.0250n
dcvsl_tlh2=	22.7624p	targ=	6.0478n	trig=	6.0250n
dcvsl_thl3=	10.2438p	targ=	7.0352n	trig=	7.0250n

$$t_{pHL} = 13.8884ps, t_{pLH} = 22.7624ps$$

با توجه به اینکه ساختار DCVSL از تعداد ترانزیستور های بیشتری تشکیل شده و ساختار پیچیده تری دارد منطقاً دیلی آن نیز بیشتر است که همینطور نیز هست.

(ج)

توان مصرفی برای ساختار static CMOS :

با توجه به فال تایم و رایز به دست آمده بازه اندازه گیری توان را مشخص می کنیم تا جایی را نشان دهد که خروجی کاملاً ثابت شده است:

scmos_tf1=	56.4917p	targ=	3.0565n	trig=	3.0000n
scmos_tr1=	93.5136p	targ=	4.0935n	trig=	4.0000n
static_power_high=	20.5288n	from=	4.0953n	to=	5.0000n
static_power_low=	61.5900n	from=	3.0565n	to=	4.0000n

توان مصرفی برای ساختار DCVSL :

مشابه حالت قبل با توجه به زمان های بدست آمده به بررسی توان مصرفی می پردازیم:

scmos_tf1=	65.9731p	targ=	3.0660n	trig=	3.0000n
scmos_tr1=	64.2107p	targ=	4.0642n	trig=	4.0000n
static_power_high=	76.0648n	from=	4.0642n	to=	5.0000n
static_power_low=	84.4617n	from=	3.0660n	to=	4.0000n

مجدداً با توجه به اینکه ترانزیستور های موجود در ساختار DCVSL تعداد بیشتری دارند و همچنین علاوه بر مقدار f ، f^{-} نیز ساختار شده است که توان مصرفی را افزایش خواهد داد.

(د)

اینبار برای محاسبه توان داینامیک بازه را از رسیدن ورودی به 50 درصد مقدار نهایی شروع می‌کنیم و پایان بازه نیز جایی است که خروجی رو مقدار نهایی ثابت شده است:

توان داینامیک ساختار static CMOS :

```
dynamic_power_high= 1.6481u from= 4.0250n to= 4.0953n
dynamic_power_low= 2.4906u from= 3.0250n to= 3.0565n
```


توان داینامیک ساختار DCVSL :

```
dynamic_power_high= 17.1233u from= 4.0250n to= 4.0642n
dynamic_power_low= 17.0357u from= 3.0250n to= 3.0660n
```

در این حالت نیز بدلیل تعداد بیشتر ترانزیستور ها و همچنین این دلیل که در ساختار های DCVSL کلیدزنی یا سویچینگ بسیار زیاد انجام می‌شود تا بجای یک خروجی دو خروجی را تغییر دهد توان داینامیک بیشتر است.

بخش دوم: NAND سه ورودی

مدار استفاده شده برای طراحی های این بخش:




(الف)

برای بررسی این بخش از فایل وکتور زیر استفاده می کنیم:

```

1 radix 1 1 1 1 1
2 vname CLK A B C Y
3 io i i i i o
4 tunit ns
5
6 slope 0.050
7 PERIOD 1
8 ODELAY 0.95
9
10 vih 1
11 vil 0
12 voh 0.75
13 vol 0.25
14
15 0 0 0 0 1
16 0 0 0 0 1
17 1 0 0 0 1
18 1 0 0 1 1
19 0 0 0 1 1
20 0 0 0 1 1
21 1 0 0 1 1
22 1 0 1 0 1
23 0 0 1 0 1
24 0 0 1 0 1
25 1 0 1 1 1
26 1 0 1 1 1
27 0 0 1 1 1
28 0 0 1 1 1
29 1 0 1 1 1
30 1 1 0 0 1
31 0 1 0 0 1
32 0 1 0 0 1
33 1 1 0 0 1
34 1 1 0 1 1
35 0 1 0 1 1
36 0 1 0 1 1
37 1 1 0 1 1
38 1 1 1 0 1
39 0 1 1 0 1
40 0 1 1 0 1
41 1 1 1 0 1
42 1 1 1 1 0
43 0 1 1 1 1
44 0 1 1 1 1
    
```

خروجی:



همانطور که مشاهده می‌شود خروجی موردانتظار است.

(ب)

زمان محاسبه شده برای تغییر خروجی از یک به صفر:

```
thl1= 9.2072p targ= 27.0342n trig= 27.0250n
```

(ج)

توان های مصرفی بدست آمده برای این بخش:


```
dcmos_tf1= 62.7951p targ= 27.0628n trig= 27.0000n|
dcmos_tr1= 432.9939p targ= 28.4330n trig= 28.0000n
static_power_high= 2.4686n from= 9.0000n to= 10.0000n
static_power_low= 27.9971n from= 27.0628n to= 28.0000n
dynamic_power_hl= 5.1291u from= 27.0250n to= 27.0628n
dynamic_power_lh= 1.2551u from= 28.0250n to= 28.4330n
```

با توجه به زمان های بدست آمده به اندازه گیری توان پرداختیم که در تصویر قابل مشاهده است.

(د)

برای اینکه پدیده charge sharing به خوبی مشاهده شود باید خروجی یک بوده و بیشترین تعداد خازن در حال شارژ شدن را دارا باشیم پس باید از قبل دشارژ شده باشند و همچنین راهی به زمین نداشته باشیم. بنابراین زمانی که $CLK=1$ است ترنزیشن $A, B, C(0,0,0) \rightarrow A, B, C(1,1,0)$ را برقرار می‌کنیم. تا بیشترین خازن در حال شارژ را دارا باشیم:


```
;charge sharing
0 0 0 0 1
0 0 0 0 1
1 0 0 0 1
1 1 1 1 0
0 1 1 1 1
0 1 1 1 1
1 1 1 1 0
1 0 0 0 1
0 0 0 0 1
0 0 0 0 1
1 0 0 0 1
1 1 1 0 1
```




همانطور که مشخص است در انتهای بازه زمانی (40ns) به بعد پدیده charge sharing کاملاً مشخص است.

(۵)

مطابق با مطالب گفته شده در درس از ساختار زیر استفاده می‌کنیم:



مشکل این حالت این است که مدار را به یک مدار ratioed تبدیل می‌کند و اگر مقدار نسبت w به L در ترانزیستور M_{bl} نسبت به بقیه ترانزیستورها کوچک نباشد مقاومت آن تاثیرگذار می‌شود و می‌تواند خروجی را دچار تغییر کند و آن را از صفر افزایش دهد.



همانطور که مشاهده می‌شود charge sharing و leakage تا حد بسیار خوبی بهبود یافته است.