



به نام خدا



دانشگاه تهران


دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال

گزارشکار پروژه چهارم

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224


1 و 2 و 3-



4-

برای تست از وکتور زیر استفاده می کنیم:

```
0 0 0 1
0 0 1 0
0 1 0 1
```



مشاهده می شود که خروجی ها مورد انتظار است. همچنین فایل ارور نیز خالی است.

-5

از وکتور زیر استفاده می‌کنیم:

```
1 1 0 0
0 1 0 1
1 1 0 0
```


به دلیلی های زیر می‌رسیم:

```
***** transient analysis tnom= 25.000 temp= 25.000 *****
thl= 11.9799p targ= 5.0370n trig= 5.0250n
tlh= 16.9348p targ= 4.0419n trig= 4.0250n
```


برای اندازه گیری تاخیر ها نیز از .measure استفاده می‌کنیم که نحوه استفاده از آن در تصویر زیر آمده است:

```
.measure tran thL trig V(A0) td = 5n val = 0.5 cross=1 targ V(Y) td = 5n val = 0.5 cross=1
.measure tran tLH trig V(A0) td = 4n val = 0.5 cross=1 targ V(Y) td = 4n val = 0.5 cross=1
```

تاخیر لو به های از روی نمودار:



تاخیر های به لو از روی نمودار:



برای درستی سنجی مقادیر بدست آمده یک اینورتر پایه از پروژه های قبل را شبیه سازی کردیم که در آن ماکسیمم دیلی در حدود 4.2ps بدست آمد. بنابراین 3RC حدودا این مقدار را دارد. بنابراین 21RC یعنی دیلی های به لو حدودا 29.4ps و 17RC یعنی دیلی لو به های حدودا 23.8ps می باشد. دلیل تفاوت این مقدار با تاخیر بدست آمده از شبیه سازی عدم دقیق بودن تاخیر المور است.

بخش دوم: طراحی رجیستر:

1-


در نهایت زمانیکه کلاک با یک برابر می شود خروجی در Q قابل مشاهده خواهد بود بنابراین این رجیستر از نوع Positive edge می باشد. از آنجایی که مدار مستقیماً به VDD یا GND متصل نیست و برای انتقال به خروجی از خازن استفاده کرده ایم بنابراین مدار Dynamic است.

2-

با توجه به نکات مطرح شده در درس setup time با دلیلی بخش T1 برابر است بنابراین مشابه حالت قبل با استفاده از دستور measure. به بررسی دلیلی این بخش می پردازیم. بنابراین با استفاده از ترنزیشنی که در آن کلاک مقدار مساوی صفر دارد و D عوض می شود این مقدار را محاسبه می کنیم.

0010->0100

```
t_setup= 116.1911p  targ= 9.1412n  trig= 9.0250n
```




3-

نیازی به محاسبه hold time نداریم و این زمان برابر با صفر است چرا که با تغییر کلاک T1 قطع خواهد شد و مقدار D تاثیری روی ادامه مدار نخواهد داشت.


برای پیدا کردن زمان های rise time و fall time بررسی می کنیم که چقدر طول می کشد تا سیگنال از مقدار 0.1 آن به 0.9 آن برسد و همچنین از 0.9 آن به 0.1 آن می رسد.

```
t_rise= 154.8621p  targ= 6.3401n  trig= 6.1852n
t_fall= 234.5070p  targ= 10.4309n  trig= 10.1964n
```

نمودار t_{rise} :




نمودار t_{fall} :




برای مقدار CLK-Q نیز از زمانی که کلاک 1 می شود تا خروجی را داشته باشیم را حساب می کنیم (50 درصد تا 50 درصد):

$t_{clk_q} = 229.6202p$ $targ = 6.2546n$ $trig = 6.0250n$




در اینجا برای دریافت CLK_bar از 5 اینورتر سری استفاده می‌کنیم. در زمان برابر بودن سیگنال های کلاک و کلاک بار یک مسیر مستقیم از D به Q وجود دارد که باعث عدم کارکرد مناسب رجیستر می‌شود.




-1

۲۷ اردیبهشت ۱۴۴۵
پنجشنبه Thu 16 May 2024




-2




بدلیل تاخیر موجود در مدار ها خروجی OUT1 در زمان مناسب آماده نخواهد شد که باعث می شود خروجی اصلی یعنی OUT را در کلاک بعدی دریافت کنیم.

3و4:


بیشترین فرکانس کاری ممکن تئوری که در بخش 5 سوال اول بدست آوردیم برابر با 29.4ps بود. پس از شبیه سازی به مقدار پریود 300ps متناظر با 1.67GHz می رسیم.




در پریود 100ps :



در پریود 200ps :



در پریود 250ps :



با کاهش پریود و افزایش فرکانس کاری مدار به دلیل اینکه تقریب المور تقریب دقیقی نیست و همچنین اینکه بخش AOI مدار دارای دیلی است بخش های مختلف مدار زمان کافی برای شارژ و دشارژ شدن را پیدا نخواهند کرد و مدار در فرکانس های بالا عملکرد مناسبی نخواهد داشت.