



به نام خدا



دانشگاه تهران


دانشکده مهندسی برق و کامپیوتر

الکترونیک دیجیتال

گزارشکار پروژه پنجم

نام و نام خانوادگی	علیرضا نجفی مطیعی
شماره دانشجویی	810100224

برای طراحی Layout مربوط به یک NAND4 شکل ترانزیستوری زیر را در نظر می گیریم.



مطابق مطالب تدریس شده در کلاس و همچنین ویدیو آموزشی گذاشته شده به طراحی مدار میپردازیم.

برای نود های خروجی، ولتاژ VDD و همچنین زمین مدار از METAL1 استفاده می کنیم.

برای طراحی ترانزیستور های pmos ابتدا یک N-WELL بزرگ قرار می دهیم تا سایر کامپوننت های مورد نیاز آن را روی آن قرار دهیم. در ادامه برای قرار دادن بدنه ترانزیستور PMOS از یک ناحیه N SELECT برای قرار دادن SOURCE و DRAIN ترانزیستور از یک ناحیه P SELECT استفاده می کنیم.


در هر دوی این بخش ها یک ناحیه ACTIVE قرار می دهیم و قسمتی از ناحیه اکتیو را برای قرار دادن کانکت های SOURCE, DRAIN و BULK به METAL1 اختصاص می دهیم سپس ACTIVE CONTACT را در این نواحی قرار می دهیم. باید دقت کنیم اندازه ACTIVE CONTACT باید یک مربع دو در دو باشد.

برای طراحی ترانزیستور های NMOS دیگر نیازی به N-WELL نیست و سایر مراحل بالا تکرار می شود با این تفاوت که از P SELECT برای بدنه ترانزیستور و از N SELECT برای SOURCE و DRAIN استفاده می کنیم.

برای گیت های تمامی ترانزیستور ها نیز از POLY استفاده می کنیم.

در طراحی ترانزیستور ها از روش دیفیوژن مشترک استفاده می کنیم.

در نهایت به طراحی زیر می رسیم که در صفحه بعدی آورده شده است:




قطعه کد خروجی مربوط به این Layout که شامل W و L ترانزیستور ها و خارن های پارازیتیک مهم نیز هست:

```
Cpar1 VDD 0 C=1.21161p
Cpar2 N1 0 C=22.95675f
* Warning: Node C has zero nodal parasitic capacitance.
Cpar3 N2 0 C=21.7485f
* Warning: Node D has zero nodal parasitic capacitance.
Cpar4 N3 0 C=18.12375f
Cpar5 GND 0 C=529.9935f
Cpar6 OUT 0 C=636.8565f
* Warning: Node A has zero nodal parasitic capacitance.
* Warning: Node B has zero nodal parasitic capacitance.

M1 OUT D VDD VDD PMOS L=6u W=10.5u AD=105p PD=41u AS=136.5p PS=47u
* M1 DRAIN GATE SOURCE BULK (252 13.5 258 24)
M2 OUT D N3 GND NMOS L=6u W=4.5u AD=160.5p PD=59u AS=16.875p PS=12u
* M2 DRAIN GATE SOURCE BULK (200 -30 206 -25.5)
M3 N3 C N2 GND NMOS L=6u W=4.5u AD=16.875p PD=12u AS=20.25p PS=13.5u
* M3 DRAIN GATE SOURCE BULK (186.5 -30 192.5 -25.5)
M4 N2 B N1 GND NMOS L=6u W=4.5u AD=20.25p PD=13.5u AS=21.375p PS=14u
* M4 DRAIN GATE SOURCE BULK (171.5 -30 177.5 -25.5)
M5 N1 A GND GND NMOS L=6u W=4.5u AD=21.375p PD=14u AS=189p PS=65u
* M5 DRAIN GATE SOURCE BULK (156 -30 162 -25.5)
M6 OUT C VDD VDD PMOS L=6u W=10.5u AD=105p PD=41u AS=136.5p PS=47u
* M6 DRAIN GATE SOURCE BULK (193 13.5 199 24)
M7 OUT B VDD VDD PMOS L=6u W=10.5u AD=105p PD=41u AS=136.5p PS=47u
* M7 DRAIN GATE SOURCE BULK (133.5 13.5 139.5 24)
M8 OUT A VDD VDD PMOS L=6u W=10.5u AD=105p PD=41u AS=136.5p PS=47u
* M8 DRAIN GATE SOURCE BULK (75 13.5 81 24)

* Total Nodes: 10
* Total Elements: 19
* Total Number of Shorted Elements not written to the SPICE file: 0
* Extract Elapsed Time: 0 seconds
```

کد را با اضافه کردن کتابخانه داده شده، منابع ولتاژ و همچنین فایل وکتور برای تست تکمیل می‌کنیم سپس آن را شبیه سازی کرده و نتایج را رسم می‌کنیم:




شکل موج مشاهده شده به همراه اینکه فایل err. کاملاً خالی است نشان دهنده این است که مدار به درستی کار می‌کند.

توالی داده شده در فایل وکتور:


```
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
```

به طراحی و مدار شکل زیر می‌پردازیم:




این مدار یک فلیپ فلاپ است که اصطلاحاً به آن positive-edge-triggered D flip-flop گفته می‌شود که از دو بخش تشکیل شده است. یک بخش ورودی شامل دو لچ در سمت چپ و یک بخش خروجی شامل یک لچ در سمت راست شکل که مربوط به خروجی است. زمانی که سیگنال کلاک صفر است سیگنال‌های خروجی بخش اول هر دو یک هستند و لچ خروجی نیز تحت تاثیر قرار نمی‌گیرد و وضعیت قبلی خود را حفظ می‌کند. زمانی که سیگنال کلاک از صفر به یک تغییر می‌کند تنها یکی از سیگنال‌های خروجی (با توجه به مقدار Data) صفر می‌شود و لچ خروجی را ست یا ریست می‌کند.


تصویر DFF طراحی شده در S-Edit:




شیفت رجیستر طراحی شده به وسیله بلوک های DFF در S-Edit :



پس از آن فایل های sp. و tpr. خواسته شده را خروجی می گیریم و فایل tpr. را در L-Edit باز می کنیم.
نمای اولیه فایل:



شکل های وسط آن:



خسته نباشی عاموو