

دانشگاه تهران دانشکدهٔ مهندسی برق و کامپیوتر

پروژهٔ نهایی درس طراحی کامپیوتری سیستم های دیجیتال Floating Point Arithmetic Unit

مدرس: دكتر بهاروند

اعضای گروه: علیرضا سالمی، رضا قنبری، امید بداقی، امیرحسین عبادی، مبینا شاه بنده

فهرست مطالب

۸	مقدمه	١
۸	١ _ ١ چكيده	
۸	۱ _ ۲ تاریخچه و کاربردها	
	۱ ـ ۳ نحوه عملکرد کلی	
	۱ ـ ۳ ـ ۱ ماژول های اصلی	
١٣	١ ــ٣ــ مدل طلايي	
	١_۴ پايهٔ رياضي	
	g Division عمليات تقسيم با استفاده از الگوريتم	
	۱ _ ۴_۲ عملیات جذر با استفاده از الگوریتم ng nth Root	
	توصیف معماری سیستم	۲
	Interface _Y	
77	Input Interface __\	
۲۵	Output Interface Y_1_Y	
۲۶	٢_٢ ماژول تقسيم	
	۱_۲_۲ ماژول div_unit	
	۲_۲_۲ ماژول combinational_div ساژول	
YV	۳_۲_۲ ماژول divider	
79	۲_۲_۲ تست قسمت های تقسیم	
79	Wrapper ۵_۲_۲ تقسیم	
٣٠	۲_۲_۶ تعداد مراحل اجراي الگوريتم تقسيم	
٣٠	۲_۲_۷ محاسبه جواب نهایی تقسیم	
٣١	۲ ـ ۲ ـ ۸ محاسبه توان نهايي	
٣٢	Overflow و ۹_۲_۲ سیست	
* *	۲ ۲ ه احل کنتران	

٣۴	۱۱_۲_۲ ماژول Wrapper
٣۵	٣_٢ ماژول جذر
٣۵	۲_۳_۱ پیادهسازی کلی
٣٧	۲_۳_۲ ماژول Input Wrapper
۴۲	۳_۳_۲ ماژول Exponent Handler
44	۴_۳_۲ ماژول Output Wrapper
۴۵	۲_۳_۵ ماژول SQRT
۴٧	۲_۳_۶ واحد كنترل
۴۸	۷_۳_۲ ماژول First One Finder
49	۲_۳_۸ ماژول sqrt_unit
۵۲	۲_۲ رسیدگی به حالات استثناء
٥٣	۲_۵ ماژول FPU
٥٣	۱_۵_۲ ماژول Input Interface
٥۴	۲_۵_۲ ماژولهای جذر و تقسیم
۵۴	۲_۵_۳ مالتی پلکسرهای خروجی
٥۴	۴_۵_۲ ماژول Output Interface
۵٧	٢_۶ واسط كاربرى
۵٧	۲_۶_۱ اسکریپت پایتون
۵۸	۲_۶_۲ اسکریپت TCL
۵۸	۲_۶_۳ فایل ورودی
۵۹	٢_ع_۴ فايل خروجي
۶٠	۱ شبیه سازی و تست۱
9	Test Bench _\mathbb{T}
۶٠	۳_۱_۱ ورودی و خروجی
9	٣_١_٢ ربست و خاتمه عمليات

9	۳_۱_۳ دادن ورودیها به ماژول اصلی
۶١	٣_١_۴ شمارنده کلاک
	۲-۳ نمونه هایی از تست مدار روی Wave
۶۳	۳-۳ درستی آزمایی
۶۵	۴ سنتز
99	۴ _ ۱ گزارش زمانی مدار
۶٧	۴_۲ گزارش کلاک
۶۸	۳_۴ گزارش Clock Interaction
۶۸	۴_۴ گزارش بهرهبرداری
۶۹	۴_۵گزارش توان
٧١	۴_۶ سایر گزارشهای موجود در فایل Log
٧١	۴_۶_۱ FSM های تشخیص داده شده و کدینگ جدید آنها .
٧٢	۲_۶_۴ گزارش سیمهایی با چند Driver
٧٢	۴_۶_۴ گزارش Component های مصرف شده
	۴_۶_۴ گزارش فضای مصرف شده توسط هر ماژول
	۵ نتیجه گیری۵
٧۶	م احع

فهرست تصاوير

11	شکل ۱: بخش های مختلف یک عدد ممیز شناور
	شکل ۲: شکل کلی مدار
۲٧	شکل ۳ : div_unit شکل ۳
۲۸	شکل ۴: قسمت های ترکیبی و ترتیبی ماژول تقسیم
٣٣	شكل ۵ : واحد كنترل ماژول تقسيم
٣۶	شكل ۶: ماژول SQRT
٣٨	شکل ۷: سیگنال های ورودی Input Wrapper برای ماژول جذر
۴۱	شکل ۸ : دریافت توان و اعشار در ماژول جذر
۴۲	شكل ۹ : واحد كنترل Input Wrapper ماژول جذر
۴۳	شكل ۱۰: Exponent Handler ماژول جذر
44	شكل Output Wrapper : ۱۱ ماژول جذر
۴٧	شكل ۱۲ : مسير داده ماژول SQRT
۴۸	شکل ۱۳ : واحد کنترل ماژول جذر
49	شکل ۱۴ : ماژول first_one_finder
	شکل ۱۵ : ماژول sqrt_unit
	شكل ۱۶ : مسير داده ماژول FPU
۵۶	شكل ۱۷ : واحد كنترل ماژول FPU
۶١	شكل ۱۸ : نتيجه شبيه سازى – عمليات تقسيم _ ۱
۶۲	شکل ۱۹: نتیجه شبیه سازی – عملیات جذر ۱
۶۲	شكل ۲۰ : نتيجه شبيه سازى – عمليات تقسيم _ ۲
	شکل ۲۱: نتیجه شبیه سازی _ عملیات جذر _ ۲
۶۵	شکل ۲۲ : نقشه قرار گیری مدار روی بورد

فهرست جداول

77	جدول ۱ : مقادير مختلف Operation ها
74	جدول ۲ : مقادير مختلف Flag ها
۵۲	جدول ۳: حالت های خاص برای تقسیم
۵۲	جدول ۲ : حالت های خاص برای جذر
99	جدول ۵ : گزارش زمانی سنتز
99	جدول ۶ : گزارش زمانی پیاده سازی
۶٧	جدول ۷ : گزارش کلاک
۶۸	جدول ۸ :گزارش Clock Interaction
۶۸	جدول ۹ :گزارش بهره برداری
۶۹	جدول ۱۰ : گزارش توان
٧١	جدول FSM : ۱۱ های فایل Log
٧٢	جدول ۱۲ : گزارش سیم های با چند Driver
٧٢	جدول ۱۳ : گزارش Component های مصرف شده
٧٣	جدول ۱۴ : گزارش فضای مصرفی هر ماژول

جدول فعاليت اعضاء گروه

	ارزيابي اوليه	پیادەسازى	تست	سنتز	گزارش
مبينا شاه بنده	يافتن الگوريتم	ماژول تقسیم	اسکریپت پایتون و	بررسی شماتیک	تدوین صفحات و
	تقسيم		TCL و تست کلی		توضيح بخش تست
					و اسکریپت
امید بداقی	يافتن الگوريتم	ماژول تقسیم	واحد تقسیم و تست	بررسی شماتیک	نگارش ب خ ش
	تقسيم		کلی		پیادەسازى
اميرحسين	يافتن مدل طلايي	ماژول جذر	اتصال مدل طلایی به	بررسی شماتیک	نگارش مقدمه و
			فرایند تست و تست		توضيح مدل طلايى
عبادی			کلی		
رضا قنبرى	يافتن الگوريتم جذر	ماژول جذر	واحد جذر و تست	انجام سنتز و	نگارش بخش
			کلی	اجرای تست	پیادەسازى
				فانکشنال پس از	
				سنتز	
عليرضا سالمي	يافتن الگوريتم جذر	رابطهای ورودی	نوشتن کد ارزیابی	انجام سنتز و	نگارش بخش ارزیابی
		خروجی	کننده برای ماژول	اجرای تست	ریاضی و نتایج سنتز
			اصلی و تست کلی	فانکشنال پس از	
				سنتز	

۱ مقدمه

۱ _ ۱ چکیده

در این پروژه یک واحد پردازش محاسبات اعشاری با استفاده از زبان های توصیف سخت افزار ، دارای قابلیت های تقسیم و جذر پیاده سازی شده است. کاربر با وارد کردن اعداد اعشاری با دقت واحد یا دقت مضاعف مورد نظر خود و هم چنین تعیین کردن عملیات منتخب خویش، پاسخ دقیق عملیات را بدست می آورد. در این پروژه برای آزمودن صحت عملکرد پاسخ های خروجی از کتابخانه mpmath که به زبان پایتون پیاده سازی شده است، استفاده شده است. الگوریتم های بهینه جذر و تقسیم انتخاب شده در بخش 1-4 به تفصیل توضیح داده شده است.

۱ ــ ۲ تاریخچه و کاربردها

در گذشته سیستم های کامپیوتری شامل یک بخش جداگانه پردازش محاسبات اعشاری نبودند بلکه عملیات های ریاضیاتی خود را توسط یک پردازنده مکمل انجام میداند. برای مثال حضور یک واحد پردازشی اعشاری در داخل واحد پردازنده گرافیکی" الزامی بود و تمامی عملیات های اعشاری توسط این واحد صورت میگرفت. روش دیگر انجام عملیات های وابسته به ممیز شناور و توسط نرم افزار ها بود که در این حالت سربار کاری واحد پردازش مرکزی افزوده گردیده و از سخت افزار خاص منظور برای محاسبات اعشاری استفاده نمی گشت. یکی از روش های محاسبات نرم افزاری استفاده از توابع مثلثاتی و هذلولوی قادر به انجام عملیات استفاده از توابع مثلثاتی و هذلولوی قادر به انجام عملیات امال وابسته به ممیز شناور در سطح نرم افزار می شوند. در سری های ,80287 (حدود سال ۱۹۸۹) از این روش ها برای محاسبات اعشاری استفاده می شد. از دهه ۱۹۹۰ به بعد بیشتر ریزپردازنده ها از یک یا چند واحد محاسباتی اعشاری استفاده میکه دند.

¹ Single precision

² Co-processor

³ Graphical processing unit

⁴ Floating point

⁵ Central processing unit

⁶ Coordinate rotation digital computer

در معماری های فعلی کامپیوتر ها بخش ممیز شناور و صحیح از یکدیگر جدا شده اند و برای مثال رجیستر های خاص منظوره برای ممیز شناور در نظر گرفته شده است. در معماری x87 اینتل که زیرمجموعه ای از دستورات معماری معروف x86 اینتل است، از یک واحد پردازش اعشاری برای اعداد اعشاری استفاده شده است که همراه واحد پردازش مرکزی های دیگر x86 کار میکند و با مجموعه دستورالعمل خاصی که در دسترس میگذارد، محاسبات اعشاری را تسریع می کند. البته در دستورالعمل های این پردازنده قابلیت های اندک محاسباتی مانند جمع، تفریق و مقایسه به همراه برخی توابع پیچیده تر ریاضیاتی مانند محاسبه تانژانت صورت میگیرد. پیش از اضافه شدن این واحد محاسباتی به پردازنده ها، کامپایلرها می بایست از فراخوانی های کند کتابخانه ای استفاده میکردند.

در دهه 1980 در معماری های ارائه شده توسط IBM مکان سوکتی برای یک واحد پردازش اعشاری دیده میشد که کاملا جدا از ساختار واحد پردازش مرکزی تعبیه شده بود. اینگونه واحد پردازش اعشاری ها امروزه نیز در واحد های ریزپردازنده و کامپیوتر های تک بردی دیده می شود که در صورت اضافه کردن آنها به بورد مورد نظر و استفاده از محیط های یکپارچه سازی نرم افزاری خاص خودشان، می توان سرعت پردازش اعشاری را در این سیستم ها بالا برد.

همانطور که مکرراً ذکر شد، از نقاط مثبت و کاربرد های واحد پردازش اعشاری تسریع عملیات هایی است که بر پایه ی محاسبات ریاضی اعشاری هستند. همچنین امروزه در واحدهای پردازش اعشاری با استفاده از خط انتقال³، سرعت بخشی به دریافت و دستورالعمل ها و بازدهی بیشتر اتفاق افتاده است. اما از طرفی به هنگام برنامه ریزی کردن این دستورات در خط انتقال به علت اینکه مانند بقیه دستورات عادی نیستند، باید عملیات های برنامه ریزی بسیار با دقت انجام شوند و هر دستور بعد از مدت زمان معین (به عنوان مثال ۱۴ سیکل زمانی) از خط انتقال خارج شود و جواب را به باس خروجی بدهد. در غیر اینصورت دچار تداخل بین دستورات می شویم و سیستم به حالت غیر مطلوبی می رود.

¹ Instruction set architecture

² Single-board computer

 $^{^3}$ IDE

⁴ Pipeline

⁵ Load

⁶ Scheduling

انواع مدل های مختلف واحد پردازش اعشاری را می توان در مدار های مختلف دید اما همانطور که ذکر شد در حالت کلی به سه دسته تقسیم میشوند. دسته اول همان کتابخانه های موجود نرم افزاری هستند که به اصطلاح به عنوان واحد پردازش اعشاری عمل میکنند. این کتابخانه ها با استفاده از واحد پردازش مرکزی به ترتیب دستورات معادل این واحد را ایجاد کرده و با سرعت کندتری نسبت به حالت فیزیکی واحد پردازش اعشاری محاسبات خود را انجام می دهد. البته از طرفی از لحاظ هزینه و مکان روی بورد دارای مزیت نسبت به واحدهای فیزیکی است. دسته دوم این پردازنده ها بصورت قابل اضافه شدن هستند که می توان آنها را با اتصال به بورد کامپیوتر خود و نصب درایور مخصوص در پردازش های اعشاری استفاده نمود. دسته سوم نیز بصورت مشخص از ابتدا در روی بورد قرار گرفته اند و در کنار سایر واحد های پردازنده عملیات اعشاری را با مجموعه دستورات مشخص خود انجام می دهند. امروزه بیشتر دسته سوم این پردازنده ها مورد توجه طراحان سیستم های کامپیوتری قرار گرفته که علت عمده آن بهینه بودن و سرعت بالا این مدل طراحی است.

با توجه به اینکه محاسبات اعشاری اهمیت بسیار زیادی پیدا کرده است، شرکت هایی مانند Intel با قرار دادن یک واحد پردازش اعشاری _ که از محاسبات تجاری بهره می گیرد_ روی بورد خود استفاده می کنند. این پردازنده میتواند اعداد صحیح تا دقت 10^{18} را بصورت کاملا دقیق و بدون خطا محسابه کند و اعداد بزرگتر از این مقدار را رند کند. هم چنین این واحد پردازشی از قابلیت های دیگری مانند رند کردن جهت دار، پشتیبانی از اعداد بسیار کوچک و برنامه های جدا برای کنترل کردن استثنائات بهره می برد.

استاندارد IEEE مميز شناور

در استانداردهای IEEE استاندارد ۷۵۴ مباحث مربوط به ممیز شناور را توضیح می دهد. این استاندارد مباحث زیر را یوشش میدهد:

۱. فرمت های معماری اعداد: مجموعه ای از اعداد دودویی و دهدهی که شامل اعداد متناهی، نامتناهی و NaN می باشد

¹ Commercial computing

² Gradual underflow

³ Exception handlers

⁴ Binary

⁵ Decimal

۲. فرمت تبدیل اعداد: تبدیل های مورد استفاده برای تغییر داده از یک encoding به دیگری
 برای بهینه شدن فرآیند ها


٣. قواعد رند كردن

۴. عملیات ها: عملیات های حسابی و مثلثاتی استاندارد

۵. کنترل کردن حالات استثناء

فرمت اعداد

اعداد ممیز شناور به دو حالت دقت واحد و مضاعف هستند که به ترتیب m بیت و p بیت میباشند. در شکل زیر حالت p بیت را مشاهده می کنید. این عدد p بیت شامل p بیت علامت، p بیت توان و p بیت اعشار است.



شکل ۱: بخش های مختلف یک عدد ممیز شناور

اعداد ممیز شناور مضاعف که ۶۴ بیتی هستند دارای ۱ بیت علامت، 11 بیت توان و ۵۳ بیت اعشار است.

نحوه محاسبه اعداد مميز شناور دقت واحد به صورت زير است:

$$value = (-1)^{sign} * 2^{exponent-127} * (1 + \sum_{1}^{23} frac_{23-i} * 2^{-i})$$

نحوه محاسبه اعداد مميز شناور دقت مضاعف به صورت زير است:

$$value = (-1)^{sign} * 2^{exponent-1023} * (1 + \sum_{1}^{52} frac_{52-i} * 2^{-i})$$

در این پروژه عملیات های مربوط به اعداد به فرمت نرمال پشتیبانی می شوند. هم چنین اعداد INF و NaN و صفر نیز پشتیبانی می شود و تنها اعداد غیر نرمال که درواقع بخش توان آنها صفر است، پشتیبانی نمی شود و عملیات با آنها باعث ایجاد استثناء می گردد.

١ ـ ٣ نحوه عملكردكلي

١ _٣_١ ما رول هاى اصلى

ماژول های اصلی از دید کلی در زیر آمده اند:

١. ماژول ورودي

این ماژول ورودی های مورد نظر کاربر را دریافت کرده و هم چنین از کاربر عملیات مورد نیاز را نیز دریافت میکند. علاوه بر آن شرایط دقت واحد یا مضاعف بودن ورودی ها را نیز دریافت می کند. حال بر اساس اینکه عملیات، جذر یا تقسیم است و اینکه اعداد ورودی به كدام فرمت اعداد اعشاري هستند، ورودي هاي متناظر براي هر ماژول را ايجاد ميكند.


۲. ماژول های عملیات

این بخش شامل دو ماژول اصلی است که عملیات های متناظر را انجام می دهند. ماژول تقسیم دو عدد را دریافت می کند و بعد از انجام عملیات لازم بر روی ورودی داده شده توسط ماژول ورودی (بدست آوردن توان و عدد داده شده در بیت های ورودی)، محاسبات مربوطه به عملیات متناظر را آغاز می کند.

٣. ماژول خروجي

این ماژول نیز پاسخ حاصل عملیات های تقسیم و جذر را دریافت میکند و آنها را به فرمت مورد پسند خروجی در می آورد. بعبارتی دیگر خروجی حاصله از ماژول های عملیاتی را بصورت استاندارد اعشاری در ۴۴ بیت به نمایش می گذارد.

¹ De-normal



١ ـ٣ ـ٢ مدل طلايي

همانطور که گفته شده از کتابخانه mpmath بعنوان مدل طلایی در این پروژه استفاده شده است. این کتابخانه دارای بخش های متعدد محاسباتی ریاضی برای اعداد اعشاری با اعشار نامحدود است. این کتابخانه از داده ها با نوع های حقیقی و مختلط اعشاری پشتیبانی می کند. این داده ها را با شی هایی با نوع mpc و mpf به ترتیب بازمی گرداند. هم چنین این کتابخانه ماتریس ها را نیز پشتیبانی میکند. مقادیر خاص نیز با دو نوع NaN و INF مشخص می شوند.

برپاکردن° کتابخانه در پایتون

برای این کار بایستی ابتدا در فایل پایتون موردنظر تمامی کتابخانه های mpmath را شامل کنیم و سپس در رابط کاربری تحت فرمان از تابع sqrt برای جذر و از تقسیم معمولی برای تقسیم استفاده کنیم. در این حالات اگر اعداد ما حقیقی باشند، خروجی نمایش داده شده یک mpf است که بایستی

¹ Mpmath floating point

² Mpmath complex

³ Not a number

⁴ Infinite

⁵ Setup

⁶ Include

مقدار ممیز شناور آن را از این شی خارج کنیم. برای این کار نیز کافی است حاصل خروجی تابع صدا زده شده را به تابع float دهیم تا خروجی مورد نظر ممیز شناور را بازگرداند.

توابع موردنیاز برای تقسیم و جذر

توابع مورد نیاز برای محاسبه جذر در فایل libintmath.py موجود است که با استفاده تابع isqrt_small_python و تابع isqrt_fast_python عملیات را انجام می دهد. در تابع اولی در صورتیکه عدد اعشاری از حدی کوچکتر باشد از جذر پایتون استفاده می کند و در غیر اینصورت با استفاده از عملیات های بیتی و الگوریتم نیوتن محاسبه جذر را انجام می دهد. تابع دیگر که با سرعت بیشتر این عملیات را انجام می دهد در پیاده سازی از الگوریتم نیوتن استفاده می کند. تفاوت این دو مدل پیاده سازی این است که در تابع اولی با استفاده از حلقه while شروع به پیمایش و نزدیک شدن به عددی می کند که حاصل جذر می باشد ولی در تابع دومی با استفاده از تابع و نزدیک شدن به عددی می کند که حاصل جذر می باشد ولی در تابع دومی با استفاده از تابع و کنیم. لذا الگوریتم اصلی پیاده سازی جذر در این مدل طلایی، الگوریتم نیوتن است.

هم چنین برای پیاده سازی عملیات تقسیم در فایل libmpf.py تابع mpf_div این عملیات را انجام میدهد. در این تابع نیز عملیات بیتی اعمال شده و بعد از بدست آوردن حاصل برای جواب از تابع normalize استفاده شده است که به ترتیب علامت و خارج قسمت و باقی مانده را بصورت ممیز شناور بدست آورده و این تابع یک چندتایی نرمال شده را به عنوان جواب نهایی باز می گرداند.

توابع ذکر شده در بالا دارای یک سری توابع رابط هستند که به وسیله آنها به رابط کاربری خط فرمان متصل میشود. این توابع عملیات های چک کردن صحیح بودن فرمت عدد و تقسیم بخش های مختلف آن را در دستور کار خود دارند.

² Command line interface

¹ Tuple

۱_۴ یایهٔ ریاضی

در ۳ مورد بعد، اعمال را با نتیجه عدد صحیح فرض کنید. علت آن است که در دنیای دیجیتال، نمایش اعداد صحیح ساده تر است و در صورت نیاز به اعداد حقیقی، از پروتکلهایی استفاده میکنیم که اعداد اعشاری را به صورت اعداد صحیح مدل کنند.

۱. اگر عددی باینری در رقم 2n ام (با شروع از یک) یا بالاتر خود مقدار یک داشته باشد، پس از اجرای الگوریتم جذر در رقم n ام یا بزرگتر از آن مقدار یک خواهد داشت.

اثبات: اگر عدد مورد نظر را به صورت جمع توان هایی از ۲ بنویسیم داریم:

$$input = \sum_{p=0}^{\log(input)} 2^p * input[p]$$

بنابراین اگر از عبارت بالا جذر بگیریم در کوچکترین حالت برای input فقط رقم 2^{2n-1} ام آن مقدار یک دارد و سایر ارقام صفر هستند؛ پس $2^{2n-1}=2^{2n-1}$ خواهد بود و با اعمال جذر، داریم $\frac{2^n}{\sqrt{2}}=\frac{2^{2n-1}}{\sqrt{2}}=\sqrt{2^{2n-1}}$ که چون مقدار جذر ۲ از خود ۲ کمتر است ولی از یک بیشتر است، به معنای آن است که در رقم n ام خود مقدار یک دارد و نه n ام. حال هر عدد بزرگتری از کمترین مقدار tinput را جذر بگیریم، مقدار آن از جذر کمترین مقدار tinput بیشتر است؛ پس در رقمی برابر یا بزرگتر از n مقدار یک دارد. در صورتی که عدد باینری در رقم n ام خود (با شروع از یک) مقدار یک داشته باشد، به وضوح پس از اجرای الگوریتم جذر در رقم n ام مقدار یک خواهد داشته

۲. اگر بزرگترین رقمی که عددی باینری در آن مقدار یک دارد در بیت 2n ام یا کمتر باشد، پس از اجرای الگوریتم جذر در رقم n ام یا کمتر از آن مقدار یک خواهد داشت.

اثبات: اگر عدد مورد نظر را به صورت جمع توان هایی از ۲ بنویسیم داریم:

$$input = \sum_{p=0}^{\log(input)} 2^p * input[p]$$

بنابراین اگر از عبارت بالا جذر بگیریم در بزرگترین حالت input، تمام رقمهای 2n ام تا اول مقدار یک خواهند داشت. از طرفی می دانیم که:

$$2^{2n} - 1 = 2^{2n-1} + 2^{2n-2} + \dots + 2 + 1$$

پس input در بزرگترین حالت خود برابر $1-2^{n}$ خواهد بود و به وضوح مقدار آن input از 2^{2n} کمتر است. میدانیم جذر 2^{2n} کوچکترین عددی است که در رقم 2^{n} ام خود مقدار یک دارد پس \sqrt{input} در رقم n ام یا کمتر مقدار یک خواهد داشت. در صورتی که عدد باینری در رقم 2^{n} ام خود (با شروع از یک) مقدار یک داشته باشد، به وضوح پس از اجرای الگوریتم جذر در رقم n ام مقدار یک خواهد داشت.

۳. اگر عددی در رقم 2n ام خود مقدار یک داشته باشد و همه ارقام بزرگتر از 2n صفر باشند، جذر آن در رقم n ام خود مقدار یک دارد.

اثبات: با در نظر گرفتن موارد اثبات شده در قسمت یک و دو، درمی یابیم که اشتراک این دو بخش رقم n ام است. بنابرین عبارت فوق ثابت می شود.

۴. اگر اپراتور صحیح L (اپراتوری که مقدار خروجی آن عددی صحیح است) داشته باشیم و بخواهیم به کمک آن اپراتور حقیقی S (خروجی آن عدد حقیقی است) را پیاده سازی کنیم، داریم:

$$S(input) = L(input * 2^k) * 2^r$$

که r و k به دقتی که میخواهیم تبدیل انجام شود بستگی دارد. می توان عبارت فوق را ثابت کرد اما به دلیل پیچیدگی زیاد این عمل، در اینجا فقط این عبارت را برای اپراتور های تقسیم و جذر ثابت می کنیم.

اثبات برای جذر

فرض کنید بخش صحیح جذر عدد ورودی باینری input برابر و قسمت بعد از ممیز آن نیز \inf_z باشد. فرض کنید بخواهیم با دقت m رقم اعشار را محاسبه کنیم. در این صورت داریم:

$$\sqrt{input * 2^{2m}} = inp_z.inp_f * 2^m$$

این عبارت به این معناست که قسمت صحیح حاصل فوق، شامل m رقم پر ارزش inp_f نیز خواهد بود. با این تفاسیر، اگر اپراتور L جذر صحیح عدد m m را محاسبه کند، m رقم از inp_f را نیز محاسبه خواهد کرد. بنابراین می توان با دقت m رقم، ارقام قسمت اعشاری را نیز محاسبه کرد. پس اپراتور m کافیست که حاصل m m را بر m را بر m تقسیم کند تا m رقم اعشاری به سرجای خود برگردند.

اثبات برای تقسیم

فرض کنید در تقسیم عدد input1 به عدد input2 قسمت صحیح جواب برابر res_z و قسمت بعد از ممیز برابر res_f باشد. فرض کنید بخواهیم با دقت m رقم اعشار را محاسبه نمائیم. در این صورت داریم:

$$\frac{input1 * 2^m}{input2} = res_z. res_f * 2^m$$

ایس عبارت به ایس معناست که قسمت صحیح حاصل فوق، شامل m رقم پر اورز m بنیز خواهد بود. با ایس تفاسیر، اگر اپراتور m تقسیم صحیح عدد اورز m بنیز خواهد بود. با ایس تفاسیر، اگر اپراتور m رقم از m با m رقم اعشاری به سرجای خود برگردند.

۱_۴_۱ عملیات تقسیم با استفاده از الگوریتم Long Division

در ریاضیات روش long division به عنوان روشی استاندارد برای انجام تقسیم اعداد بر یک دیگر کاربرد دارد و به اندازه ای ساده است که در محاسبات دستی نیز مورد استفاده قرار می گیرد. در این روش تقیسم به مراحل ساده تری شامل تفریق و جمع تبدیل می گردد اما بر خلاف روش های دیگر تقسیم به وسیله تفریق، هزینه آن از مرتبه $o((\log n)^2)$ است. برای دریافت اطلاعات بیشتر در باره این روش می توانید به این لینک مراجعه فرمایید.

۱-۱-۱ مراحل اجرای الگوریتم Long Division

اگر بخواهیم عدد N را بر D تقیسیم کنیم به صورت زیر عمل می کنیم:

```
if D = 0 then error (Division By Zero) Q \coloneqq 0 R \coloneqq 0 for i \coloneqq n-1 \dots 0 do R \coloneqq R \ll 1 R(0) \coloneqq N(i) if R \ge D then R \coloneqq R - D Q(i) \coloneqq 1 end
```

end

پس از کامل شدن اجرای الگوریتم فوق، حاصل خارج قسمت تقسیم در Q و مقدار باقی مانده در R قرار دارد.

۱ ـ ۲ ـ ۱ ـ ۲ بررسی پیچیدگی زمانی الگوریتم Long Division

اگر عدد N را بر M تقسیم کنیم، در این صورت تعداد بیتهای لازم برای نمایش آنها برابر $\log M$ و $\log M$ است. برای انجام هر تقسیم، چون از جمع کننده استفاده می شود

و بیت نقلی منتقل می شود، هزینه تفریق عدد N از N برابر (((log(max(M,N))) الله برابر (((log(max(M,N))) است. در هر حلقه از اجرای الگوریتم، یک بار تفریق رخ خواهد داد و الگوریتم در مجموع، به اندازه M log دفعه اجرا می شود. بنابرین هزینه اجرای الگوریتم فوق به صورت زیر است.

با فرض اینکه
$$M = o(n)$$
 و $M = o(n)$ بنابراین:

$$T(n) = o(\log n) * o(\log n) = o((\log n)^2)$$

۱_۴_۱ اثبات درستی الگوریتم Long Division

به منظور مشاهده جزئیات مربوط به اثبات ریاضی کامل مربوط به الگوریتم، میتوانید به این <u>لینک</u> مراجعه فرمایید.

۱_۴_۱ براى اعداد Long Division براى اعداد ۴_۱

برای پیاده سازی الگوریتم تقسیم دو عدد به فرمت floating point به کمک long division کار را به دو بخش تقسیم میکنیم.

در بخش اول به محاسبه حاصل تقسیم بخش اعشاری به یکدیگر میپردازیم. الگوریتم long در بخش اول به محاسبه قسمت صحیح (بعد از ممیز) تقسیم دو عدد بر یکدیگر را بر میگرداند. برای محاسبه قسمت اعشاری از روش استبات شده در بخش ۴ ام قسمت پیشنیازهای اثبات الگوریتم که توضیح داده شد، استفاده میکنیم. پس داریم:

اگر بخواهیم عملیات را روی دو عدد با دقت واحد باشند انجام دهیم، عددی را که تقسیم می شود را به اندازه ۲۴ واحد به چپ شیفت می دهیم. در این صورت ۲۴ رقم از قسمت اعشاری حاصل تقسیم نیز محاسبه خواهد شد. چون برای بازسازی و تبدیل دوباره عدد حاصل به فرمت دقت واحد به ۲۳ رقم اعشار نیاز است، به این شکل ارقام مورد نظر تولید خواهد شد.

اگر بخواهیم عملیات را روی دو عدد دقت مضاعف انجام دهیم، عددی را که تقسیم می شود را به اندازه ۵۳ واحد به چپ شیفت می دهیم. در این صورت ۵۳ رقم از قسمت اعشاری حاصل تقسیم نیز محاسبه خواهد شد. چون برای بازسازی و تبدیل دوباره عدد حاصل به فرمت دقت مضاعف به ۵۲ رقم اعشار نیاز است، به این شکل ارقام مورد نظر تولید خواهد شد.

در بخش دوم به محاسبه توان عدد حاصل از تقسیم میپردازیم. وقتی دو عدد به یکدیگر تقسیم شوند، توانهای آنها از هم کم خواهند شد و با مقداری ثابت جمع می شود تا به فرمت مورد نیاز برای اعداد floating point دریاید. در اینجا صرفا الگوریتم مورد استفاده و شیوه استفاده از آن را بیان کردیم. جزئیات پیاده سازی ها و نقاط مرزی در قسمت توضیح پیاده سازی مفصلا بیان خواهد شد.

۱_۴_۲ عملیات جذر با استفاده از الگوریتم Shifting nth Root

در ریاضیات ریشه n ام یک عدد از حل معادله $x^n=A$ به دست می آید و مقدار آن برابر $x^n=n$ است. در این روش، مقدار ریشه $x^n=n$ ام یک عدد، به صورت رقم به رقم و هر رقم در یک مرحله محاسبه می شود و هنگامی که یک رقم محاسبه شود مقدار آن قطعی است و در محاسبات ارقام بعدی، مقدار آن عوض نخواهد شد. الگوریتم ذکر شده برای هر پایه (base) قابل محاسبه است و روش پیاده سازی آن برای هر پایه، با تغییر اندکی نسبت به پایه قبلی قابل انجام است. همچنین در شرایطی خاص، میتوان داده های سریال را نیز به وسیله این الگوریتم پیاده سازی کرد. دقت کنید این الگوریتم فقط قادر به محاسبه ریشه صحیح اعداد است. برای مثال در صورتی که عدد x^n به عنوان ورودی داده شود مقدار خروجی آن برابر x^n خواهد بود. در ادامه فرایند تبدیل این الگوریتم به الگوریتم به این این الگوریتم به این اله به این اله به این اله به این الگوریتم به این اله به به این اله به این اله به این اله به این اله به به این اله به به این اله به این اله به به

۱-۲-۴ مراحل اجرای الگوریتم Shifting nth Root

اگر بخواهیم ریشه دوم عدد num را محاسبه کنیم داریم:

```
res = 0
bit = 1 « N-2
while (bit > num) begin
    bit »= 2;
end
while (bit != 0) begin
```

در پایان حاصل جذر در متغیر res قرار دارد.

۱ ـ ۲ ـ ۲ ـ ۲ بررسی پیچیدگی زمانی الگوریتم Shifting nth Root

 \mathbb{N} عدد \mathbb{N} را بر \mathbb{N} تقسیم کنیم، در این صورت تعداد بیتهای لازم برای نمایش آنها برابر \mathbb{N} او \mathbb{N} \mathbb{N} است. برای انجام هر جمع، چون از جمع کننده استفاده می شود و بیت نقلی منتقل می \mathbb{N} while است. قسمت حلقه \mathbb{N} \mathbb{N}

با فرض اینکه
$$M=o(n)$$
 و $M=o(n)$ بنابراین: $T(n)=o(logn)*o(logn)=o((\log n)^2)$

توجه: در لینک ارائه شده در قسمت قبل هزینه این الگوریتم با پیاده سازی نرمافزاری امده است و به همین دلیل با محاسبات فوق متفاوت است.

۱ ـ ۲ ـ ۲ ـ ۳ اثبات درستی الگوریتم

به منظور مشاهده جزئیات مربوط به اثبات ریاضی کامل مربوط به الگوریتم، میتوانید به این لینک مراجعه فرمایید.

۱_۲_۴ الگوریتم Shifting nth Root برای اعداد ۲_۴ الگوریتم

برای پیاده سازی الگوریتم جذر یک عدد به فرمت floating point به کمک shifting nth root کار را به دو بخش تقسیم میکنیم.

در بخش اول به محاسبه حاصل جذر بخش اعشاری می پردازیم. الگوریتم shifting nth root فقط جواب قسمت صحیح (بعد از ممیز) جذر عدد را بر می گرداند. برای محاسبه قسمت اعشاری از روش اثبات شده در بخش ۴ ام قسمت پیش نیازهای اثبات الگوریتم که توضیح داده شد، استفاده می کنیم. پس داریم:

- I. اگر بخواهیم عملیات را روی عدد با دقت واحد انجام دهیم، اگر توان عدد ورودی زوج باشد، عدد ورودی را به اندازه ۲۳ بیت و اگر توان فرد باشد، به اندازه ۲۶ بیت به چپ شیفت میدهیم. به این ترتیب در ازای هر دو حالت زوج یا فرد بودن توان، تعداد ۲۳ بیت رقم بعد از اعشار برای حاصل جذر محاسبه می شود. برای بازسازی عدد به صورت دقت واحد، به ۲۳ بیت اعشاری نیاز است که داریم؛ پس می توان عدد را بازسازی کرد.
- II. اگر بخواهیم عملیات را روی عدد با دقت مضاعف انجام دهیم، اگر توان عدد ورودی زوج باشد، عدد ورودی را به اندازه ۵۲ بیت و اگر توان فرد باشد، به اندازه ۵۳ بیت به چپ شیفت میدهیم. به این ترتیب در ازای هر دو حالت زوج یا فرد بودن توان، تعداد ۵۲ بیت رقم بعد از اعشار برای حاصل جذر محاسبه میشود. برای بازسازی عدد به صورت دقت واحد، به ۵۲ بیت اعشاری نیاز است که داریم؛ پس میتوان عدد را بازسازی کرد.

در بخش دوم به محاسبه توان عدد حاصل از جذر می پردازیم. اگر توان عدد زوج باشد به دو تقسیم می شود. اگر توان عدد فرد باشد، ابتدا با یک جمع شده و سپس به دو تقسیم می شود. در هر دو حالت، عدد حاصل از تقسیم بر دو با مقداری ثابت جمع می شود تا به فرمت مورد نیاز برای اعداد floating point دریاید. در اینجا صرفا الگوریتم مورد استفاده و شیوه استفاده از آن را بیان کردیم. جزئیات پیاده سازی ها و نقاط مرزی در بخش ۲ مفصلا بیان شده است.

۲ توصیف معماری سیستم

Interface _Y

Input Interface __Y

این ماژول کاملا combinational است و ورودیهای خود را به شکلی واحد به قطعات با معنا (مانند توان و اعشار و علامت) تبدیل میکند تا سایر ماژولها بتوانند راحت تر از ورودی داده شده استفاده کنند. همچنین این ماژول وضعیت اعداد ورودی و نوع آنهارا مشخص کرده و در اختیار سایر ماژولها قرار میدهد.

ورودى

IEEE754 عدد ورودی به فرمت inpA, inpB . ۱

۲. operation: نوع عملیاتی که باید روی داده ورودی انجام شود که مطابق جدول زیر است:

جدول ا: مقادير مختلف Operation ها

ورودی	نوع عمليات
00	تقسيم با دقت واحد
01	جذر با دقت واحد
10	تقسيم با دقت مضاعف
11	جذر با دقت مضاعف

خروجي

: flagsA, flagsB .I

برای ساخت سیگنال های فوق از جدول و تعاریف زیر کمک گرفتیم:

- a. De-normal: اگر بیتهای 23 تا 30 برای دقت واحد و بیتهای 52 تا 62 برای دقت مضاعف صفر باشد.
- Zero .b: اگر بیت های 0 تا 30 برای دقت واحد و بیتهای 0 تا 62 برای دقت مضاعف صفر باشد.
- د. Inf: برای دقت واحد اگر بیت های 0 تا 22 صفر و بیت های 23 تا 30 یک باشد. برای دقت مضاعف اگر بیتهای 0 تا 51 برابر صفر و بیتهای 0 تا 0 برابر مناسد.
- Nan .d: برای دقت واحد اگر بیت های 0 تا 22 صفر نباشد و بیت های 23 تا 30 یک باشد. برای دقت مضاعف اگر بیتهای 0 تا 51 برابر صفر نباشد و بیتهای 52 تا 62 برابر یک باشد.
 - e. Normal: ورودی که هیچ یک از شرایط بالا را نداشته باشد نرمال است.

وضعيت	flagsA,flagsB
De-normal	000
Zero	001
Inf	010
Nan	011
Normal	100

جدول ۲: مقادیر مختلف Flag ها

:signA,signB .II

- inpB و inpA و inpA و inpA و inpA .a
- و inpA از 63 از 63 از b از b از inpA است.

: expA, expB .III

- a اگر دقت عملیات واحد باشد: در این صورت این مقادیر برابر بیت 23 تا 30 از inpB و inpA
- b. اگر دقت عملیات مضاعف باشد: در این صورت این مقادیر برابر بیت های 52 تا inpA از inpB است.

: outA, outB .IV

- a. اگر دقت عملیات واحد باشد: در اینصورت این مقادیر برابر با بیت های 0 تا 22 از inpA و inpB است که در اینتهای آن یک بیت یک قرار داده شده است (FPU) طراحی شده فقط اعداد نرمال را پشتیبانی میکند).
- b. اگر دقت عملیات مضاعف باشد: در اینصورت این مقادیر برابر با بیت های 0 تا inpB و inpA است که در انتهای آن یک بیت یک قرار داده شده است FPU طراحی شده فقط اعداد نرمال را پشتیبانی می کند).

Output Interface Y__Y

این ماژول کاملا combinational است که ورودی های خود را به شکلی کنار یکدیگر قرار می دهد که به فرمت IEEE754 باشد و دقت واحد و مضاعف را پشتیبانی نماید. این ماژول خروجی های ماژول جذرگیرنده و تقسیم کننده را که به وسیله مالتی پلکسر انتخاب شده را دریافت می نماید.

ورودي

- intA . ۱: مقدار اعشار ساخته شده توسط ماژولهای تقسیم یا جذر کننده است.
 - ۲. expA: توان ساخته شده توسط ماژولهای تقسیم یا جذر کننده است.
 - ۳. signA: علامت ساخته شده توسط ماژولهای تقسیم یا جذر کننده است.
- * . mode: نوع عمليات كنار هم قرار دادن داده ها به صورت دقت واحد يا مضاعف است.

خروجي

:outA

- I. اگر دقت واحد باشد: در این صورت بیتهای 0 تا 22 از اعشار ورودی را به بیتهای 0 تا 7 از توان ورودی وصل کرده و بعد از آن بیت علامت را قرار می دهد و سایر بیتهای بعدی را صفر می گذارد. در این حالت فقط بیت های 0 تا 31 مقدار خروجی شامل مقادیر ارزشمند هستند.
- II. اگر دقت مضاعف باشد: در این صورت بیتهای 0 تا 51 از ورودی را به توان ورودی و وصل کرده و بعد از آن بیت علامت را قرار میدهد. در این حالت از تمام بیت های خروجی استفاده خواهد شد.


۲_۲ ماژول تقسیم div unit ماژول

این ماژول، وظیفه پیاده سازی الگوریتم شرح داده شده در بخش ۱ ـ ۲ ـ ۱ ـ ۱ را بر عهده دارد.

یک نکته پیاده سازی در اینجا مهم و قابل توجه می باشد؛ در وریلاگ N(i) و Q(i) و جود ندارند. اما با توجه به الگوریتم توضیح داده شده، میدانیم که مقدار اولیه i برابر است با تعداد بیت های مقسوم و بعد از هربار اجرای این کد، یکی از آن کم می شود. پس می توان به جای N(i)، هربار از بیت پر ارزش آن استفاده کرد و N(i) و احد به چپ شیفت داد. برای پیاده سازی Q(i) نیز، می توانیم هربار Q(i) را به چپ شیفت بدهیم.

اگر R < D آنگاه بیت کم ارزش آن را • و در غیر این صورت ۱ می گذاریم.

همچنین یک ورودی به عنوان i به این ماژول می دهیم. در صورتی که i به ، برسد، عملیات به اتمام می رسد و دیگر این محاسبات انجام نمی شود.



div unit: شکل

۲-۲-۲ ماژول combinational div

با توجه به توضیحات داده شده، برای کاهش کلاک مدار، در این طراحی، قسمت ترکیبی به صورت چند مرحله ای طراحی شده است. برای رسیدن به محدودیت های صورت پروژه، قسمت ترکیبی ماژول تقسیم، توسط ۴ ماژول متوالی div unit پیاده سازی شده است.

۲_۲_۳ ماژول divider

یک ماژول کاملا معنی دار طراحی شده است که به ازای گرفتن دو ورودی، باقی مانده و خارج قسمت را محاسبه مي كند.

این ماژول شامل دو قسمت می باشد. قسمت کاملا ترکیبی که چهار بار حلقه ی for را به صورت متوالی انجام می دهد و قسمتی که مقادیر را رجیستر می کند.

¹ Combinational

در اینجا خروجی های combinational_div و مقسوم و مقسوم علیه رجیستر می شوند و سپس داده های رجیستر شده را به combinational div می دهد.

تا زمانی که شمارنده به • نرسیده است، سیگنال خروجی ۱ ، ready نمی شود.


باقی مانده و خارج قسمت به همراه یک سیگنال ready خروجی های این ماژول می باشند.

مقسوم و مقسوم علیه و enable و شمارنده نیز ورودی های آن می باشند.

شمارنده تعداد مراحل اجرای الگوریتم را کنترل می کند. برای مثال اگر ۳۰ باشد، در کد مطابق الگوریتم i مقدار اولیه ۳۰ را می گیرد و هر بار یکی کم می شود و پس از ۰ شدن، سیگنال خروجی ready می شود.

Resetting

در صورتی که سیگنال reset فعال شود، خارج قسمت و باقی مانده برابر i و i برابر با تعداد اجرای مراحل الگوریتم (۴۸ برای دقت واحد و ۱۰۶ برای دقت مضاعف) خواهند شد.



شکل ۴: قسمت های ترکیبی و ترتیبی ماژول تقسیم

۲_۲_۴ تست قسمت های تقسیم

برای تمام ماژول های نامبرده به صورت جداگانه test bench های جامعی نوشته شده است. تلاش بر این بوده است تمام حالات ممکن در تست ها در نظر گرفته شود. تست های زیادی با مقادیر اتفاقی انجام شده است.

همچنین حالاتی که ممکن است مشکل آفرین باشند نیز مورد توجه قرار گرفته شده است تا تمام ماژول های ۲csv ذخیره می کنند.

Wrapper ۵_۲_۲ تقسیم

دلايل استفاده

ماژول تقسیم صرفا دو ورودی می گیرد و نتیجه تقسیم را به ما می دهد. برای اینکه تقسیم، مخصوص عملیات تقسیم FPU بشود، یک wrapper برای آن قرار می دهیم.

در اینجا عملیاتی نظیر شیفت دادن و آماده کردن ورودی، محاسبه علامت، حالات خاص و ... انجام می شوند.

wrapper از دو قسمت کنترلر و مسیر داده تشکیل شده است.

۲_۲_4 مسیر داده

محاسبه علامت

می دانیم در تقسیم دو عدد بر هم، اگر دو علامت یکسان باشند نتیجه مثبت و در غیر این صورت منفی می باشد.

تحقق سخت افزاری آن، XOR کردن علامت دو ورودی می باشد.

آماده كردن ورودى

² Comma-separated values

¹ Random

طبق توضیحات داده شده پیرامون الگوریتم، مقسوم به تعدادی بیت، شیفت می شود.

همچنین برای اینکه دقت واحد و دقت مضاعف با یک ماژول بتوانند کار کنند، نیاز به مقسوم و مقسوم علیه به صورت ۱۰۶ بیتی (۵۲ بیت اعشار و ۱ بیت ۱ ضمنی و ۵۳ بیت نیز برای شیفت) داریم.

دقت واحد

در اینجا، ۲۴ بیت پر ارزش در سیم مقسوم، متعلق به مقسوم ورودی می باشد.

۲۴ بیت کم ارزش در سیم مقسوم علیه نیز متعلق به مقسوم علیه ورودی می باشد.

باقی بیت های دو سیم، • می باشد.

دقت مضاعف

در اینجا، ۵۳ بیت پر ارزش در سیم مقسوم، متعلق به مقسوم ورودی می باشد.

۵۳ بیت کم ارزش در سیم مقسوم علیه نیز متعلق به مقسوم علیه ورودی می باشد.

باقی بیت های دو سیم، ، می باشد.

به طور کلی آماده کردن دو ورودی مقسوم و مقسوم علیه برای تقسیم در wrapper انجام می شود.

٢-٢- تعداد مراحل اجراى الگوريتم تقسيم

این عدد که با نام initCounter در کد موجود می باشد، تعداد مراحل اجرای الگوریتم را نشان می دهد.

برای مثال، در حالت دقت واحد، مقسوم را ۲۴ بیت شیفت می دهیم. پس تعداد مراحل اجرای الگوریتم، باید ۴۸ بار باشد و initCounter را ۴۸ قرار می دهیم.

۲_۲_۷ محاسبه جواب نهایی تقسیم

ماژول تقسیم به ما خارج قسمت تقسیم را می دهد. حال ما از خارج قسمت، برای ساختن نتیجه تقسیم در FPU استفاده می کنیم. می دانیم برای دقت بیشتر، ما داده را ۲۴ بیت (در حالت دقت مضاعف) شیفت دادیم.

$$divide = \frac{\{1'b1, mantissa1\} * 2^{24}}{\{1'b1, mantissa2\}}$$

عبارت داخل {} به معنای الحاق می باشد.

mantissa1 قسمت اعشار مقسوم و mantissa2 قسمت اعشار مقسوم عليه مي باشد.

حال دو حالت را در نظر می گیریم

mantissa1 .۱ از mantissa2 بسیار کوچک تر باشد.

برای مثال:

$$divide = \frac{\{1'b1,23'b0\}*2^{24}}{\{1'b1,23'b1\}} = \frac{2^{23}*2^{24}}{2^{24}-1} = 2^{23} + e$$

این عدد را می توان با ۲۴ بیت نشان داد.

mantissa1 .۲ از mantissa2 بسیار بزرگتر باشد.

برای مثال:

$$divide = \frac{\{1'b1,23'b1\}*2^{24}}{\{1'b1,23'b0\}} = \frac{2^{24}*(2^{24}-1)}{2^{23}} = 2^{25} - e$$

این عدد را می توان با ۲۵ بیت نشان داد.

همان طور که مشاهده شد، همواره بیت ۲۴ یا ۲۵ ام ۱ می باشد.

حال اگر بیت ۲۵ ام یک بود، بیت های ۵۳ تا ۱ را انتخاب می کنیم و در غیر این صورت بیت های ۵۲ تا ۰ را.

برای حالت دقت مضاعف نیز به طور مشابه اثبات می شود. در حالت دقت مضاعف ملاک انتخاب، بیت ۵۴ و ۵۳ می باشد.

$X - Y - \Lambda$ محاسبه توان نهایی

برای محاسبه ی توان کل، می دانیم در تقسیم دو عدد داریم:

توان مخرج _ توان صورت = توان کل

اما برای نمایش در فرمت IEEE 754 باید توان را به علاوه یک پایه کنیم که مقدار آن ۱۲۷ برای حالت دقت واحد و ۱۲۷ برای حالت دقت مضاعف می باشد. تنها نکته اینجاست که ما در قسمت محاسبه ی نتیجه ی نهایی، با توجه به دو بیت خاص، یا بیت های ۵۲ تا ۰ و یا بیت های ۵۳ تا ۱ را محاسبه کردیم.

بنابر این، برای خنثی کردن اثر تفاوت این دو حالت (آنی که ۵۳ تا ۱ را شامل می شود یک بیت در واقع از توان استفاده کرده است)، بر همان اساس دو بیت خاص که در قسمت محاسبه ی نتیجه نهایی استفاده کردیم، اینجا هم یا با ۱۰۲۲ یا ۱۲۷ (برای حالت دقت مضاعف با ۱۰۲۳ یا ۱۰۲۲) جمع می کنیم.

۷-۲-۹ تعیین Overflow و Underflow

underflow زمانی رخ می دهد که توان نهایی از ۰ کمتر باشد (در حالت استاندارد IEEE754).

overflow زمانی رخ می دهد که توان نهایی بیشتر از ۲۵۵ برای حالت واحد و ۲۰۲۳ برای حالت مضاعف باشد.

برای تعیین این دو، ابتدا در قسمت محاسبه ی توان نهایی، 2'b0 را به بیت پر ارزش تمام سیم های مورد استفاده در آن اضافه می کنیم.

دلیل آن این است که اگر منفی شود، بیت پر ارزش ۱ می شود. (در وریلاگ تفاضل عدد بزرگتر از عدد کوچکتر باعث می شود بیت پر ارزش ۱ بشود) با توجه به محدوده ی توان ها (هر کدام ۱۲ بیت) امکان ندارد جمع آنها بتواند بیت ۱۲ ام را ۱ کند؛ پس ۱ شدن بیت پر ارزش قطعا به معنای underflow می باشد.

همچنین برای underflow، باید توان صورت کوچکتر از توان مخرج باشد. پس وجود این دو شرط در کنار هم، باعث فعال شدن سیگنال underflow می شود.

برای overflow نیز داریم:

۱ دقت مضاعف: اگر بیت ۱۲ ام ۱ باشد یعنی توان از 2^{11} بیشتر می باشد و overflow رخ می دهد.

برخی شروط را مانند اینکه تمام بیت ها ۱ نباشند (اگر باشند حالت خاص می شود) و اینکه underflow رخ نداده باشد نیز چک می کنیم.

۲ _ دقت واحد: اگر بیت ۹ ام ۱ باشد یعنی توان از 2⁸ بیشتر می باشد و overflow رخ می دهد.

همچنین برای overflow، باید توان صورت بزرگتر از توان مخرج باشد. پس وجود این دو شرط در کنار هم، باعث فعال شدن سیگنال overflow می شود.


۲_۲_۱ واحد كنترل

دارای سه حالت می باشد:

IDLE: منتظر مي ماند تا دستور شروع عمليات ارسال شود.

RESET: در این حالت، reset رجیستر ها فعال می شود و آن ها مقادیر مناسب را برای شروع کار می گیرند.

calculate در این حالت، محاسبه تقسیم انجام می شود. هنگامی که تقسیم عملیات خود را به اتمام برساند، یک سیگنال ارسال نشده است منتظر می مانیم. هنگامی که آن را دریافت کردیم، به حالت IDLE می رویم.



شكل ٥: واحد كنترل ماژول تقسيم

Wrapper ماژول ۱۱_۲_۲

از اتصال دو ماژول کنترلر و مسیر داده حاصل می شود. بجز تمام ورودی های شرح داده شده مانند مقسوم و مقسوم علیه و خروجی هایی مانند حاصل تقسیم و حالات خاص، یک ورودی برای شروع عملیات و یک خروجی برای اتمام عملیات تقسیم دارد.

۲_۳ ماژول جذر

۲_۳_۱ پیادهسازی کلی

در این بخش از ماژول کلی به پیادهسازی جذر گیرنده ی ممیز شناور پرداخته ایم. این ماژول با مقادیر جداشده ی عدد ممیز شناور سر و کار دارد؛ یعنی ورودی های آن عددهای جداشده ی توان و اعشار مهد خروجی هستند و خروجی های آن نیز توان و اعشار عدد خروجی هستند. ماژول های اصلی این بخش عبارتند از:

ماژول Input Wrapper

این ماژول ورودیها را دریافت میکند و مقادیر توان و اعشار را برای ماژولهای بعدی آماده میکند. توضیحات بیشتر در بخش ۲ ـ ۳ ـ ۲ آمده است.

ماژول SQRT

این ماژول جذر یک عدد صحیح را میگیرد و یک عدد صحیح را به عنوان خروجی جذر میدهد؛ توضیحات بیشتر در بخش ۲_۳_۵ آمده است.

ماژول Exponent Handler


این ماژول توان ورودی را میگیرد و با توجه به نوع عدد (دقت واحد یا دقت مضاعف) توان عدد خروجی را به دست می دهد. توضیحات بیشتر در **بخش ۲ ـ ۳ ـ ۳** آمده است.

ماژول Output Wrapper

این ماژول، خروجیهای ماژولهای میانی را میگیرد و پس از انجام تغییراتی (برای نمونه خروجیهای حالات خاص در اینجا آماده میشود) آن را به عنوان خروجی میدهد. توضیحات بیشتر در بخش ۲_۳_۴ آمده است.

¹ Exponent

² Mantissa



شكل ع: ماژول SQR T

به منظور کاهش مساحت مدار و با توجه به یکسان بودن عملکرد مدار برای هر دو نوع دقت واحد و دقت مضاعف، در این ماژول تنها یک مدار برای هر دو حالت پیادهسازی شدهاست. با توجه به این مورد گذرگاههای داخل ماژول باید به اندازه ی کافی بزرگ باشند تا دادههای هر دو نوع در آن انتقال داده شوند. به همین منظور گذرگاه اعشار ۵۳ بیتی و گذرگاه توان ورودی ۱۱ بیتی است. از آنجا که این اندازهها متناسب با دادههای دقت مضاعف هستند، در حالت دقت واحد کم ارزش ترین بیت داده روی کم ارزش ترین بیت گذرگاه قرار می گیرد و به همین ترتیب سایر بیتها روی گذرگاه قرار می گیرد.

به طور کلی برای انجام عملیات جذر، توان و اعشار را به طور جداگانه محاسبه میکنیم؛ این کار بدین صورت است که با استفاده از ماژول sqrt، جذر اعشار را میگیریم و به طور موازی توان خروجی را هم محاسبه میکنیم. با توجه به آنچه که در قضیهٔ دوم اثبات ریاضی برای جذر اثبات شده باید برای محاسبه بیتهای خروجی، اعشار مقداری شیفت داده شود و به تبع آن توان نیز به گونهای

محاسبه شود که شیفت دادن اعشار تاثیری در مقدار نهایی خروجی نداشته باشد. عملیات شیفت اعشار توسط ماژول exponent handler انجام می شود.

۲_۳_۲ ماژول Input Wrapper

این ماژول ورودیها را از ماژول input interface دریافت میکند و با راهاندازی ماژولهای میانی منجر به آغاز عملیات جذرگیری میشود. به منظور کاستن از پیچیدگیهای ماژولهای میانی، این ماژول وظیفه ی یکسانسازی دادهها را برعهده دارد به طوری که دادههایی که به ماژولهای ماژول است. exponent handler و sqrt میروند مستقل از نوع داده (دقت واحد و دقت مضاعف) است. همچنین بخشی وظیفه ی رسیدگی به استثناها (مانند منفی بودن ورودی) هم توسط این ماژول انجام میگیرد.

ورودیهای ماژول به شرح زیرند:

clk: کلاک کلی مدار

rst: ريست مدار

in_type: نوع عدد ورودی؛ در صورتی که عدد ورودی دقت واحد باشد مقدار این ورودی برابر با صفر و در صورتی که دقت مضاعف باشد، برابر با ۱ است.

start: سیگنالی که از کنترلر مرکزی به منظور آغاز فرایند جذر صادر میشود.

ready: سیگنالی که از ماژول sqrt صادر می شود و این پیام را می رساند که ماژول اشاره شده می تواند ورودی دریافت کند و در حال انجام عملیات نیست.


sign: علامت عدد ورودي

المی دهد. است که نالی کنترلی است که به رجیسترهای توان و اعشار دستور نمونهگیری را می دهد. ld_reg

in_exp: مقدار توان ورودی

in_flags: سیگنالهایی که موارد استثناء را مشخص میکنند. برای توضیحات دقیقتر به جدول ۲ مراجعه شود.

in_mantissa: اعشار ورودي



شکل ۷: سیگنال های ورودی Input Wrapper برای ماژول جذر

عملكرد ماژول

دریافت توان و اعشار

در این بخش ماژول توان و اعشار ورودی را از input interface میگیرد و در رجیسترها ذخیره میکند. برای ذخیره کردن و استفاده ی اعشار با توجه به تفاوتهای اعداد دقت واحد و دقت مضاعف باید به نحوی اعشار را ذخیره کنیم که پس از انجام عملیات جذر به دقت مورد نیاز برسیم که این کار در input wrapper با شیفت دادن اعشار انجام می شود. بدین منظور برای * حالت زیر تعداد بیتهایی را که باید شیفت بدهیم، محاسبه می کنیم (در محاسبات زیر، * خروجی ماژول exp و و ودی ماژول است و همچنین * و ودودی ماژول است و همچنین * ودودی ماژول است):

١) عدد دقت واحد با توان زوج:

می دانیم در این حالت باید تعداد بیتهای اعشار پس از عملیات جذر، ۲۳ بیت باشد.

$$Ans = \sqrt{1.M \times 2^{exp-127}} = \sqrt{1.M \times 2^{23} \times 2^{exp-127-23}}$$

$$= \sqrt{1M \times 2^{24} \times 2^{exp-127-23-24}}$$

$$= \sqrt{1M \times 2^{24} \times 2^{\left(\frac{1}{2}\right)(exp-174)+127}} = 1M' \times 2^{\left(\frac{1}{2}\right)(exp-174)+127}$$

$$= 1.M' \times 2^{\left(\frac{1}{2}\right)(exp-174)+23+127} = 1.M' \times 2^{\left(\frac{1}{2}\right)(exp+63)}$$

$$\rightarrow 1M' = \sqrt{1M \times 2^{24}}, exp' = \frac{exp}{2} + 63$$

از آنجا که اعداد de-normal توسط ماژول محاسبه نمی شوند، بنابراین همواره بزرگترین بیت عدد ورودی، بیت ۱ ضمنی است که در حالت دقت واحد بیت ۲۴م عدد است؛ در نتیجه عدد 1M' نیز با توجه به قضیهٔ دوم اثبات ریاضی برای جذر ۲۴ بیتی می شود و بیت ۲۴م آن نیز برابر با ۱ می گردد. پس دقت ۲۳ بیت دلخواه را به دست می دهد. دلیل افزوده شدن ۱۲۷ به توان هم این است در فرمت با IEEE 754 Floating Point به توان واقعی عدد ۱۲۷ واحد افزوده می شود.

همانگونه که از اثبات دیده می شود، برای این که به ۲۳ بیت دقت در خروجی ماژول sqrt برسیم باید اعشار ورودی آن را ۲۴ بیت شیفت دهیم.

٢) عدد دقت واحد با توان فرد:

می دانیم در این حالت هم باید تعداد بیتهای اعشار پس از عملیات جذر، ۲۳ بیت باشد.

$$Ans = \sqrt{1.M \times 2^{exp-127}} = \sqrt{1.M \times 2^{23} \times 2^{exp-127-23}}$$

$$= \sqrt{1M \times 2^{23} \times 2^{exp-127-23-23}}$$

$$= \sqrt{1M \times 2^{23} \times 2^{\left(\frac{1}{2}\right)(exp-173)+127}} = 1M' \times 2^{\left(\frac{1}{2}\right)(exp-173)+127}$$

$$= 1.M' \times 2^{\left(\frac{1}{2}\right)(exp-173)+23+127} = 1.M' \times 2^{\left(\frac{1}{2}\right)(exp+1)+63}$$

$$\rightarrow 1M' = \sqrt{1M \times 2^{23}}, exp' = \frac{exp+1}{2} + 63$$

موارد استفاده شده در این اثبات مانند مورد ۱ است.

همانگونه که از اثبات دیده می شود، برای این که به ۲۳ بیت دقت در خروجی ماژول sqrt برسیم باید اعشار ورودی آن را ۲۳ بیت شیفت دهیم.

٣) عدد دقت مضاعف با توان زوج:

می دانیم در این حالت باید تعداد بیتهای اعشار پس از عملیات جذر، ۵۲ بیت باشد.

$$\begin{split} Ans &= \sqrt{1.M \times 2^{exp-1023}} = \sqrt{1.M \times 2^{52} \times 2^{exp-1023-52}} \\ &= \sqrt{1M \times 2^{53} \times 2^{exp-127-52-53}} \\ &= \sqrt{1M \times 2^{53} \times 2^{\left(\frac{1}{2}\right)(exp-1128)+1023}} = 1M' \times 2^{\left(\frac{1}{2}\right)(exp-1128)+1023} \\ &= 1.M' \times 2^{\left(\frac{1}{2}\right)(exp-1128)+52+1023} = 1.M' \times 2^{\left(\frac{1}{2}\right)(exp+511)} \\ &\to 1M' = \sqrt{1M \times 2^{53}} \ , exp' = \frac{exp}{2} + 511 \end{split}$$

از آنجا که اعداد de-normal توسط ماژول محاسبه نمی شوند بنابراین همواره بزرگترین بیت عدد ورودی، بیت ۱ ضمنی است که در حالت دقت واحد بیت ۱۵م عدد است؛ در نتیجه عدد ۱ نیز با توجه به قضیهٔ دوم اثبات ریاضی برای جذر ۵۳ بیتی می شود و بیت ۱۵۳م آن نیز برابر با ۱ می گردد. پس دقت ۵۲ بیت دلخواه را به دست می دهد. دلیل افزوده شدن ۱۰۲۳ به توان هم این است در فرمت IEEE 754 Floating Point به توان واقعی عدد ۱۰۲۳ واحد افزوده می شود.

همانگونه که از اثبات دیده می شود، برای این که به ۵۲ بیت دقت در خروجی ماژول sqrt برسیم باید اعشار ورودی آن را ۵۳ بیت شیفت دهیم.


۴) عدد دقت مضاعف با توان فرد:

می دانیم در این حالت باید تعداد بیتهای اعشار پس از عملیات جذر، ۵۲ بیت باشد.

$$\begin{split} Ans &= \sqrt{1.M \times 2^{exp-1023}} = \sqrt{1.M \times 2^{52} \times 2^{exp-1023-52}} \\ &= \sqrt{1M \times 2^{52} \times 2^{exp-127-52-52}} \\ &= \sqrt{1M \times 2^{52} \times 2^{\left(\frac{1}{2}\right)(exp-1127)+1023}} = 1M' \times 2^{\left(\frac{1}{2}\right)(exp-1127)+1023} \\ &= 1.M' \times 2^{\left(\frac{1}{2}\right)(exp-1127)+52+1023} = 1.M' \times 2^{\left(\frac{1}{2}\right)(exp+1)+511} \\ &\to 1M' = \sqrt{1M \times 2^{52}} \text{ , } exp' = \frac{exp+1}{2} + 511 \end{split}$$

موارد استفاده شده در این اثبات مانند مورد ۳ است.

همانگونه که از اثبات دیده می شود، برای این که به ۵۲ بیت دقت در خروجی ماژول sqrt برسیم باید اعشار ورودی آن را ۵۲ بیت شیفت دهیم.



شکل ۸: دریافت توان و اعشار در ماژول جذر

راه اندازی ماژول اصلی و سیگنالهای حالت استثناء


در این بخش با استفاده از سیگنال run ماژول sqrt را راهاندازی میکنیم. برای این که ماژول اصلی راهاندازی شود، باید شرایط زیر برقرار باشد:

- ۱. سیگنال start از کنترلر مرکزی صادر شده باشد.
 - ۲. مقدار sign منفی نباشد.
- ۳. سیگنال ready از ماژول sqrt صادر شده باشد.
 - ۴. مقدار ورودی normal باشد.

برای رعایت همه ی این موارد سیگنالها به صورت مشخص شده در شکل \mathbf{v} با هم ترکیب شدهاند. همچنین برای مشخص شدن این که عدد منفی است، سیگنال sign را بیتهای sign می کنیم تا در صورت منفی بودن ورودی، مقدار flags ، ۱۱۱ می شود.

كنترلر

کنترلر این ماژول سیگنالهای ذخیره کردن رجیستر و همچنین سیگنال آغاز عملیات جذر را راهاندازی میکند. برای آغاز عملیات باید سیگنال ۱ شود. سپس در اولین لبه بالا رونده کلاک ورودیها در رجیستر ذخیره میشوند. از طرفی در کلاک بعدی سیگنال آغاز sqrt از سوی کنترلر صادر میشود.



شكل 9: واحد كنترل Input Wrapper ماژول جذر

۳-۳-۲ ماژول Exponent Handler

این ماژول با استفاده از سیگنال type مقدار توان خروجی را از توان ورودی محاسبه میکند و به صورت کاملا ترکیبی پیادهسازی شده است. ورودی های ماژول عبارتند از:

type: نوع عدد ورودی؛ در صورتی که عدد ورودی دقت واحد باشد مقدار این ورودی برابر با صفر و در صورتی که دقت مضاعف باشد ۱ است.

exp: توان ورودى

با توجه به اثباتهای انجام شده در بخش Y-Y-Y داریم (exp خروجی ماژول و exp ورودی آن است):

١) عدد دقت واحد با توان زوج

$$exp' = \frac{exp}{2} + 63$$

٢) عدد دقت واحد با توان فرد

$$exp' = \frac{exp + 1}{2} + 63 = \frac{exp - 1}{2} + 63 + 1$$


٣) عدد دقت مضاعف با توان زوج

$$exp' = \frac{exp}{2} + 511$$

۴) عدد دقت مضاعف با توان فرد

$$exp' = \frac{exp + 1}{2} + 511 = \frac{exp - 1}{2} + 511 + 1$$

در نتیجه مشاهده می شود که در حالاتی که توان فرد است یک واحد از آن کاسته می شود و سپس بر۲ تقسیم می شود و یک واحد نیز در نهایت به ورودی داده می شود. پس می توان آن را بدین صورت پیاده کرد که کم ارزش ترین بیت عدد را از آن جدا می کنیم و به عنوان in به ما شول می دهیم. این کار باعث می شود که هم in مورد نیاز ساخته شود و هم جدا کردن بیت کم ارزش باعث شیفت خوردن سایر بیتها می گردد که همان نقش تقسیم عدد بر ۲ را ایفا می کند. همچنین از آنجا که در توانهای زوج نیز کم ارزش ترین بیت، صفر است بنابراین این کار را برای توانهای زوج نیز می توان انجام داد. پس برای پیاده سازی این بخش کافی است از یک مالتی پلکسر برای تعیین عدد ثابت جمع شونده (۶۳ برای دقت واحد و ۵۱۱ برای دقت مضاعف) استفاده شود و خروجی آن نیز با exp آماده شده جمع شود.



شکل ۱۰: Exponent Handler ماژول جذر

۲_۳_۲ ماژول Output Wrapper


این ماژول با استفاده از سیگنالهای flags به صورت کاملا ترکیبی به مدیریت استثناها میپردازد و مقادیر خروجی متناسب با هر flags را به عنوان خروجی می دهد. ورودی های این ماژول عبارتند از:

in_mantissa: اعشار ورودي

in_exp: توان ورودي

 in_flags : سیگنالهایی که برای مدیریت استثناها استفاده می شود. مقادیر این سیگنالها و مفاهیم آن در جدول Υ آمده است و مقادیری که به عنوان خروجی به ازای هر یک از آنها صادر می شود در بخش $\Upsilon - \Upsilon$ آمده است.

برای پیادهسازی آنها از مالتی پلکسرهایی برای توان و اعشار استفاده میشود که با توجه به مقادیر flags مقدار درست را بر روی خروجی قرار میدهد.



شكل Output Wrapper : ۱۱ ماژول جذر

۲_۳_۵ ماژول SQRT

این ماژول یک عدد صحیح را دریافت کرده و جذر آن را به صورت یک عدد صحیح به خروجی می دهد. در واقع عدد خروجی ماژول جذر بزرگترین عدد مربع کامل کوچکتر از ورودی است. برای نمونه به ازای ورودی ۵۱ در خروجی ۷ را بازمی گرداند و به ازای ورودی ۴۹ عدد ۷ را بازمی گراند. ورودی های آن به شرح زیرند:

clk: کلاک کلی مدار

rst: ریست مدار

start: سیگنالی است که ماژول را راهاندازی میکند.

num: عدد ورودی که باید از آن جذر گرفته شود.

خروجی این ماژول جذر عدد و سیگنال ready است که مشخص میکند خروجی آماده شده است و ماژول در حال محاسبه نیست. به طور کلی نحوه عملیات این ماژول بدین صورت است که در هر کلاک ۴ بیت از خروجی را محاسبه میکند و در رجیستر معادل ذخیره میکند. همچنین مقادیر مورد نیاز در هر مرحل را از مرحله قبل آماده میکند و رجیستر میکند. مسیرداده ی این ماژول چهار بخش عمده را شامل می شود که به شرح زیرند:

۱) ماژول first_one_finder

این ماژول بزرگترین توان ٤ کوچکتر از عدد ورودی را محاسبه میکند. توضیحات بیشتر در بخش ۲ ـ ۳ ـ ۷ آمده است.

۲) مالتی پلکسرهای قبل از رجیسترهای ذخیرهسازی

در این قسمت با استفاده از سیگنال کنترلی صادر شده از کنترلر مشخص می شود که کدام مورد باید در رجیسترها ذخیره شود. در صورتی که این سیگنال صفر باشد ورودی ها در رجیستر ذخیره می شوند و در صورتی که ۱ باشد خروجی مرحله قبلی فرایند جذر را ذخیره می کند.

۳) رجیسترهای ذخیره کننده


در این بخش سه مقدار ذخیره میشود؛ بیتهای محاسبه شده از خروجی، مقدار باقیمانده از ورودی و همچنین بزرگترین توان ۴ که کوچکتر از عدد مورد نظر است.

با توجه به الگوریتم اثبات شده در بخش ۱ <u>۲-۴-۲</u> نیاز به نگهداری این مقادیر داریم. همچنین یک رجیستر نیز برای نگهداری مقدار نهایی استفاده می شود.

۴) بدنهی اصلی ماژول

این قسمت شامل ۴ ماژول sqrt_unit است که به صورت سری قرار گرفتهاند. ماژول sqrt_unit عملیات جذرگیری را در پایین ترین سطح انجام میدهد و یک بیت از مقدار حاصل را به خروجی میدهد. جزییات بیشتر در بخش X-Y-M آمده است.

این عملیات تا زمانی ادامه می یابد که مقدار max_power4 (که خروجی آخرین ماژول sqrt_unit است) صفر شود. در این صورت تعداد بیتهای محاسبه شده در خروجی برابر با دقت مورد نیاز ما خواهد شد. اگر در هر یک از ماژولهای میانی sqrt_unit این مقدار صفر شود مقدار جذر در سایر ماژولهای sqrt_unit تغییری نمی کند و به خروجی آخرین ماژول می رسد. در نهایت، پایان عملیات با استفاده از سیگنال finished به اطلاع کنترلر می رسد.




شكل ۱۲: مسير داده ماژول SQR T

٢_٣_۶ واحد كنترل

کنترلر ماژول سیگنالهای سلکتور مالتی پلکسرها و همچنین دستور ذخیره کردن داده در رجیستر را صادر میکند. برای محاسبه جذر کنترلر بین حالات LOAD و SELECT جابجا می شود تا جایی که سیگنال finished از مسیرداده صادر شود که منجر به خاتمه عملیات می شود. این کار باعث

می شود که اتمام عملیات ما ژول وابسته به سیگنال finished باشد که آن نیز وابسته به مقدار max_power است که در هر کلاک ۲ واحد شیفت می خورد. در نتیجه کلاک های مصرف شده در مدار با توجه به مقدار ورودی تعیین می شود و متناسب با اندازه داده ورودی است.




شكل ۱۳ : واحد كنترل ماژول جذر

۲_۳_۲ ماژول First One Finder

این ماژول یک ورودی میگیرد و در خروجی بزرگترین توان ۴ کوچکتر از عدد مورد نظر را می دهد. ورودی این ماژول تنها یک عدد است که میخواهیم بزرگترین توان ۴ را در آن بیابیم. می دانیم اگر بیتهای عدد باینری را از بیت کم ارزش و از صفر شماره گذاری نماییم، آنگاه بیتهایی که توانهای ۴ هستند در خانههای با شماره های فرد قرار دارند. پس برای پیاده کردن این ماژول ابتدا بزرگترین توان ۲ی آن را می یابیم. برای یافتن بزرگترین توان عدد، بیتها را یکی یکی از سمت بیت پرارزش با هم OR می کنیم. در اینصورت هرجا که بیتی ۱ باشد از آنجا به بعد خروجی ها همه ۱ می شوند پس با دو به دو XOR کردن موارد می توان آنها را صفر کرد و تنها بیتی که ۱ می ماند بزرگترین توان است.

حال اگر این بیت در جایگاه فرد بود آن را تغییر نمی دهیم و اگر در جایگاه زوج بود آن را صفر کرده و در جایگاه سمت چپ آن ۱ قرار می دهیم. برای این کار از دو گیت OR و AND به صورتی که در شکل زیر آمده است استفاده می کنیم.



شکل ۱۴ : ماژول first one finder

sqrt unit ماژول ۸۵۳۲

این ماژول الگوریتم جذر را پیادهسازی میکند و به گونهای پیاده شده است که قابلیت آبشاری کردن را داشته باشد. همچنین این ماژول هربار یک بیت از خروجی را محاسبه میکند. ورودی این ماژول به صورت زیر است:

prev_result : مقدار نتيجهي ما ژول قبلي

prev_num : عدد ورودی به ماژول

prev_biggest_power : بزرگترین عدد توان ۴ کوچکتر عدد ورودی

بخشهای اصلی این ماژول در ادامه شرح داده شده است.

۲_۳_۸ بدنه اصلی

با توجه به شبه کد داده شده در بخش ۱ ۲-۴ بدنهی ماژول شامل یک مقایسه کننده و یک تفریق کننده است.

۲_۸_۲ جمع کنندههای res و bit


در هر جایی که عملیات جمع بین res و bit انجام شده است، به جای آن این دو عدد به صورت بیت به بیت به بیت با هم OR می شوند. زیرا عدد bit همواره در یک بیت مقدار ۱ دارد و در سایر بیت ها مقدارش صفر است (bit برابر با بزرگترین توان ۴ کوچکتر از عدد ورودی است). از طرفی در اولین باری که مقدار res عددی غیر صفر می شود، مقدارش با bit برابر است و از آن به بعد در هر بار تکرار حلقه مقدار bit دو بیت شیفت می خورد ولی مقدار it در حلقه مقدار it دو مقدار با هم جمع می شوند مقدار it در جایی غیر صفر است که مقدار it در it می شود و کافیست it در it صفر است؛ در it می شوند و عدد it این دو عدد it صفر it شوند.

۲_۳_۸ ماژول eraser

این ماژول بدین صورت است است یک سیگنال erase دریافت میکند و اگر این سیگنال باشد آنگاه خروجی قرار میدهد.

۲_۳_۸ سایر بخش ها

در این جایک مالتی پلکسر استفاده می شود که براساس خروجی مقایسه کننده مقدار عدد ورودی یا حاصل تفریق bit + res از عدد ورودی را در خروجی ما ژول قرار می دهد. همچنین مقادیر tit و tit بنیز شیفت داده می شوند.



شكل ۱۵ : ماژول sqrt_unit

۲_۴ رسیدگی به حالات استثناء

در جداول زیر تمام حالات خاص، و نتیجه آن نوشته شده است. جدول اول مربوط به تقسیم و جدول دوم مربوط به جذر است. کد وریلاگ متناظر با این جدول، برای رسیدگی به حالات خاص پیاده سازی شده است.

جدول ۳: حالت های خاص برای تقسیم

DIVIDEND	DIVISOR	RESULT
NaN	every thing	NaN
every thing	NaN	NaN
zero	zero	NaN
infinty	infinity	NaN
zero	not zero	zero
not infinity	infinity	zero
infinity	not infinity	infinity
not zero	zero	infnity

جدول ۴: حالت های خاص برای جذر

INPUT	RESULT
NaN	NaN
infinity	infinity
zero	zero
negative	NaN
denormal	NaN

۲_۵ ماژول FPU

این ماژول تمام مدار را در بر میگیرد و عملیاتهای خواسته شده در سطح بالا توسط این ماژول انجام می شود. ورودی های آن به شرح زیرند:

clk: کلاک مدار

rst: ريست مدار

start: سيگنالي كه آغاز عمليات را به اطلاع ماژول ميرساند.

inpA فسوم و inpA مقسوم علیه است و inpA فسوم و inpA مقسوم علیه است و در عملیات جذر، inpA عددی است که جذر آن محاسبه می شود و inpA در جذر نادیده انگاشته می شود.

operation: مشخص میکند که عملیات خواسته شده چیست و همچنین تعیین کننده ی دقت واحد یا دقت مضاعف بودن عدد است.

مقدار خروجی در res قرار داده می شود و با استفاده از سیگنال ready، پایان عملیات و درست بودن مقدار روی خروجی اطلاع داده می شود.

مسیر داده این ماژول شامل ۴ قسمت اصلی می شود که به صورت زیر شرح داده شده است.

۱_۵_۲ ماژول ۱_۵_۲

ماژول input interface در ابتدای مسیر ورود داده ها به ماژول قرار دارد و به صورت کاملا ترکیبی طراحی شده است. در اینجا، داده های ورودی به input interface داده می شود تا فرمت مناسبی برای استفاده توسط ماژول های تقسیم و جذر ساخته بشود و همچنین در این بخش، توان، اعشار و علامت عدد از هم جدا می شوند و تا خروجی ماژول به صورت جداگانه پردازش می شوند. عملیات دیگری که در این قسمت انجام می گیرد، ایجاد سیگنال های flags است که برای مدیریت استثناها استفاده می شوند.

۲_۵_۲ ماژولهای جذر و تقسیم


این ماژولها بدنه اصلی مدار را تشکیل میدهند و ورودیها پس از عبور از input interface برای پردازش به این ماژولها سپرده میشوند. انتخاب این که کدام ماژول اجرا شود توسط ورودی operation انجام میگیرد که پس از ورود به مدار توسط یک رجیستر ذخیره میشود.

۲_۵_۳ مالتي پلكسرهاي خروجي

پس از اینکه ماژول فعال شده خروجی را محاسبه کرد، از تعدادی مالتی پلکسر استفاده می کنیم تا با توجه به عملیاتی که کاربر درخواست کرده است، خروجی تقسیم یا جذر را (هم اعشار و هم توان و هم علامت محاسبه شده) به output interface بدهیم تا خروجی مناسب برای نمایش دادن به کاربر را تولید کند.

Y_۵_۲ ماژول Output Interface


این ماژول علامت، اعشار و توان را به صورت جداگانه از مالتی پلکسرها دریافت میکند و با بسته کردن آنها، پاسخ را در خروجی قرار میدهد.



شكل ۱۶ : مسير داده ماژول FPU

کنترلر این ماژول نیز سیگنال start را دریافت می کند و با توجه به نوع عملیات درخواست شده ی کاربر، یکی از ماژولهای جذر یا تقسیم را راهاندازی می کند. برای راهاندازی این ماژولها، هیچ یک از آنها نباید در حال انجام محاسبه بر روی داده باشند و در نتیجه در یک زمان، تنها یکی از این دو

ماژول به انجام عملیات میپردازد. همچنین با توجه به وجود کنترلرهای داخلی در هر یک از ماژولهای جذر و تقسیم، کنترلر مرکزی تعدادی کلاک (که برابر با تعداد کلاکهای لازم برای آغاز کردن عملیاتهای تقسیم یا جذر است) می ایستد و پس از آن منتظر سیگنال ready می ماند که از یکی از این ماژولها صادر شود.



شكل ۱۷: واحد كنترل ماژول FPU

۲_۶ واسط کاربری۱

یک واسط کاربری به زبان پایتون نوشته شده است که در ارتباط با اسکریپت دیگری است که به زبان ${}^{\text{TCL}}$ نوشته شده است.

۲_۶_۱ اسکریپت پایتون

سپس فایل هایی را که برای ساختن تست و بررسی آن هستند import می کنیم. توابع در بخش بعد شرح داده شده اند. به عنوان خروجی این اسکریپت، علاوه بر پاسخ عملیات ها در یک فایل، درصد دقت این پاسخ ها نشان داده می شود. نحوه بدست آوردن این درصد دقت در بخش ۳-۳ شرح داده شده است.

۲_۶_۱_۱ توابع

getDirectoryFromSource یک آدرس کامل را می گیرد و آن را نسبت به آدرس ریشه بر می گرداند

getListOfFiles لیست فایل های داخل یک directory را بر می گرداند

getModTimes زمان آخرین ویرایش فایل ها را بر می گرداند

isCompiled بررسی می کند که آیا فایل های پروژه compile شده اند یا نه

writeCompileTime زمان آخرین compile را ذخیره می کند

¹ User Interface

² Script

³ Tool Command Language

٢_٩_١ حريقة اجرا

برای حالت تست دستور زیر را در خط فرمان وارد می کنیم

python run.py -t <number_of_tests>

< rumber of tests> تعداد نمونه هایی است که می خواهیم به صورت خودکار برای تست کردن مدار ساخته شوند

برای حالتی که می خواهیم عملیات های دلخواه روی ورودی های دلخواه انجام شوند، دستور زیر را وارد می کنیم

python run.py <input_file_name>

TCL اسکریپت ۲-۶-۲

نام فایل ورودی و تعداد نمونه های آن از طریق فایل پایتون به این اسکریپت داده می شود. در صورتی که فایل ها از قبل compile شده باشند و پس از آن ویرایش نشده باشند، دوباره compile نمی شوند و در غیر این صورت compile می شوند. پس از compile، عملیات شبیه سازی صورت می گیرد و پس از آن هم تا انتهای کد اجرا می شود. هم چنین در مرحله ی compile، مسیر های فایل های پروژه اضافه می شوند.

۲_۶_۲ فایل ورودی

هر خط از فایل ورودی به صورت زیر باید باشد:

<operation>, <input1>, <input2_if_exists>

¹ Command line

² Simulation

اگر عملیات تقسیم باشد باید دو ورودی داشته باشیم که اولی بر دومی تقسیم می شود، و اگر جذر باشد یک ورودی دارد که از آن جذر گرفته می شود. توضیحات مربوط به حالات مختلف حoperation> در جدول ۱ آمده است.

٢_۶_۲ فايل خروجي

در مرحله ی اجرای کد، پس از اتمام عملیات محاسباتی، نتایج در فایلی به نام output.csv نوشته می شوند. هر خط از این فایل متناظر با همان خط در فایل ورودی است.

هر خط از این فایل به صورت زیر نوشته می شود:

<operation>, <input1>, <input2_if_exists>, <result>, <number_of_clocks>
در صورتی که عملیات تقسیم باشد، هر دو ورودی به ترتیب نوشته می شوند و در صورتی که عملیات
جذر باشد، تنها ورودی نوشته می شود. فرمت همه این اعداد باینری است؛ ورودی و خروجی طبق
استاندارد IEEE 754 نوشته می شوند. هم چنین، <number_of_clocks> تعداد کل کلاک
هایی را که عملیات طول کشیده است نشان می دهد.

۳ شبیه سازی و تست

روی ۷ میلیون نمونه ی تصادفی تست انجام شده است و تمامی آن ها با دقت %100 درستی آزمایی اشده است.

نحوه تست کلی مدار در بخش های زیر شرح داده شده است.

Test Bench _\

علاوه بر Test Bench های ماژول های درونی، یک Test Bench کلی هم برای مدار نوشته شده که در آن یک نمونه آن به شرح زیر است. که در آن یک نمونه آن به شرح زیر است.

۳ ـ ۱ ـ ۱ ورودي و خروجي

برای این که بتوان این ماژول را در تعداد بالا تست کرد به گونهای که نیاز به تغییر زیادی در bench نباشد و همچنین برای بررسی خودکار تستها ورودیها را از فایل میخوانیم و خروجیها را نیز در فایل مینویسیم (برای تغییر تعداد تستها کافیست عدد REPEAT را تغییر دهیم). برای خواندن و نوشتن نیز از فایل csv استفاده میکنیم که هم فرمت سادهای دارد و هم با توجه به پشتیبانی نرمافزار excel عملیاتهای تست و بررسی درستی خروجیها ساده تر انجام می شود. برای خواندن و نوشتن ورودیها از ماکروهای زبان C استفاده می شود.

۲_۱_۲ ریست و خاتمه عملیات

این بخش در یک بلوک initial جداگانه پیاده میشود و سیگنالهای ریست و همچنین خاتمه مدار را مشخص میکند.

۳_۱_۳ دادن ورودیها به ماژول اصلی

در بلاک اصلی initial ورودیها از فایل خوانده شده و بسته به نوع عملیات خروجیها را مینویسیم. از سویی برای این که خروجیهای ماژول آماده شده باشند منتظر دیدن سیگنال ready مدار میمانیم و پس از آن نیز یک کلاک صبر میکنیم تا خروجی به حالت پایدار درآید. پس از آن نیز

¹ Verify

² Instance


بسته به نوع عملیات، خروجی را در فایل مینویسیم (زیرا بسته به نوع عملیات خروجیهای متفاوتی در فایل نوشته میشود).

۳_۱_۴ شمارنده کلاک

برای شمارش تعداد کلاکهای مصرف شده در هر بار اجرای عملیات، از یک شمارنده استفاده میکنیم که باعث میشود که بررسی تعداد کلاکهای مصرف شده در هر بار عملیات ساده تر شود. شمارنده ای که این عملیات را انجام می دهد، با مشاهده سیگنال start صفر می شود و تا زمانی که سیگنال ready صادر نشود در هر لبه بالا رونده کلاک یک واحد افزوده می شود.

۳_۲ نمونه هایی از تست مدار روی Wave

همان طور که در بخش ۲_9 گفته شد، پس از compile کد ها، شبیه سازی صورت می گیرد اما این شبیه سازی توسط vsim در پس زمینه انجام می شود؛ ما برای این که نتایج را ببینیم شبیه سازی را در محیط Vivado انجام دادیم. توجه کنید که تعداد کلاک های اجرایی شامل زمان های مربوط به دریافت ورودی و بازگردانی خروجی نیز می باشد.




شكل ۱۸: نتيجه شبيه سازى – عمليات تقسيم ـ ١

همانگونه که در تصویر مشاهده میکنید عدد

 $-1.46850230521522462368011474609*10^{-4}$


بر عدد 6-10⁻⁶ 8.68017468746984377503395080566

تقسیم گردیده است و حاصل آن که عدد $10^* 1.6917888641357421875$ است در تعداد ۱۶ کلاک اماده شده است. این عملیات با دقت واحد است.




شكل ۱۹: نتيجه شبيه سازي – عمليات جذر _ ۱

همانگونه که در تصویر مشاهده میکنید عدد مشاهده میکنید عدد $3.32796127476367806509331758208*10^{-240}$ جذر گرفته شده است که و حاصل آن که عدد $1.82427006629053613574618211598*10^{-120}$ است در تعداد $3.32796127476367806509331758208*10^{-240}$ مدد شده است. این عملیات با دقت مضاعف است.



شكل ۲۰ : نتيجه شبيه سازى – عمليات تقسيم ـ ۲

همانگونه که در تصویر مشاهده میکنید عدد 3.71533134059355382513869500292*10⁻⁵³ بر عدد عدد 1.53021403048194713683931405726*10¹⁸⁰ تقسیم گردیده است و حاصل آن که عدد 2.42798148924526235730505157598*10⁻²³³ است در تعداد ۳۳ کلاک اماده شده است. این عملیات با دقت مضاعف است.



شکل ۲۱: نتیجه شبیه سازی _ عملیات جدر _ ۲

همانگونه که در تصویر مشاهده میکنید عدد 10³⁷ 9.1276806244855990498867271279 عدد 9.1276806244855990498867271279 است در تعداد جذر گرفته شده است که و حاصل آن که عدد 10¹⁸ 9.553888530699124736 است در تعداد ۳۶ کلاک آماده شده است. این عملیات با دقت واحد است.

۳_۳ درستی آزمایی

همانطور که پیش تر توضیح داده شده است، نتایج حاصل از شبیهسازی در فایل csv نوشته خواهد شد. برای تست اکثر ماژولها در فایل testHelper تابعی برای تولید تست و درستی آزمایی نتایج حاصل از خروجی قرار داده شده است. در اینجا فقط به توضیح شیوهٔ انجام تست ماژول اصلی (FPU) می پردازیم. هنگامی که نتایج حاصل از شبیه سازی در فایل csv قرار گرفت، تابع FPUTestVerifier موجود در کتابخانه testHelper با دریافت آدرس فایل خروجی شبیهسازی به راستی آزمایی تستها می پردازد. فایل خروجی حاصل از شبیهسازی ماژول FPU، نتایج حاصل را به صورت زیر در فایل خروجی خود قرار می دهد:

تقسيم	Operation	Input1	Input2	Result	Num of cycles
جذر	Operation	Input	-	Result	Num of cycles

تابع FPUTestVerifier

این تابع با توجه به نوع operation یکی از دو مسیر لازم برای ارزیابی جذر یا تقسیم را انتخاب مینماید. پس از استخراج داده های ورودی، آنها را به توابع SQRT یا Divide میدهد. این دو

تابع به طور مستقیم از توابع موجود در رابط مدل طلایی استفاده کرده و نتایج را به صورت نرم افزاری شبیه سازی می کند. سپس نتیجه حاصل از ماژول FPU از فایل csv استخراج شده و به کمک تابع check_answer با نتیجه شبیه سازی با استفاده از مدل طلایی مقایسه می شود. در صورتی که نتیجه غلط باشد، نتیجه مورد انتظار و نتیجه حاصل شده نمایش داده خواهد شد. در پایان نیز درصد دقت تست نمایش داده می شود.


check answer تابع

در زبانهای نرمافزاری مانند Python یا ++C، با بهره گیری از توانایی CPU های اینتل، برای محاسبات floating point محاسبات را با دقت بالاتر از ۳۲ یا ۶۴ بیت انجام می دهند و در پایان وقتی بخواهند اعداد را به فرمت ۳۲ یا ۶۴ بیتی تبدیل کنند، مقدار mantissa را به بالا یا پایین گرد می کند. چون در FPU همچین مکانیزمی وجود ندارد، فرض بر آن شد که همیشه مقدار python می کند. وا همان ۲۳ یا ۵۲ بیت در نظر بگیریم. لذا تفاوت نتیجه محاسبه شده توسط FPU و کد python تنها در جمع یک مقدار یک با mantissa است. بنابراین در تابع check answer ابتدا بررسی می کنیم اگر مقدار محاسبه شده Python و کد Python برابر باشد جواب درست بر می گرداند. اگر برابر کنیم اگر مقدار محاسبه شده Python را با یک جمع کرده و با نتیجه کد Python مقایسه می کند. در صورتی که برابر باشد جواب درست برمیگرداند. و در غیر این صورت خواب نادرست برمیگرداند.

۲ سنتز

سنتز مدار به کمک نرم افزار vivado صورت گرفته است. ابتدا برای این منظور باید افزار vivado صورت گرفته است. ابتدا برای این منظور باید در آدرس در پروژه مطابق با کامپیوتر تنظیم شود. به عبارت دیگر باید در آدرس tools/setting/Verilog options/included path تمام زیر پوشه های موجود در پروژه وارد شود. در فرایند سنتز تعدادی هشدار وجود داشت که با برسی آنها دریافتیم ایرادی جدی وجود ندارد. در هشدارهای داده شده، فقط یک مورد سیم وجود دارد که به هیچ کجا وصل نشده است ندارد. در هشدارهای که این عمل عامدانه و از روی آگاهی صورت گرفته است لذا مشکلی وجود دارد.

در تست functional بعد از سنتز، عملکرد مدار به درستی صورت نمیگرفت و در FSM ساخته شده، وضعیت تغییر نمیکرد. با بررسی های انجام شده و تجزیه مدار سنتز شده برای FSM دریافتیم که در شماتیک ایجاد شده مشکلی وجود ندارد و عدم اجرای صحیح مدار، به شکلی است که رجیستر مربوط به تغییر وضعیت، مقدار صحیح ورودی را دریافت میکند، کلاک دارد و load آن فعال است، اما نمونه برداری صورت نمیگیرد. در پایان این ایراد عجیب در شبیه سازی بعد از سنتز با وجود تلاش های بسیار زیاد، رفع نگردید. در زیر به گزارشات مربوط به سنتز می پردازیم:



شکل ۲۲ : نقشه قرار گیری مدار روی بورد

[\] Warning

۴_۱ گزارش زمانی مدارا

در تصاویر زیر، نتیجه بعد از سنتز و بعد از پیادهسازی ٔ را مشاهده میکنید. بعد از پیادهسازی، hold به طور کامل برطرف شده است.

جدول ۵: گزارش زمانی سنتز

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS): 3	.785 ns	Worst Hold Slack (WHS):	-0.075 ns	Worst Pulse Width Slack (WPWS):	2.000 ns
Total Negative Slack (TNS): 0	0.000 ns	Total Hold Slack (THS):	-13.034 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
Number of Failing Endpoints: 0)	Number of Failing Endpoints:	416	Number of Failing Endpoints:	0
Total Number of Endpoints: 1	203	Total Number of Endpoints:	1203	Total Number of Endpoints:	826

جدول ع: گزارش زمانی پیاده سازی

Se	Setup		Hold		Pulse Width	
	Worst Negative Slack (WNS):	0.916 ns	Worst Hold Slack (WHS):	0.058 ns	Worst Pulse Width Slack (WPWS):	2.000 ns
	Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
	Total Number of Endpoints:	1203	Total Number of Endpoints:	1203	Total Number of Endpoints:	826

All user specified timing constraints are met.

Timing constraints are not met.

¹ Design timing summary

² Implementation

۲_۲ گزارش کلاک فرکانس ماکسیمم: ۹۰ مگاهرتز

جدول ۷: گزارش کلاک

Name	Waveform	Period	(ns)	Frequency (MHz)
∨ clk	{0.000 5.000}	10	0.000	100.000
clk_out1_clk_wiz_0	{0.000 5.556}	11	.111	90.000
Timing Check		Count	V 1	Worst Severity
no_input_delay			131	High
no_output_delay			65	1 High
no_clock			0	
constant_clock			0	
pulse_width_clock			0	
unconstrained_internal	_endpoints		0	
multiple_clock			0	
generated_clocks			0	
loops			0	
partial_input_delay			0	
partial_output_delay			0	
latch_loops			0	

¹ Clock Report Summary

۳-۴ گزارش Clock Interaction

جدول ۸ : گزارش Clock Interaction


Source Clock	Destination Clock	Edges (WNS)	WNS (ns)	TNS (ns)	Failing Endpoints (TNS)	Total Endpoints (TNS)	Path Req (WNS)
clk_out1_clk_wiz_0	clk_out1_clk_wiz_0	rise - rise	0.916	0.000	0	1203	11.111

Edges	WHS	THS	Failing Endpoints	Total Endpoints	Path Req	Clock Pair	Inter-Clock
(WHS)	(ns)	(ns)	(THS)	(THS)	(WHS)	Classification	Constraints
rise - rise	0.058	0.000	0	1203	0.000	Clean	

۴_۴ گزارش بهرهبرداری^۱

جدول ۹: گزارش بهره برداری

Resource	Utilization	Available	Utilization %
LUT	3945	230400	1.71
FF	823	460800	0.18
Ю	198	360	55.00
BUFG	1	544	0.18
MMCM	1	8	12.50



¹ Utilization

Ref Name	Used	Functional Category
Nei Name	oseu	Functional Category
LUT5	1514	CLB
LUT3	1146	CLB
LUT6	981	CLB
FDCE	823	Register
LUT4	584	CLB
LUT2	431	CLB
LUT1	267	CLB
CARRY8	253	CLB
INBUF	133	I/O
IBUFCTRL	133	Others
OBUF	65	I/O
MUXF7	1	CLB
MMCME4_ADV	1	Clock
BUFGCE	1	Clock

۴_۵ گزارش توان

جدول ۱۰: گزارش توان

Power estimation from Synthesized netlist. Activity derived from constraints files, simulation files or vectorless analysis. Note: these early estimates can change after implementation.

Total On-Chip Power: 0.692 W
Design Power Budget: Not Specified


Power Budget Margin: N/A
Junction Temperature: 25.7°C

Thermal Margin: 74.3°C (75.2 W)

Effective &JA: 1.0°C/W
Power supplied to off-chip devices: 0 W
Confidence level: Low

Launch Power Constraint Advisor to find and fix

invalid switching activity



99

¹ Power report

Supply Source	Voltage (V)	Total (A)	Dynamic (A)	Static (A)
Vccint	0.850	0.199	0.064	0.136
Vccint_io	0.850	0.072	0.002	0.070
Vccbram	0.850	0.002	0.000	0.002
Vccaux	1.800	0.148	0.000	0.148
Vccaux_io	1.800	0.069	0.014	0.055
Vcco33	3.300	0.000	0.000	0.000
Vcco25	2.500	0.000	0.000	0.000
Vcco18	1.800	0.012	0.012	0.000
Vcco15	1.500	0.000	0.000	0.000
Vcco135	1.350	0.000	0.000	0.000
Vcco12	1.200	0.000	0.000	0.000
Vcco10	1.000	0.000	0.000	0.000
Vccadc	1.800	0.008	0.000	0.008
VCC_PSINTFP	0.850	0.000	0.000	0.000
VCC_PSINTLP	0.850	0.005	0.000	0.005
VPS_MGTRAVCC	0.850	0.000	0.000	0.000
VCC_PSINTFP_DDR	0.850	0.000	0.000	0.000
VCC_PSPLL	1.200	0.002	0.000	0.002
VPS_MGTRAVTT	1.800	0.000	0.000	0.000
VCCO_PSDDR_504	1.200	0.000	0.000	0.000
VCC_PSAUX	1.800	0.002	0.000	0.002
VCC_PSBATT	1.200	0.000	0.000	0.000
VCC_PSDDR_PLL	1.800	0.000	0.000	0.000
VCCO_PSIO0_500	3.300	0.000	0.000	0.000
VCCO_PSIO1_501	3.300	0.000	0.000	0.000
VCCO_PSIO2_502	3.300	0.000	0.000	0.000
VCCO_PSIO3_503	3.300	0.000	0.000	0.000
VCC_PSADC	1.800	0.001	0.000	0.001
VCCINT_VCU	0.900	0.025	0.000	0.025
MGTAVcc	0.900	0.000	0.000	0.000
MGTAVtt	1.200	0.000	0.000	0.000
MGTVccaux	1.800	0.000	0.000	0.000

۴_۶ سایر گزارشهای موجود در فایل Log

۴_۶_۱ های تشخیص داده شده و کدینگ جدید آنها

جدول FSM : 11 های فایل Log

NFO: [Syn	nth 8	8-802]	inferre	d FSM for	state	register	'ps_reg'	in n	nodule	'input	_wrapper_Cl	J.	
NFO: [Syn	nth 8	8-802]	inferre	d FSM for	state	register	'ps_reg'	in n	nodule	'sqrt_(cu'		
NFO: [Syn	nth 8	8-802]	inferre	d FSM for	state	register	'ps_reg'	in n	nodule	'div_w	rapper_CU'		
NFO: [Syn	nth 8	8-802]				_	'ps_reg'		nodule	'FPU_C	J'		
		:	State				Encoding			ı	Previous Er	ncoding	
			IDLE				00					00	
			LOAD				01					01	
			RUN				10	I				10	
NFO: [Syn	nth 8	8-3354] encode	d FSM wit	h state		r 'ps_reg			oding		l' in module	'input_wrapper_CU
		:	State				Encoding				Previous Er	ncoding	
			IDLE				000					000	
		- !	START				001	į –				001	
		S	ELECT				010	İ				010	
			LOAD				011	ĺ				011	
												400	
NFO: [Syn	nth 8	'	INISH] encoded	d FSM wit	h state	registe	100 r 'ps_reg	·	ing end	oding	'sequential	100 L' in module	'sqrt_CU'
NFO: [Syn	nth 8	8-3354				New	r 'ps_reg	' usi			Previous Er	l' in module	'sqrt_CU'
NFO: [Syn	rnth 8	8-3354] encode			New	r 'ps_reg	g' usi			Previous Er	l' in module	'sqrt_CU'
NFO: [Syn	rnth 8	8-3354] encoded			New	r 'ps_reg	g' usi			Previous Er	l' in module	'sqrt_CU'
NFO: [Syn	rnth 8	8-3354] encoded			New	r 'ps_reg	g' usi			Previous Er	l' in module 	'sqrt_CU'
INFO: [Syr	rnth 8	CALCI	State IDLE RESET ULATE] encoded	d FSM wit	h state	New	r 'ps_reg	 	ing end	oding	Previous Er	ocoding 00 01 10 1' in module	'div_wrapper_CU'
INFO: [Syr	rnth 8	CALCI 8-3354 8-3354 8-3354	State IDLE RESET ULATE] encoded	d FSM wit	h state	New e registe	r 'ps_reg	 	ing end	oding	Previous Er	ooding 00 01 10 1' in module	'div_wrapper_CU'
INFO: [Syr	rnth 8	CALCI 8-3354 8-3354 8-3354	State IDLE RESET ULATE J encoded	d FSM wit	h state	New e registe	r 'ps_reg	 	ing end	oding	Previous Er 	ooding 00 01 10 1' in module	'div_wrapper_CU'
NFO: [Syn	rnth 8	CALCI 8-3354 8-3354 8-3354	State IDLE RESET ULATE J encoded	d FSM wit	h state	New e registe	r 'ps_reg	y' usi	ing end	oding	Previous Er 	ooding 00 01 10 1' in module	'div_wrapper_CU'
NFO: [Syr	rnth 8	CALCI 8-3354 8-3354 8-3354	encodec	d FSM wit	h state	New e registe	r 'ps_reg	g' usi	ing end	oding	Previous Er 	ncoding 00 01 10 1' in module g will not be	'div_wrapper_CU'
NFO: [Syn	rnth 8	CALCI 8-3354 CALCI 8-3354 8-6159	encodec	d FSM wit	h state	New e registe	r 'ps_reg Encoding 00 01 10 r 'ps_reg _reg' in Encoding	; us; modul	ing end	oding	Previous Er 	l' in module 00 01 10 l' in module g will not be	'div_wrapper_CU'
INFO: [Syr	rnth 8	CALCI 8-3354 8-3354 8-6159	encodeconstate IDLE RESET ULATE encodeconstate Found State IDLE LOAD	d FSM wit	h state	New e registe	r 'ps_reg Encoding 00 01 10 r 'ps_reg _reg' in Encoding	' usi	ing end	oding	Previous Er 	1' in module 10 10 11 10 11 11 12 13 14 15 16 17 18 18 18 18 18 18 18 18 18	'div_wrapper_CU'
INFO: [Syr	rnth 8	CALCI 8-3354 CALCI 8-3354 8-6159 RUI RUN	encoded IDLE RESET ULATE encoded Found State LOAD N_DIV	d FSM wit	h state	New e registe	r 'ps_reg Encoding 00 01 10 r 'ps_reg in Encoding 000 110 001	' usi	ing end	oding	Previous Er 	ooding 00 01 10 1' in module g will not be ncoding 000 110 001	'div_wrapper_CU'
INFO: [Syr	rnth 8	CALCI 8-3354 8-3354 8-6159 RUI	encodeconstate IDLE RESET ULATE encodeconstate Found Touch IDLE LOAD N_DIV SQRT	d FSM wit	h state	New e registe	r 'ps_reg n 'ps_reg n 'ps_reg n 'ps_reg n 'ps_reg n 'ps_reg' n 'ps_reg n 'ps_reg' n 'ps_reg' n 'ps_reg	' usi	ing end	oding	Previous Er 	ooding 00 01 10 1' in module g will not be ncoding 000 110 001 010	'div_wrapper_CU'

۲-۶-۴ گزارش سیمهایی با چند Driver

جدول ۱۲: گزارش سیم های با چند Driver

Report	Check Netlist:				
İ	Item	Errors	 Warnings	Status	Description
1					Multi driven nets

۲_۶_۴ گزارش Component های مصرف شده

جدول ۱۳ : گزارش Component های مصرف شده

```
Detailed RTL Component Info :
+---Adders :
      3 Input
                106 Bit
                            Adders := 8
              106 Bit
                             Adders := 4
      2 Input
      4 Input
                13 Bit
                             Adders := 1
      3 Input
                12 Bit
                            Adders := 1
+---XORs :
      2 Input
                 1 Bit
                               XORs := 159
+---Registers :
                         Registers := 10
                106 Bit
                 11 Bit
                        Registers := 3
                  2 Bit
                        Registers := 1
+---Muxes :
                106 Bit
      2 Input
                              Muxes := 43
      3 Input
                106 Bit
                             Muxes := 1
                              Muxes := 1
                64 Bit
      2 Input
      2 Input
                53 Bit
                              Muxes := 8
                53 Bit
                             Muxes := 2
      3 Input
      4 Input
               53 Bit
                              Muxes := 1
      2 Input
                13 Bit
                             Muxes := 1
      2 Input
                11 Bit
                             Muxes := 9
                11 Bit
      3 Input
                              Muxes := 1
                 7 Bit
                             Muxes := 1
      3 Input
                 3 Bit
      4 Input
                             Muxes := 4
      2 Input
                 3 Bit
                              Muxes := 10
                 3 Bit
      5 Input
                             Muxes := 1
      8 Input
                 3 Bit
                             Muxes := 1
      3 Input
                  2 Bit
                              Muxes := 2
      2 Input
                 2 Bit
                              Muxes := 5
      2 Input
                 1 Bit
                             Muxes := 5
      3 Input
                 1 Bit
                              Muxes := 4
      5 Input
                  1 Bit
                              Muxes := 8
```

۴_۶_۴ گزارش فضای مصرف شده توسط هر ماژول

جدول ۱۴ : گزارش فضای مصرفی هر ماژول

	+ Instance	+ Module	++ Cells
+	+	+	++
1	top	l .	6199
2	fpu	FPU	5955
3	CU	FPU_CU	10
4	DP	FPU_DP	5945
5	Fp_sqrt	fp_sqrt	2248
6	Input_wrapper	input_wrapper	242
7	CU	input_wrapper_CU	17
8	DP DP	input_wrapper_DP	225
9	exponent_register	register_sqrtparameterized1_18	30
10	mantis_register	register_sqrtparameterized0_19	195
11	Main_module	sqrt	2006
12	Controller	sqrt_CU	11
13	Datapath	sqrt_DP	1993
14	max_power_mux	multiplexer	38
15	num_mux	multiplexer_5	106
16	number_reg	register_sqrtparameterized0	384
17	out_reg	register_sqrtparameterized0_6	53
18	power_reg	register_sqrtparameterized0_7	929
19	result_reg	register_sqrtparameterized0_8	243
20	sqrt_level1	sqrt_unit	22
21	Comparator	comparator_16	7
22	Subtactor	subtractor_17	15
23	sqrt_level2	sqrt_unit_9	23
24	Comparator	comparator_14	8
25	Subtactor	subtractor_15	15
26	sqrt_level3	sqrt_unit_10	173
27	Comparator	comparator_12	8
28	Subtactor	subtractor_13	165
29	sqrt_level4	sqrt_unit_11	22
30	Comparator	comparator	i si
31	Subtactor	subtractor	14
32	fp_divide	wrapper	3523
33	DP	div_wrapper_DP	3487
34	M1	divider	3376
35	r1	register_div	239
36	r2	register_div_1	1490
37	r3	register_div_2	1378
38	r4	register_div_3	199
39	r5	register_div_4	65
40	expA_reg	register_sqrtparameterized1	43
41	expB_reg	register_sqrtparameterized1_0	45
42	cu cu	div_wrapper_CU	36
43	operationRegister	register_sqrt	174

Report Cell Usage:							
1	Cell	Count					
++							
1	clk_wiz_0	1					
2	CARRY8	253					
3	LUT1	267					
4	LUT2	431					
5	LUT3	1146					
6	LUT4	584					
7	LUT5	1514					
8	LUT6	981					
9	MUXF7	1					
10	FDCE	823					
11	IBUF	132					
12	OBUF	65					
+	-+	++					

۵ نتیجه گیری

در ابتدا درباره تاریخچه و کاربردهای ماژول FPU در صنعت توضیحاتی ارائه گردید. سپس درباره مدل طلایی و خواص و پیادهسازیهای آن به صورت مفصل بحث گردید. در ادامه پایهٔ ریاضی و جبری اعمال انجام شده و برخی اثباتهای ریاضی برای استفاده از الگوریتمهای مورد استفاده آورده شد. در ادامه بحث، هر یک از ماژولها استفاده شده و کاربرد آنها و تناظر آنها با الگوریتمهای مورد استفاده آورده شد. سپس به تفصیل راجع به اسکریپت TCL و رابط پایتون برای سهولت تست و شبیهسازی موضوعاتی بیان شد و شیوه های تست به طور دقیق مورد بحث قرار گرفت. در پایان نیز شرح عمل سنتز و گزارشات حاصل از آن مطرح گردید که حاکی از موفقیت این عملیات است.

تعداد کلاک های اجرایی عملیات ها در مدار طراحی شده، برای دقت واحد حداکثر ۱۳ کلاک می باشد.

برخی از دستآورد ها

- 1. سادگی پیادهسازی الگوریتمهای انتخاب شده و کارایی آنها
 - ۲. مصرف انرژی کم
- ٣. ماژولار بودن ساختار پروژه و قابلیت استفاده مجدد از ماژولها در سایر پروژهها
 - ۴. سهولت شبیهسازی به کمک اسکربیتهای نوشته شده

مراجع

- [1] Wikipedia nth root algorithm
- https://en.m.wikipedia.org/wiki/Nth root algorithm
- [2] Wikipedia long division algorithm

https://en.m.wikipedia.org/wiki/Long division

[3] Wikipedia - computing square roots

https://en.m.wikipedia.org/wiki/Methods of computing square roots

[4] Wikipedia - shifting nth root algorithm

https://en.m.wikipedia.org/wiki/Shifting nth root algorithm

[5] Wolfram Mathworld – square root algorithms

http://mathworld.wolfram.com/SquareRootAlgorithms.html

[6] View Point Systems – product testing methods

https://www.viewpointusa.com/TM/wp/product-testing-methods-industrial-hardware-products/

[7] Wikipedia – IEEE754

https://en.m.wikipedia.org/wiki/IEEE 754

[8] Wikipedia – floating point unit

https://en.m.wikipedia.org/wiki/Floating-point unit

[9] *MPmath – MPmath documentation*

http://mpmath.org/doc/current/