تکلیف شماره ۷ آز مدار منطقی

مدرس: علیرضا طاهری نوید با هر روشی که راحت تر هستین مدار زیر را طراحی کنید(سخت افزاری یا دستورات vhdl)

۱- مداری طراحی کنید که سیگنال کلاک را بگیرد و در α خروجی متفاوت بصورت همزمان کلاک تقسیم بر α و α و او α و او α و اینان دهد. (duty cycle) در تمام سیگنال ها α و α و او α و اینان کلاک تقسیم

۲- مدار فوق را بصورت مد دار طراحی کنید یعنی یک خروجی داشته باشد و با دادن مدهای مختلف
سیگنال های متفاوت را نمایش دهد.

امتيازي

یک clk_devider بسازید که سیگنال کلاک را بر عدد دلخواه شما که در ورودی میگیرد تقسیم کند و در خروجی آن را نمایش دهد.