

به نام خدا تمرین هشتم درس مدارهای منطقی


نیمسال دوم ۹۹–۹۸

موعد تحويل: ۹۹/۳/۲۶

مدرسین: دکتر حسابی، دکتر همتیار، دکتر ارشدی

دانشجویان گرامی در صورت داشتن هرگونه سؤال در مورد تمرین می توانید به آدرس زیر ایمیل بزنید. hoda.sadeghzade@gmail.com

۱. در مدار شکل زیر ثبات انتقالی چهار بیتی در هر پالسساعت یک بیتهای محتوای خود را به راست شیفت میدهد. اگر مقدار اولیه این ثبات انتقالی 0001 باشد، دوره تناوب آن را به دست آورید.



<u>...</u> یک شمارنده آ<u>سنکرون</u> طرح کنید که اعداد مورد نیاز برای ثانیهشمار یک ساعت دیجیتال را تولید کند. به

عبارت دیگر، خروجی آن اعداد BCD صفر تا 59 باشد.

見自

توجه کنید که رقم یکان 0 تا 9 توسط چهار FF تولید می شود و رقم دهگان 0 تا 5 نیز توسط سه FF و با کنترل رقم یکان تولید می شود.


۳. نمودار منطقی یک ثبات چهاربیتی با چهار D FF و چهار مولتیپلکسر 4x1 را رسم کنید. ورودیهای انتخابی S_1 و شعبتند و ثبات باید مطابق جدول زیر عمل کند.

S_1	S_2	عمل ثبات
0	0	بی تغییر
0	1	متمم کردن چهار خروجی
1	0	پاک کردن ثبات، قرار گرفتن 0 در آن (همزمان با ساعت)
1	1	مقدار گیری موازی

۴. یک شمارنده سنکرون با استفاده از فلیپ فلاپ T طراحی کنید که به صورت زیر شمارش کند:

 $0 \rightarrow 1 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 7 \rightarrow 0$

۵. در مدار شکل زیر، با فرض این که در ابتدا شمارنده از عدد $Q_3Q_2Q_1Q_0=0101$) شروع کند و خروجی Z در ابتدا $Q_3Q_2Q_1Q_0=0101$ بشد. مقدار خروجی Z و خروجی شمارنده را برای ۱۵ پالسساعت متوالی نشان دهید. توجه کنید که با رسیدن clock، اگر مقدار سیگنال Z_0 باشد، اطلاعات از ورودی به داخل شمارنده وارد می شود و اگر صفر باشد، شمارنده شمارش رو به بالا انجام می دهد.



FF . در مدار شکل زیر، ابتدا یکبار سیگنال Clear فعال شده و خروجی FFها صفر میشود. ورودی W نیز کلاکپالس است. رفتار را بررسی کرده و نحوه شمارش آن را مشخص کنید.

