### Instituto Tecnológico de Costa Rica Escuela de Ingeniería Electrónica



#### Manual de las herramientas Synopsys utilizadas en el diseño ASIC

Ejemplo de diseño para explicar el flujo de diseño de un sistema digital utilizando las herramientas de Synopsys.

Jairo Mauricio Valverde Cruz Modificado por Dave Porras Alvarado

# Índice general $\mathbf{I}$

In	dice	de figuras	iii
Li	sta d	le símbolos y abreviaciones	v
1	Introducción		
<b>2</b>	Flu	jo para el diseño de circuitos integrados de aplicación específica (ASIC)	3
3	Eie	mplo de flujo de diseño Synopsys	7
	3.1	Diseño de una máquina de estados	7
		3.1.1 Idea	7
		3.1.2 Especificaciones Lógicas	7
		3.1.3 Especificaciones físicas	8
4	Des	sign Compiler para la síntesis RTL	g
	4.1	Estructura del directorio front_end	Ĉ
		4.1.1 Procedimiento para la sintesis RTL	10
5	VC	S para la simulación lógica post síntesis RTL	15
6	IC	Compiler para la implementación física	17
	6.1	Estructura del directorio back_end	17
	6.2	Procedimiento para realizar la Implementación Física	18
		6.2.1 Copia de archivos generados en la síntesis RTL	18
		6.2.2 Revisión de script	18
	6.3	Ejecutar IC Compiler	20
7	VC	S para la simulación lógica post implementación física	23
8	Pri	metime para verificación de temporizado	<b>2</b> 5
	8.1	Estructura del directorio temporizado_layout	25
	8.2	Procedimiento para realizar la Verificación de Temporizado	26
	8.3	Ejecutar Primetime	27
9	Eje	rcicio de Diseño	29
	9.1	Ejercicio del Sistema Estimador de delay entre dos señales de entrada	29

ii	Índice general
Bibliografía	31
Índice alfabético	33

# Índice de figuras

2.1	Flujo para el diseño de circuitos integrados de aplicación específica (ASIC)	5
3.1 3.2	Diagrama de estados para el detector de secuencia	7 8
4.1 4.2 4.3 4.4	Estructura del directorio front_end	9 13 13 14
5.1 5.2	Software VCS	16 16
6.1 6.2 6.3	Estructura del directorio back_end	17 21 22
7.1 7.2	Software VCS	24 24
8.1 8.2	Estructura del directorio temporizado_layout	25 27
9.1	Resultados de la simulación lógica pre-síntesis del sistema estimador de delay.	30

**iv** Índice de figuras

# Lista de símbolos y abreviaciones

#### Abreviaciones

ASIC	Circuitos	Integrados	de Ai	plicación	Específica
11010	C 11 C 011 C 0 0		~~ -	01100001011	

HDL Lenguaje de Descripción de Hardware
 RTL Nivel de Registros de Transferencia
 VCS Compilador y Simulador de Verilog

## Introducción

En este manual se describe la configuración y utilización de las herramientas Synopsys utilizadas en el flujo para el diseño ASIC.

En el capítulo 2 se detalla el flujo para el diseño ASIC implementado utilizando las herramientas comerciales de *Synopsys*. En el capítulo 4 se describe la herramienta *Design Compiler* que permite realizar la *síntesis RTL*. En el capítulo 7 se explica cómo obtener la simulación lógica por medio de la herramienta *VCS*. La implementación física utilizando en la herramienta *IC Compiler* se detalla en el capítulo 6. Para finalizar, en el capítulo 8 se muestra la utilización de la herramienta *Primetime* para obtener la verificación de temporizado del layout.

Los comandos expuestos en este documento se tomaron de [1] y de los manuales de la herramientas de Synopsys. Además para la parte de la síntesis RTL fue de gran ayuda contar con el trabajo de [2].

# Flujo para el diseño de circuitos integrados de aplicación específica (ASIC)

La integración física "correcta por construcción (CBC)" es el proceso por el que se obtienen los archivos necesarios para la fabricación de un circuito integrado a partir de la descripción en HDL de un sistema digital. Durante este proceso la estructura interna del sistema digital puede variar pero sin alterar su funcionamiento lógico.

Para realizar la integración física "correcta por construcción (CBC)" de un sistema digital descrito en alto nivel se utiliza un flujo para el diseño ASIC. Las etapas del flujo para el diseño ASIC son descritas a continuación [1]:

#### 1. Idea:

Es el origen del flujo, corresponde a lo que se desea diseñar.

#### 2. Especificaciones ASIC:

Como especificaciones ASIC se consideran los siguientes aspectos:

- Objetivos y limitaciones del diseño.
- Especificaciones lógicas: La función lógica que debe realizar el sistema digital.
- Especificaciones físicas: El consumo de potencia y temporizado del sistema digital.

#### 3. RTL (Register Transfer Level):

La idea y las especificaciones lógicas son plasmadas en un diseño a nivel de registros de transferencia utilizando un (HDL).

#### 4. Simulación lógica:

Permite verificar el funcionamiento lógico del *RTL*. Esta simulación se realiza en las siguientes tres etapas del flujo para el diseño de circuitos integrados de aplicación específica (ASIC):

- Durante la creación del RTL.
- Después de realizar la síntesis RTL.
- Después de la implementación física.

#### 5. Síntesis RTL:

Es el proceso en el cual el diseño a nivel de registros de transferencia es mapeado a una lista de nodos a nivel de compuertas lógicas (Gate Level Netlist) que contiene sólo bloques lógicos incluidos en la biblioteca de celdas estándar.

La biblioteca de celdas estándar posee bloques lógicos tales como compuertas lógicas, registros, y arreglos de compuertas lógicas.

Cada bloque lógico incluido en la biblioteca de celdas estándar contiene tres formas de representación, las cuales se describen a continuación:

- Representación CELL:
  - Contiene el trazado físico.
- Representación FRAM:

Posee el trazado físico en forma más simple utilizado durante la implementación física.

• Representación LM: Incluye la información de temporizado y del consumo de potencia.

#### 6. Implementación física:

En esta etapa se obtiene el trazado físico (layout) del sistema digital a partir de la lista de nodos a nivel de compuertas (Gate Level Netlist) obtenida en la *Síntesis RTL*. Además se genera la lista de nodos a nivel de compuertas con la información de las parásitas (resistencias y capacitancias).

La implementación física consta de las siguientes tres etapas:

#### • Descripción física:

Se transforma la descripción lógica de la lista de nodos a nivel de compuertas en una descripción física y se busca minimizar el área y el retardo de sistema digital. Durante esta etapa de la *implementación física* se hace una estimación del área del circuito integrado, se asignan los pines, y se crean los anillos de alimentación del circuito integrado.

#### • Colocación física:

En esta etapa se coloca en un lugar específico los diferentes bloques lógicos que conforma la lista de nodos a nivel de compuestas. Se trata de minimizar al área (colocando los bloques lo más cerca posible) y se busca minimizar el largo del los cables que unen los diferentes bloques lógicos (colocando en forma adyacente los bloques necesarios para realizar determinada función).

#### • Enrutado físico:

Consiste en unir entre sí los diferentes bloques lógicos que conforman el circuito integrado. Al finalizar esta etapa, el trazado físico del sistema digital ha sido creado y se guarda como archivo *GDSII*.

#### 7. Verificación de temporizado:

Se determinan las rutas críticas del diseño y se verifica que no existan problemas de temporizado.

#### 8. Simulación eléctrica:

Permite determinar la existencia de errores en el trazado físico (circuito abierto o corto circuito).

#### 9. GDSII:

Es el archivo que contiene toda la información del trazado físico y se utiliza para fabricar el circuito integrado.

El flujo para el diseño ASIC se muestra en la figura 2.1, en donde se observan las etapas necesarias para originar los archivos utilizados en la fabricación de un circuito integrado a partir de una idea y especificaciones de un sistema digital.




Figura 2.1: Flujo para el diseño de circuitos integrados de aplicación específica (ASIC).

# Ejemplo de flujo de diseño Synopsys

#### 3.1 Diseño de una máquina de estados

#### 3.1.1 Idea

Como ejercicio para comprender el flujo de diseño de un circuito digital con las herramientas de *synopsys*, se procederá a implementar un detector de secuencia en una entrada del sistema.

El sistema debe detectar la secuencia 1101 en la señal dato de entrada, el sistema también cuenta con una entrada de reloj (clk) y una señal de restablecimiento (reset). Al detectarse la secuencia se debe acertar la salida (detectada).

#### 3.1.2 Especificaciones Lógicas

La figura 3.1 muestra el diagrama de estados que interpreta el comportamiento deseado del detector de secuencia. Para este diagrama los datos en las transiciones indican el comportamiento de *entrada/salida*.




Figura 3.1: Diagrama de estados para el detector de secuencia.

Para probar el correcto comportamiento lógico se diseña un *testbench* con una secuencia en la señal de entrada de 1101101011101 de manera que la salida sea 0001001000001 tal y como se muestra en la figura 3.2.




Figura 3.2: Formas de onda obtenidas de la simulación del sistema detector de secuencia.

#### 3.1.3 Especificaciones físicas

Las especificaciones de temporizado son las siguientes:

- 1. Frecuencia del reloj de entrada clk = 50 kHz, con clock skew y jetter de 30 ns.
- 2. El reloj de la máquina de estados trabaja a la mitad de la frecuencia del reloj de entrada.
- 3. Retardo en las señales de entrada de máximo 200 ns y mínimo 100 ns.
- 4. Retardo en las señales de salida máximo de 400 ns y mínimo de 200 ns.
- 5. Fanout de 10.
- 6. La señales de entrada son manejadas por la celda estándar INVX8.

# Design Compiler para la síntesis RTL

#### 4.1 Estructura del directorio front end

La estructura del directorio  $front\_end$  se muestra en la figura 4.1 y contiene todos los archivos necesarios para realizar la  $Sintesis\ RTL$  así como los archivos generados durante este proceso.




Figura 4.1: Estructura del directorio front\_end.

Los subdirectorios pertenecientes a front\_end se describe a continuación:

#### • db:

Los dos archivos principales son el archivo \*.v (gate level netlist) y el archivo \*.sdc que contiene las especificaciones de temporizado. Ambos archivos son generados durante la *síntesis RTL* y son los que se utilizan en las siguientes etapas del flujo para el diseño ASIC.

#### • libs:

Contiene la biblioteca de celdas estándar así como su representación gráfica (\*.sdb).

#### • reports:

Durante el proceso de *síntesis RTL* se generan reportes de diferentes aspectos del diseño y se almacenan en archivos de texto.

#### • scripts:

Contiene los archivos de síntesis, son dos \*.tcl en donde se encuentran todos los comandos para realizar la síntesis.

#### • source:

Los diseños en RTL pueden ser en \*.v ó \*.vhdl.

#### • work:

Contiene los archivos que genera *Design Compiler* durante el proceso de *síntesis RTL*, éstos archivos no se utilizan en las siguientes etapas del diseño.

#### 4.1.1 Procedimiento para la sintesis RTL

- Se debe copiar el archivo .bashrc ubicado en /home/tutorial\_synopsys/ en el directorio personal de cada cuenta (home). Estando ubicado en el directorio /home/tutorial\_synopsys se ejecuta: cp .bashrc /home/user/
- Se debe copiar el directorio detector/ ubicado en /home/tutorial\_synopsys/ en el directorio personal de cada cuenta (home). Estando ubicado en el directorio /home/tutorial\_synopsys se ejecuta: scp -r detector /home/user/
- Reiniciar sesión ssh
- En la ruta /home/user/detector/integracion\_fisica/front\_end/ modificar la linea 16 del archivo .synopsys\_dc.setup sustituyendo jvalverde por su nombre de usuario, para abrir este archivo ejecute gedit .synopsys\_dc.setup.
- Script de síntesis con el software Design Compiler: El archivo detector\_syn.tcl localizado en el directorio /home/user/detector/integracion\_fisica/front\_end/scripts/ debe revisarse para corroborar que se encuentre configurado de la siguiente manera:
  - 1. Eliminar diseños previos:

    <u>Comando:</u> remove\_design -designs
  - 2. En caso de utilizar la técnica de bloqueo del reloj (Clock Gating) utilizar:

    <u>Comando:</u> set\_clock\_gating\_style -sequential\_cell latch -positive\_edge\_logic and -negative\_edge\_logic or
  - 3. Analizar el módulo principal del diseño en *HDL*:

    Comando: analyze -library WORK -format extensión {módulo\_principal.extensión}
  - 4. Analizar los demás módulos del diseño en *HDL*:

    <u>Comando:</u> analyze -format extensión {módulo.extensión}

5. Elaborar el módulo principal del diseño en *HDL*:

<u>Comando:</u> elaborate **módulo\_principal** -architecture behavioral -library WORK

6. Enlazar los demás módulos al módulo principal: Comando: link

7. Escribir el archivo de base de datos sin sintetizar:

<u>Comando:</u> write -hierarchy -format ddc -output ./db/\*.ddc

8. Leer el script (\*.tcl ubicado en el mismo directorio) que contiene las especificaciones de temporizado:

Comando: source \*\_constraints.tcl

Algunos de los aspectos a especificar en éste archivo son:

8.1. Frecuencia del reloj de entrada:

<u>Comando:</u> create\_clock -period periodo [get\_ports nombre\_reloj]

8.2. No colocar buffers en la red del reloj:

<u>Comando:</u> set\_dont\_touch\_network [get\_clocks nombre\_reloj]

8.3. Retardo entre las diferentes ramificaciones del reloj (Clock Skew):

<u>Comando:</u> set\_clock\_uncertainty -setup **tiempo**(ns) [get\_clocks **nombre\_reloj**]

Comando: set\_clock\_uncertainty -hold **tiempo**(ns) [get\_clocks **nombre\_reloj**]

8.4. Retardo de transición del reloj:

<u>Comando:</u> set\_clock\_transition **tiempo**(ns) [get\_clocks **nombre\_reloj**]

8.5. Retardo de la señal de reloj en la entrada:

<u>Comando:</u> set\_clock\_latency -source tiempo(ns) [get\_clocks nombre\_reloj]

<u>Comando:</u> set\_clock\_latency tiempo(ns) [get\_clocks nombre\_reloj]

8.6. Retardo (máximo y mínimo) de todas las señales de entrada, excepto la del reloj:

Comando: set\_input\_delay -max tiempo(ns) -clock nombre\_reloj [remo-ve\_from\_collection [all\_inputs] [get\_clocks nombre\_reloj]]

Comando: set\_input\_delay -min tiempo(ns) -clock nombre\_reloj [remo-ve\_from\_collection [all\_inputs] [get\_clocks nombre\_reloj]]

8.7. Retardo (máximo y mínimo) de todas las señales de salida:

<u>Comando:</u> set\_output\_delay -max tiempo(ns) -clock nombre\_reloj [get\_ports
puertos\_salida]

<u>Comando:</u> set\_output\_delay -min tiempo(ns) -clock nombre\_reloj [get\_ports
puertos\_salida]

8.8. Fanout:

Comando: set\_max\_fanout fanout \$current\_design

- 8.9. Especificar la celda que maneja todas las entradas (cell driving inputs):

  <u>Comando:</u> set\_driving\_cell -lib\_cell **celda\_entrada** [remove\_from\_collection [all\_inputs]

  [get\_clocks **nombre\_reloj**]]
- 8.10. Configuración del reloj interno: <u>Comando:</u> <u>create\_generated\_clock -name</u> **nombre\_reloj\_generado** -divide\_by\_2 -source [get\_ports **nombre\_reloj**] [gets\_pins **nombre\_reloj\_generado**]

8.11. No colocar buffers en la red del reloj interno:

<u>Comando:</u> set\_dont\_touch\_network [get\_clocks nombre\_reloj\_generado]

9. Propagar las especificaciones de temporizado a todo el diseño a través de los niveles de jerarquía:

Comando: propagate\_constraints

10. Revisar el diseño:

Comando: check\_design

11. Compilar el diseño:

Comando: compile\_ultra

En caso de utilizar la técnica del bloqueo del reloj (Clock Gating) utilizar:

Comando: compile\_ultra -gate\_clock

12. Escribir el archivo de la lista de nodos a nivel de compuertas (Gate Level Netlist)

\*.v con los siguientes tres comandos:

Comando: set verilogout\_no\_tri true

Comando: change\_names -hierarchy -rules verilog

Comando: write -hierarchy -format verilog -output ./db/\*.v

13. General los reportes:

Comando: report\_opción > reports/\*.txt

Donde **opción** puede ser:

- 13.1. power: Estimación del consumo de potencia estático y dinámico.
- 13.2. **area**: Estimación del área en  $\mu$ m<sup>2</sup>.
- 13.3. cell: Contiene las celdas estándar utilizadas en el diseño.
- 13.4. **qor**: Resumen del área, de las celdas estándar y de las rutas críticas de temporizado.
- 13.5. **timing**: Rutas críticas de temporizado.
- 13.6. port: Incluye todos los puertos de entrada y salida.
- 14. Escribir el archivo de base de datos sintetizado:

Comando: write -hierarchy -format ddc -output ./db/\*.ddc

15. Escribir el archivo con las especificaciones de temporizado:

Comando: write\_sdc ./db/\*.sdc

- 16. Revisar la configuración de temporizado: Comando: check\_timing
- 17. Dentro del directorio front\_end se ejecuta los siguientes comandos:
  - $dc\_shell$ :

Una vez ejecutado este comando, muestra en la consola la biblioteca *link*, biblioteca *tarqet* y la biblioteca *symbol* configuradas.

Desde este modo es posible ejecutar los comandos necesarios para realizar la  $Sintesis\ RTL.$ 

- start\_qui:

Levanta la interfaz gráfica del software.

En la figura 4.2 se muestra el software Design Compiler en modo gráfico.




Figura 4.2: Software Design Compiler.

18. Desde la interfaz gráfica de *Design Compiler* se ejecuta el script que contiene todos los anteriores pasos de la siguiente manera: *File/Execute Script* y buscar en el directorio scripts el archivo *detector\_syn.tcl* 

Cuando la síntesis ha terminado se puede examinar el diagrama esquemático generado, para esto selecciona la celda detector\_secuencia y luego seleccionar el botón Create Design Schematic tal y como se muestra en la figura 4.3 y el circuito generado se aprecia en la figura 4.4




Figura 4.3: Botón para crear esquemático.




Figura 4.4: Esquemático generado por la síntesis.

# VCS para la simulación lógica post síntesis RTL

Con la herramienta VCS se realiza la simulación lógica de la lista de nodos a nivel de compuertas (Gate Level Netlist) en las siguientes dos ocasiones:

- Después de realizar la *Síntesis RTL*: Se realiza en el directorio *simulacion\_logica\_sintesis*.
- Después de realizar la *Implementación Física*: Se realiza en el directorio *simulacion\_logica\_layout*.

Para realizar la simulación lógica se requiere de:

- 1. Las primitivas de la biblioteca de síntesis (\*.v): Ya se encuentran en el directorio simulacion\_logica\_sintesis y se llaman celdas\_reducidas.v
- 2. La lista de nodos a nivel de compuertas (\*.v). Se generó con la síntesis RTL y se encuentran en el directorio /home/user/detector/integracion\_fisica/front\_end/db/ y hay que copiar el archivo detector\_syn.v en el directorio simulacion\_logica\_sintesis
- 3. El archivo de simulación (testbench.v). Ya presente en /home/user/detector/integracion\_fisica/simulacion\_logica\_sintesis/
- 4. Ejecutar el siguiente comando: vcs -R -gui primitivas.v lista de nodos a nivel de compuertas.v testbench.v

La herramienta posee un ambiente gráfico (ver figura 7.1), en el que se seleccionan las señales a mostrar en la simulación por un tiempo que el usuario crea conveniente para verificar el funcionamiento lógico de la lista de nodos a nivel de compuertas.

• Para correr la simulación lógica del detector, seleccione el módulo testbench en la ventana *Hierarchy* a la izquierda.




Figura 5.1: Software VCS.

- Se marcan con la ayuda de la tecla control, las señales detectada, clk, reset y dato en la ventana Variable.
- Hay que agregar estas señales a la simulación para esto se debe hacer click derecho sobre las señales seleccionadas el menú Add To Waves y luego New Wave View.
- Se abre una nueva ventana donde se presiona el botón *Start/Continue* (botón con flecha azul apuntando hacia abajo). La forma de onda a obtener se muestra en la figura 7.2.




Figura 5.2: Formas de onda de la simulación lógica.

# IC Compiler para la implementación física

#### 6.1 Estructura del directorio back\_end

La estructura del directorio *back\_end* se muestra en la figura 6.1 y contiene todos los archivos necesarios para realizar la *Implementación Física* así como los archivos generados durante esta etapa.




Figura 6.1: Estructura del directorio back\_end.

#### • db:

Los archivos principales son el archivo \*.v (gate level netlist), el archivo \*.sdc (especificaciones de temporizado) y el archivo \*.spef (capacitancias parásitas). Éstos archivos son utilizados en las siguientes etapas del flujo ASIC.

#### • libs:

Contiene la biblioteca de celdas estándar así como su representación gráfica (\*.sdb). Además incluye la biblioteca de tecnología (\*.tf), la biblioteca física (\*.plib) y los archivos *TLUPlus* con la información de las capacitancias parásitas. La configuración de éstas tres bibliotecas se realizan en la sección 6.2.

#### • reports:

Durante la *Implementación Física* se generan reportes de diferentes aspectos del diseño y se almacenan en archivos de texto.

#### • scripts:

Contiene el scripts para realizar la Implementación Física (\*.tcl).

#### • source:

Contiene los archivos generados durante la Síntesis RTL.

#### • work:

Contiene los archivos que genera *IC Compiler* durante el proceso de *Implementación*, éstos archivos no se utilizan en las siguientes etapas del diseño.

#### 6.2 Procedimiento para realizar la Implementación Física

El procedimiento descrito en ésta sección corresponde a una forma básica de realizar la *Implementación Física*, los pasos a seguir son los siguientes:

#### 6.2.1 Copia de archivos generados en la síntesis RTL

Se deben copiar los archivos detector\_syn.sdc y detector\_syn.v ubicados en el directorio /ho-me/user/detector/integracion\_fisica/front\_end/db/, a la siguiente ruta /home/user/detector/integracion\_fisica/back\_end/source/

#### 6.2.2 Revisión de script

Inicialmente se debe corroborar que el archivo detector\_phy.tcl contenido en el directorio /ho-me/user/detector/integracion\_fisica/back\_end/scripts esté configurado de la siguiente manera (no olvide cambiar en todas las direcciones dentro del script jvalverde por su nombre de usuario):

#### 1. Eliminar diseños previos:

Comando: remove\_design -designs

#### 2. Definir VSS y VDD:

Comando: set mw\_logic0\_net VSS Comando: set mw\_logic1\_net VDD

#### 3. Especificar los archivos TLUplus:

 $\underline{\text{Comando:}} \ \ \textit{set\_tlu\_plus\_files} \ \ \textit{-max\_tluplus} \ \ \textit{./libs/tluplus/*Cmax.tluplus} \ \ \textit{-min\_tluplus}$ 

./libs/tluplus/ \*Cmin.tluplus -tech2itf\_map ./libs/tech/\*.map

- 4. Crear una nueva base de datos Milkway, sólo se hace una vez para cada diseño:

  <u>Comando:</u> create\_mw\_lib -technology ./libs/tech/\*.tf -mw\_reference\_library { ./libs/
  saed90nm\_fr/} -bus\_naming\_style [%d] ./libs/saed90nm\_fr/\*.mw
- 5. Abrir la base de datos Milkway:

  <u>Comando:</u> open\_mw\_lib ./libs/saed90nm\_fr/\*.mw
- 6. Importa el Netlist obtenido en la Síntesis RTL:

  <u>Comando:</u> import\_designs -format verilog {\*.v} -top módulo\_principal
- 7. Resolver múltiples instancias:

 $\underline{Comando:}\ uniquify\_fp\_mw\_cel$ 

Comando: link

8. Leer las especificaciones de temporizado:

 $\underline{\text{Comando:}} \ read\_sdc \ \{*.sdc\}$ 

- 9. Iniciar la etapa de descripción física (floorplan): Comando: *initialize\_floorplan*

10. Conectar los pines de alimentación del circuito integrado: Comando: derive\_pq\_connection -power\_net "VDD" -qround\_net "VSS"

 $\underline{Comando:}\ derive\_pg\_connection\ -power\_net\ "VDD"\ -ground\_net\ "VSS"\ -tie$ 

11. Crear los anillos de alimentación para VSS y VDD:

 $\underline{Comando:}\ create\_rectangular\_rings\ -nets\ \{\mathit{VSS}\}$ 

 $\underline{Comando:}\ create\_rectangular\_rings\ -nets\ \{\mathit{VDD}\}$ 

 $\underline{\textbf{Comando:}}\ create\_power\_strap\ \textit{-nets}\ \{\textit{VDD}\}$ 

 $\underline{Comando:}\ create\_power\_strap\ -nets\ \{\mathit{VSS}\}$ 

- 12. Reducir la cantidad de buffers e inversores, sin afectar la calidad del resultado: <u>Comando:</u> set\_buffer\_opt\_strategy -effort low
- 13. Iniciar la etapa de colocación física (placement): Comando: create\_fp\_placement
- 14. Guardar el diseño de la colocación física:

Comando: save\_mw\_cel -as nombre

15. Iniciar la etapa del enrutado físico (routing):

Comando: route\_zrt\_auto -max\_detail\_route\_iterations 10

16. Verificar el enrutado físico:

Comando: verify\_zrt\_route

17. Extraer el netlist:

Comando:  $write\_verilog ./db/*.v$ 

18. Extraer las capacitancias parásitas:

 $\underline{\text{Comando:}} \ write\_parasitics \ -output \ \{./db/*.\mathbf{spef}\}$ 

19. Escribir el archivo con los datos de retado del layout:

Comando: write\_sdf ./db/\*.sdf

20. Extraer el archivo con las especificaciones de temporizado:

Comando:  $write\_sdc ./db/*.sdc$ 

21. Escribir el archivo .ddc y el archivo .def:

Comando: write -format ddc -output  $\{./db/*.ddc\}$ 

Comando: write\_def -output "\*.def"

22. Crear el archivo GDSII:

 $\underline{\textbf{Comando:}}\ write\_stream\ -format\ gds\ -lib\_name\ ./libs/saed90nm\_fr/*.\mathbf{mw}\ -cells\ \{detector\_routing\}\ ./db/\mathbf{nombre\_GDSII}$ 

23. Guardar el diseño después del enrutado físico:

Comando: save\_mw\_cel -as nombre

24. Generar los reportes:

<u>Comando:</u> report\_opción > reports/nombre\_archivo.txt

Donde **opción** puede ser:

- 24.1. **power**: Estimación del consumo de potencia estático y dinámico.
- 24.2. **qor**: Resumen del área, de las celdas estándar y de las rutas críticas de temporizado.
- 25. Se debe verificar que para correr el script por primera vez la linea 44 (create\_mw\_lib...) NO debe estar comentada. Y debe comentarse si se va a ejecutar este por segunda vez.

#### 6.3 Ejecutar IC Compiler

Dentro del directorio back\_end se ejecuta los siguientes comandos:

• *icc\_shell*:

Una vez ejecutado este comando, muestra en la consola la biblioteca *link*, biblioteca *target* y la biblioteca *symbol* configuradas. Desde este modo es posible ejecutar los comandos necesarios para realizar la *Implementación*.

• start\_qui:

Levanta la interfaz gráfica del software (ver figura 6.2).




Figura 6.2: Software IC Compiler.

Desde la interfaz gráfica de IC Compiler se ejecuta el script que contiene todos los anteriores pasos yendo a File/Execute Script...

Si todo es correcto se debe abrir una ventana con la implementación física con celdas estandar según la figura 6.3




Figura 6.3: Implementación física obtenida con el IC COmpiler.

# VCS para la simulación lógica post implementación física

Con la herramienta VCS se realiza la simulación lógica de la lista de nodos a nivel de compuertas (Gate Level Netlist) en las siguientes dos ocasiones:

- Después de realizar la *Síntesis RTL*: Se realiza en el directorio *simulacion\_logica\_sintesis*.
- Después de realizar la *Implementación Física*: Se realiza en el directorio *simulacion\_logica\_layout*.

Para realizar la simulación lógica se requiere de:

- 1. Las primitivas de la biblioteca de síntesis (\*.v): Ya se encuentran en el directorio simulacion\_logica\_layout y se llaman celdas\_reducidas.v
- 2. La lista de nodos a nivel de compuertas (\*.v). Se generó con la implementación física y se encuentran en el directorio /home/user/detector/integracion\_fisica/back\_end/db/y hay que copiar el archivo detector\_phy.v en el directorio simulacion\_logica\_layout
- 3. El archivo de simulación (testbench.v). Ya presente en /home/user/detector/integracion\_fisica/simulacion\_logica\_layout/
- 4. Ejecutar el siguiente comando: vcs -R -gui primitivas.v lista de nodos a nivel de compuertas.v testbench.v

La herramienta posee un ambiente gráfico (ver figura 7.1), en el que se seleccionan las señales a mostrar en la simulación por un tiempo que el usuario crea conveniente para verificar el funcionamiento lógico de la lista de nodos a nivel de compuertas.

• Para correr la simulación lógica del detector, seleccione el módulo testbench en la ventana *Hierarchy* a la izquierda.




Figura 7.1: Software VCS.

- Se marcan con la ayuda de la tecla control, las señales detectada, clk, reset y dato en la ventana Variable.
- Hay que agregar estas señales a la simulación para esto se debe hacer click derecho sobre las señales seleccionadas el menú Add To Waves y luego New Wave View.
- Se abre una nueva ventana donde se presiona el botón *Start/Continue* (botón con flecha azul apuntando hacia abajo). La forma de onda a obtener se muestra en la figura 7.2.




Figura 7.2: Formas de onda de la simulación lógica.

# Primetime para verificación de temporizado

#### 8.1 Estructura del directorio temporizado\_layout

La estructura del directorio temporizado\_layout se muestra en la figura 8.1 y contiene todos los archivos necesarios para realizar la Verificación de Temporizado del Layout así como los reportes generados.




Figura 8.1: Estructura del directorio temporizado\_layout.

### 8.2 Procedimiento para realizar la Verificación de Temporizado

El procedimiento descrito en ésta sección corresponde a una forma básica de realizar la Verificación de Temporizado, inicialmente se debe corroborar que el archivo detector\_tim.tcl contenido en el directorio /home/user/detector/integracion\_fisica/temporizado\_layout/scripts/ esté configurado de la siguiente manera (no olvide cambiar en todas las direcciones dentro del script jvalverde por su nombre de usuario):

- 1. Definir la ruta del directorio temporizado\_layout con el comando set\_search\_path {ruta}.
- 2. Agregar a la ruta los directorios pertenecientes a temporizado\_layout con el comando set\_search\_path {"\$search\_path ./libs ./scripts ./source"}.
- 3. Establecer la biblioteca *link* con el comando *set link\_library* {\*.db}.
- 4. Establecer la biblioteca target con el comando set target\_library {\*.db}.
- 5. Leer el Netlist obtenido en la *Implementación Física*: Comando:  $read\_verilog *.v$
- 6. Definir el módulo principal:

  <u>Comando</u>: current\_design nombre\_módulo
- 7. Leer las capacitancias parásitas máximas:

  <u>Comando:</u> read\_parasitics -format SPEF \*.spef.max
- 8. Leer las especificaciones de temporizado: Comando: read\_sdc \*.sdc
- 9. Generar reporte de temporizado desde las entradas hasta los registros:

  <u>Comando:</u> report\_timing -from [all\_inputs] -to [all\_registers -data\_pins] -max\_paths 40

  > reports/\*.txt
- 10. Generar reporte de temporizado de registros a registros:

  <u>Comando:</u> report\_timing -from [all\_register -clock\_pins] -to [all\_registers -data\_pins] 
  max\_paths 40 > reports/\*.txt
- 11. Generar reporte de temporizado desde los registros hasta las salidas:

  <u>Comando:</u> report\_timing -from [all\_register -clock\_pins] -to [all\_outputs] -max\_paths 40

  > reports/\*.txt
- 12. Leer las capacitancias parásitas mínimas:

  <u>Comando:</u> read\_parasitics -format SPEF \*.spef.min
- 13. Generar el reporte de temporizado de registro a registro con el tiempo de transición y la capacitancia:
  - $\underline{\text{Comando: report\_timing -transition\_time -capacitance -nets -input\_pins -from [all\_registers -clock\_pins] -to [all\_registers -data\_pins] > reports/*.txt}$

#### 8.3 Ejecutar Primetime

Se deben copiar los archivos detector\_phy.sdc detector\_phy.spef.max detector\_phy.spef.min detector\_phy.v ubicados en el directorio /home/user/detector/integracion\_fisica/back\_end/db/, a la siguiente ruta /home/user/detector/integracion\_fisica/temporizado\_layout/source/

Dentro del directorio temporizado\_layout se ejecuta el siguiente comando:

#### • primetime:

Una vez ejecutado este comando, muestra en la consola la biblioteca *link* y la biblioteca *target* configuradas. El software se ejecuta en modo gráfico, tal como se muestra en la figura 8.2.




Figura 8.2: Software Primetime.

Desde *Primetime* ejecutar el script que contiene todos los anteriores pasos yendo a *File/Execute Script*. Esto genera los reportes en el directorio

/home/user/detector/integracion\_fisica/temporizado\_layout/reports/, especificamente el archivo criticas\_tran\_cap.txt

Recordar que si los valores de  $slack\ (MET)$  son positivos, se cumplen las especificaciones de temporizado.

# Ejercicio de Diseño

# 9.1 Ejercicio del Sistema Estimador de delay entre dos señales de entrada

El sistema brindado es un estimador de delay entre dos señales de entrada x1 y x2 para mostrar el valor estimado en la salida  $Y_{-output\_le}$ , el ejercicio consta en realizar la integración física del sistema digital comenzando desde la similación lógica pre-síntesis (en caso de existir un error, debe corregirlo) para ello se suministra:

- 1. La descripción de hardware del sistema (archivos \*.v) así como el testbench utilizado en la simulación lógica ubicados en /home/tutorial\_synopsys/estimador/
- 2. Las siguientes especificaciones de temporizado:
- Periodo del reloj (clk) de 5000 ns, con un clock skew de 0.4 ns, un tiempo de transición de 0.1 ns, y un retardo de 0.1 ns entre la fuente del reloj y la entrada al chip.
- Retardo máximo de 200 ns y mínimo de 100 ns en las señales de entrada (excepto en la señal de reloj).
- Retardo máximo de 400 ns y mínimo de 200 ns en las señales de salida.
- 3. Fanout de 10.

Para las simulación lógica pre-síntesis se debe seleccionar la base de tiempo de 100 ns dentro del software Questasim, para ejecutarlo use el comando *qhsim*.

Para las simulaciones seleccione únicamente las señales clk, reset\_L, x1, x2, Y\_output\_L, tof\_count, retardo y ret\_teor. El resultado de la simulación se muestra en la figura 9.1




Figura 9.1: Resultados de la simulación lógica pre-síntesis del sistema estimador de delay.

# Bibliografía

- [1] H. Bindu and H. Mahmoodi. ASIC Design Flow Tutorial using Synopsys Tools. San Francisco, CA, 2009. 1, 3
- [2] A. Chacón. Circuitos Integrados de bajo consumo para detección y localización de disparos de armas de fuego. Mar del Plata, Argentina, 2009. 1

32 Bibliografía

# Índice alfabético

```
Colocación física, 4

Descripción física, 4

diseño ASIC, 3, 5

Enrutado físico, 4

GDSII, 4, 5

HDL, 3

Implementación física, 4
integración física "correcta por construcción (CBC)", 3

RTL, 3, 4

Síntesis RTL, 4
Simulación eléctrica, 5

Verificación de temporizado, 5
```