### CIRCUITI LOGICI COMBINATORI

(c) Luca Selmi - Univ. di Modena



95

### Diritti d'autore

Questa filmato è protetto dalle leggi sul copyright e dalle disposizioni dei trattati internazionali. Il titolo ed i copyright relativi al filmato (ivi inclusi, ma non limitatamente, ogni immagine, fotografia, animazione, video, audio, musica e testo) sono di proprietà dell'autore, prof. Luca Selmi, Università degli Studi di Modena e Reggio Emilia.

Il filmato può essere utilizzato dall'Università degli Studi di Modena e Reggio Emilia, per scopi istituzionali, non a fine di lucro. In tal caso non è richiesta alcuna autorizzazione.

Ogni altro utilizzo o riproduzione (ivi incluse, ma non limitatamente a, lo scaricare o creare copie su dispositivi locali, le riproduzioni su supporti magnetici, su reti di calcolatori e stampe) in toto o in parte è vietata, se non esplicitamente autorizzata per iscritto, a priori, da parte dell'autore. L'informazione contenuta in questo filmato è ritenuta essere accurata alla data della pubblicazione. Essa è fornita per scopi meramente didattici e non per essere utilizzata in progetti di impianti, prodotti, reti, ecc.


In ogni caso essa è soggetta a cambiamenti senza preavviso. L'autore non assume alcuna responsabilità per il contenuto di questo filmato (ivi incluse, ma non limitatamente, la correttezza, completezza, applicabilità, aggiornamento dell'informazione).

In ogni caso non può essere dichiarata conformità all'informazione contenuta in questo filmato. In ogni caso questa nota di copyright e il suo richiamo in calce non devono mai essere rimossi e devono essere riportati anche in utilizzi parziali.

UNIMORE MODELLA PROCESSION

(c) Luca Selmi - Univ. di Moden

### Circuiti logici combinatori



- Un <u>circuito logico</u> è un circuito elettronico avente N segnali digitali in ingresso e M segnali digitali in uscita, ciascuno associato ad una differente variabile (tipicamente booleana).
- Il circuito è progettato in modo tale se ad un dato istante gli segnali di ingresso
  assumono valori accettabili nella codifica digitale considerata (ad esempio, valori
  correttamente posizionati all'interno degli intervalli di significatività per lo «0» o l'
  «1» di un segnale digitale), allora le uscite in quel medesimo istante sono anch'esse
  correttamente posizionate all'interno dei medesimi intervalli di significatività.
- La parola <u>istante</u> deve essere intesa nel senso di intervallo di tempo di opportuna durata posizionato nell'intorno di istanti noti, spesso determinati dalle rapide transizioni di un segnale di sincronismo detto «clock».
- Il circuito logico è di tipo combinatorio se il valore digitale delle uscite ad un dato istante dipende esclusivamente dal valore digitale degli ingressi al medesimo istante.
- In logica binaria (booleana), il circuito implementa allora una funzione logica booleana di variabili booleane. Esso rappresenta un operatore logico o una rete logica

(c) Luca Selmi - Univ. di Modena



9

# Logica statica e dinamica


- Logica statica: in entrambi gli stati logici l'uscita è connessa all'alimentazione (se Vout=«1») o alla massa (se Vout=«0») attraverso un percorso a bassa resistenza. Si tratta di logiche con elevata robustezza a distrurbi e accoppiamenti parassiti. Eventuali fulttuazioni transitorie dell'uscita tendono ad essere riassormite ed annullate dal circuito.
- Logica dinamica: il nodo di uscita non è sempre connesso ad una delle alimentazioni e il dato viene temporaneamente immagazzinato in forma di carica su una capacità. La carica sulla capacità è suscettibile di disperdersi o aumentare a causa di correnti di perdita e accoppiamenti capacitivi o induttivi parassiti. Pertanto il valore di tensione che codifica lo stato logico viene modificato e lo stato logico potrebbe risultarne alterato

(c) Luca Selmi - Univ. di Modena



# Logica statica basata su transistori in serie o parallelo

- Consideriamo la realizzazione, tramite switch nMOS, di uno switch in logica vera in grado di connettere tra loro due nodi X e Y in funzione dello stato degli ingressi
- Associamo allo stato di ciascun transistore una variabile Booleana Mi=1 se acceso (conduce corrente), Mi=0 se spento (non conduce corrente) (i=1,2)
- Essendo nMOS, i transistori sono accesi (stato «1») quando il rispettivo ingresso vale «1», spenti (stato «0») quando l'ingresso è uguale a «0».
- Nei termini delle corrispondenti variabili booleane M1 = 1 se A=1, M2=1 se B=1
- Associamo allo switch da realizzare una variabile Booleana F=«1» se lo switch è acceso (conduce corrente tra X e Y rendendo auspicabilmente Vx=Vy e pertanto X=Y),
   F=«0» se lo switch non conduce
- CONNESSIONE IN SERIE
  - F=1 ovvero X=Y se A=1 e B=1
  - Pertanto F=AND(A, B) = A\*B
- CONNESSIONE IN PARALLELO
  - F=1 ovvero X=Y se A=1 o se B=1
  - Pertanto F=OR(A, B) = A+B





Y = X if A OR I


(c) Luca Selmi - Univ. di Modena



99

# Logica statica basata su transistori in serie o parallelo

- Consideriamo la realizzazione, tramite switch pMOS, di uno switch in logica vera in grado di connettere tra loro due nodi X e Y in funzione dello stato degli ingressi
- Associamo allo stato di ciascun transistore una variabile Booleana Mi=1 se acceso (conduce corrente), Mi=0 se spento (non conduce corrente) (i=1,2)
- Essendo pMOS, i transistori sono accesi (stato «1») quando il rispettivo ingresso vale «0», spenti (stato «0») quando l'ingresso è uguale a «1».
- Nei termini delle corrispondenti variabili booleane M1 = 1 se A=0, M2=1 se B=0
- Associamo allo switch da realizzare una variabile Booleana F=«1» se lo switch è acceso (conduce corrente tra X e Y rendendo – auspicabilmente – Vx=Vy e pertanto X=Y), F=«0» se lo switch non conduce
- CONNESSIONE IN SERIE
  - F=1 ovvero X=Y se A=0 e B=0
  - Pertanto F=NOT(A)\*NOT(B) = NOT(A+B)=NOR(A,B)
- CONNESSIONE IN PARALLELO
  - F=1 ovvero X=Y se A=0 o se B=0
  - Pertanto F=NOT(A) + NOT(B) = NOT(A\*B)=NAND(A,B)




(c) Luca Selmi - Univ. di Modena



#### Come usare nMOSFETs

- Il transistore nMOSFET può essere utilizzato o per reti di pullup (carica del nodo di uscita) o per reti di pull-down (scarica del nodo di uscita)
- Pull-UP: Il transitorio inizia con VG=VD=VDD, VS=0 V e si esaurisce quando VGS=VTn → VS=VDD-VTn<VDD, dove VTn è aumentata dall'effetto body del transistore in quanto VB=0V e VS>0V. La tensione nominale alta di uscita è <VDD → SL<VDD</li>
- L'uscita alta non è collegata staticamente a VDD
- Il transistore nMOS trasmette un «1» "debole"




(c) Luca Selmi - Univ. di Modena



101

### Come usare nMOSFETs

- Pull-DOWN: Il transitorio inizia con VG=VD=VDD, VS=0 V e si esaurisce quando VDS=0 V. La tensione nominale bassa di uscita è la minima possibile e il nodo di uscita è staticamente collegato a VDD o massa solo nello stato «0» dell'uscita.
- Il transistore nMOS trasmette uno «0» "forte".
- Conviene utilizzare transistori nMOSFET per le reti di pull-down




(c) Luca Selmi - Univ. di Modena



### Come usare pMOSFETs

- Il transistore pMOSFET può essere utilizzato o per reti di pullup (carica del nodo di uscita) o per reti di pull-down (scarica del nodo di uscita)
- Pull-UP: Il transitorio inizia con VG=VD=0 V, VS=VDD e si esaurisce quando VSD=0 V → VD=VDD. La tensione nominale alta di uscita è la massima possibile e l'uscita alta è staticamente collegata a VDD da un transistore acceso
- Il transistore pMOS trasmette un «1» "forte"




(c) Luca Selmi - Univ. di Modena



103


### Come usare pMOSFETs


- Pull-DOWN: Il transitorio inizia con VG=VD=0 V, VS=VDD V e si esaurisce quando VSG=|VTp|. La tensione nominale bassa di uscita è > 0 V. Questo implica SL<VDD</li>
- Il nodo di uscita è staticamente collegato a VDD o massa solo nello stato «1» dell'uscita.
- Il transistore pMOS trasmette un «1» "debole"
- Conviene utilizzare transistori pMOSFET per le reti di pull-up





(c) Luca Selmi - Univ. di Modena











## Reti logiche CMOS

- 1. Sia gli NMOS che i PMOS vanno considerati come degli interruttori controllati dal segnale applicato al loro gate.
- 2. L'NMOS è un interruttore chiuso quando il suo gate è portato al livello alto. Il PMOS è un interruttore chiuso quando il suo gate è portato a livello logico basso.
- 3. La PDN è realizzata con NMOS, mentre i PMOS sono usati nella PUN.
- 4. Supponendo di dover realizzare una funzione booleana G, dovrò calcolare il suo negato NOT(G) e realizzare la rete di pull-down in base ai valori di NOT(G) tenendo conto che due interruttori in serie corrispondono ad un AND logico, due interruttori in parallelo corrispondono ad un OR logico.
- 5. Non è indispensabile che gli ingressi siano tutti e solo in forma vera
- 6. Le reti PDN e PUN sono duali: una connessione in parallelo nella rete PDN corrisponde ad una connessione in serie nella rete PUN e viceversa.
- La porta CMOS è invertente (si implementano funzioni come NAND, NOR, NOT etc...). Realizzare una funzione Booleana non invertente non è possibile utilizzando una sola porta, e tale realizzazione richiede l'aggiunta di un ulteriore stadio invertente.


(c) Luca Selmi - Univ. di Modena



109

# Calcolo dei tempi di propagazione

- Ai fini del calcolo dei tempi di propagazione di una porta logica CMOS supporremo che ciascun transistor, quando acceso, si comporti come una resistenza R di valore costante.
- Nella realtà la situazione è leggermente più complicata, in quanto in presenza di connessioni in serie di transistori, quelli con source non connessi a massa o VDD sono influenzati dall'effetto body e hanno valori di tensione di soglia superiori a quello degli altri transistor con source connesso a massa o VDD





# Calcolo dei tempi di propagazione

Dal momento che il progettista ha a disposizione solo il fattore di forma dei transistor MOS  $a_{n,p}$  come parametro che può essere variato nella fabbricazione del transistor NMOS, risulta conveniente definire il parametro  $R_{n0}$  come la resistenza equivalente di un transistor NMOS con fattore di forma  $a_n$ =1 (il minimo implementabile).

$$R_{n0} = \frac{3}{4} \frac{V_{DD}}{k_{n}' \times 1 \times V_{DSATn} \left[ V_{DD} - V_{Tn} - \frac{V_{DSATn}}{2} \right]} \left( 1 - \frac{7}{9} \lambda_{n} V_{DD} \right)$$

La resistenza equivalente  $R_{nx}$  di un generico NMOS  $M_x$  con fattore di forma  $a_x$  potrà quindi essere calcolata semplicemente come  $R_{nx}=R_{n0}/a_x$ 

(c) Luca Selmi - Univ. di Modena



11

## Resistenza equivalente transistore pMOS

Lo stesso ragionamento può inoltre essere applicato ai PMOS. In particolare, se valgono le seguenti uguaglianze:

$$V_{\mathit{Tn}} = \mid V_{\mathit{Tp}} \mid V_{\mathit{DSATn}} = \mid V_{\mathit{DSATp}} \mid \lambda_{\mathit{n}} = \mid \lambda_{\mathit{p}} \mid$$
  
Si ha che:

$$R_{p0} = \frac{k'_n}{k'_p} R_{n0}$$

La resistenza equivalente  $R_{px}$  di un generico PMOS  $M_x$  con fattore di forma  $a_x$  potrà quindi essere calcolata semplicemente come  $R_{px}=R_{p0}/a_x$ 

(c) Luca Selmi - Univ. di Modena



# Resistenza equivalente di transistori connessi in serie e parallelo


- Consideriamo 2 transistori MOS connessi in serie, ciascuno rappresentato dalla propria resistenza equivalente Rx=R0/ax (trascurando le differenti VTx)
- Chiaramente la resistenza totale sarà

• 
$$R_{eq} = R_{eq1} + R_{eq2} = R_0 (1/a_1 + 1/a_2) = R_0 a_1 a_2/(a_1 + a_2)$$
  
•  $a_{eq} = \frac{a_1 a_2}{(a_1 + a_2)}$ 


• 
$$a_{eq} = \frac{a_1 a_2}{(a_1 + a_2)}$$


- · Consideriamo 2 transistori MOS connessi in parallelo, ciascuno rappresentato dalla propria resistenza equivalente Rnx=Rn0/ax (trascurando le differenti VTx)
- · Chiaramente la resistenza totale sarà


• 
$$R_{eq} = \frac{R_{eq1}R_{eq2}}{(R_{eq2} + R_{eq2})} = \frac{R_{n0}^2(1/a_1 + 1/a_2)}{R_{n0}a_1a_2} = R_{n0}/(a_1 + a_2)$$




(c) Luca Selmi - Univ. di Modena









### Progettazione per avere tpLH=tpHL

Dall'analisi appena condotta possiamo concludere che i tempi di propagazione nel caso peggiore sono rispettivamente:

$$\begin{split} t_{pLH,worst} &= 0.69 C_L R_{P3} \quad se \quad a_3 \leq a_4 \\ t_{pLH,worst} &= 0.69 C_L R_{P4} \quad se \quad a_3 > a_4 \\ t_{pHL,worst} &= 0.69 C_L \left( R_{n1} + R_{n2} \right) \end{split}$$

Se scegliamo  $a_3=a_4=a_p$  e  $a_1=a_2=a_n$ , affinchè i tempi di propagazione nei casi peggiori si eguaglino dovremo avere che:

$$\begin{split} t_{pLH,worst} &= 0.69C_L \frac{R_{p0}}{a_p} \qquad t_{pHL,worst} = 0.69C_L \bigg( \frac{R_{n0}}{a_n} + \frac{R_{n0}}{a_n} \bigg) \\ t_{pLH,worst} &= t_{pHL,worst} \implies \frac{R_{p0}}{a_p} = 2\frac{R_{n0}}{a_n} \Rightarrow \quad a_p = a_n \frac{R_{p0}}{2R_{n0}} \end{split}$$


Attenzione che Rn0 e Rp0 in generale non sono uguali in quanto k'n è diverso da k'p La condizione di simmetria può essere imposta per un solo caso: tipicamente il caso peggiore

(c) Luca Selmi - Univ. di Modena



# Fan in e Fan out: effetto su tpHL e tpLH

Per comprendere il ruolo del Fan-In e Fan-Out di una porta logica combinatoria CMOS statica, consideriamo l'esempio di una porta NAND a 3 ingressi




Supponiamo che ciascun transistor NMOS abbia una capacità parassita connessa tra il suo terminale di drain e massa (C1, C2 e C3) e che ciascun PMOS abbia una capacità parassita connessa tra il suo terminale di drain e la tensione di alimentazione VDD (C4, C5 e C6). CL rappresenta invece la capacità di carico dovuta agli ingressi di eventuali altre porte logiche comandate da quella che stiamo analizzando.

(c) Luca Selmi - Univ. di Modena



119

### Fan in e Fan out




Si può facilmente verificare che il caso peggiore relativo al t<sub>pHL</sub> si presenta quando gli ingressi B e C sono entrambe a 1, mentre l'ingresso A compie una commutazione da 0 a 1. In questa situazione, prima della commutazione, cioè quando A=0, tutte le capacità C1, C2, C3 e CL sono cariche alla tensione VDD, mentre le capacità C4, C5 e C6 presentano ai loro terminali una tensione pari a 0V

(c) Luca Selmi - Univ. di Modena



#### Fan in e Fan out




- Nel momento in cui A→1, l'uscita commuta e, una volta terminato il transitorio, le capacità C<sub>1</sub>, C<sub>2</sub>, C<sub>3</sub> e C<sub>L</sub> saranno scaricate a OV, mentre le capacità C<sub>4</sub>, C<sub>5</sub> e C<sub>6</sub> saranno caricate alla tensione VDD.
- L'effetto di C<sub>4</sub>, C<sub>5</sub> e C<sub>6</sub> può anche essere rappresentato connettendole fra l'uscita e massa considerandole anch'esse cariche a V<sub>DD</sub> prima dell'inizio della commutazione di A da 0 a 1.

(c) Luca Selmi - Univ. di Modena



12

### Considerazioni finali




- L'analisi del t<sub>pHL</sub> può quindi essere ricondotta al circuito RC riportato a sinistra, dove tutte le capacità sono cariche alla tensione V<sub>DD</sub>.
- Come possiamo calcolare il tempo di propagazione di questo circuito RC?

(c) Luca Selmi - Univ. di Modena



## Modello di Elmore



La costante di tempo dominante (minore) del circuito indicato è data da


$$\tau_D = \sum_{k=1}^N R_{sk} C_k$$

 $\tau_D = \sum_{k=1}^N R_{sk} \; \mathcal{C}_k$  dove  $R_{sk}$  rappresenta la resistenza tra la sorgente e il condensatore k-esimo

(c) Luca Selmi - Univ. di Modena



# Calcolo di tpHL per porta NAND CMOS



 Applicando il modello di Elmore possiamo affermare che la costante di tempo fra il terminale sorgente (nel nostro caso il source del MOS M<sub>1</sub> che è connesso a massa) e l'uscita e di conseguenza il ritardo t<sub>pHL</sub>, sono dati da:

$$\begin{aligned} &\tau_{DOUT} = R_1 \times C_1 + \left(R_1 + R_2\right) \times C_2 + \left(R_1 + R_2 + R_3\right) \times \left(C_3 + C_4 + C_5 + C_6 + C_L\right) \\ &t_{pHL} = 0.69 \times \tau_{DOUT} \end{aligned}$$

(c) Luca Selmi - Univ. di Modena



## Calcolo di tpHL per una porta NAND CMOS

- Consideriamo ora una NAND CMOS statica a N-ingressi (Fan-In=N). Tale porta sarà realizzata con N NMOS e N PMOS. Gli NMOS sono tutti in serie, e i PMOS sono tutti in parallelo.
- Supponiamo che gli NMOS abbiano tutti la stessa resistenza equivalente R<sub>N</sub>, e che tutti i MOS abbiano una capacità parassita pari a C<sub>P</sub>. Supponiamo inoltre che in uscita siano connessi M ingressi (Fan-Out=M) con capacità pari a C<sub>I</sub>.
- In queste condizioni si può vedere che la costante di tempo  $\tau_{DOUT}$  vale: N pMOS e 1 nMOS

$$\tau_{DOUT} = \left(\sum_{k=1}^{N-1} k \times R_n \times C_p\right) + N \times R_n \times (N+1) \times C_p + N \times R_n \times M \times C_L$$
(c) Luca Selmi - Univ. di Modena

UNIMORE

125

# Calcolo di tpHL per una porta NAND CMOS

$$\begin{split} &\tau_{DOUT} = \left(\sum_{k=1}^{N-1} k \times R_n \times C_p\right) + N \times R_n \times (N+1) \times C_p + N \times R_n \times M \times C_L \\ &\tau_{DOUT} = \left(R_n \times C_p \times \sum_{k=1}^{N} k\right) + N^2 \times R_n \times C_p + N \times R_n \times M \times C_L \\ &\sum_{k=1}^{N} k = \frac{N \times (N+1)}{2} \\ &\tau_{DOUT} = R_n \times C_p \times \frac{1}{2} \times N + R_n \times C_p \times \frac{3}{2} \times N^2 + R_n \times C_L \times N \times M \\ &\tau_{pHL} = 0.69 \times \left(R_n \times C_p \times \frac{1}{2} \times N + R_n \times C_p \times \frac{3}{2} \times N^2 + R_n \times C_L \times N \times M\right) \end{split}$$

(c) Luca Selmi - Univ. di Modena



# Considerazioni finali su tp, Fan-in e Fan-out

$$\tau_{pHL} = 0.69 \times \left( R_n \times C_p \times \frac{1}{2} \times N + R_n \times C_p \times \frac{3}{2} \times N^2 + R_n \times C_L \times N \times M \right)$$


Ricordando che N rappresenta il Fan-In della nostra porta, ed M il Fan-Out possiamo fare le seguenti considerazioni:

- Il tempo di propagazione aumenta linearmente con M.
- Il tempo di propagazione aumenta quadraticamente con N.

Questo ci porta alla conclusione che è meglio evitare l'utilizzo di porte CMOS statiche con un numero elevato di ingressi.

(c) Luca Selmi - Univ. di Modena





# Considerazioni finali su logica statica FCMOS

- L'escursione fra i simboli 0 e 1 è la massima possibile (VDD)
- VOH e VOL sono VDD e 0V rispettivamente. Questo porta ad avere degli alti margini di rumore
- Nessuna dissipazione di potenza statica
- Tempi di propagazione possono essere resi confrontabili
- Una porta a N ingressi ha 2N transistor (N nmos e N pmos)
- Ad ogni ingresso sono connessi sempre 2 mos (1 nmos e 1 pmos)
- Permette di implementare "semplicemente" funzione booleane negate composte da operazioni di AND o OR dei segnali in ingresso

(c) Luca Selmi - Univ. di Modena





