Министерство цифрового развития, связи и массовых коммуникаций Российской Федерации

Федеральное государственное бюджетное образовательное учреждение высшего образования «Сибирский государственный университет телекоммуникаций и информатики» (СибГУТИ)


Отчёт по лабораторной работе №2 по дисциплине «**Операционные системы**»

Выполнил: студент гр. ИС-142 «» декабря 2023 г.	 /Григорьев Ю.В./
Проверил: ассистент «» декабря 2023 г.	 /Третьяков Г.Н./
Оценка « »	

ВЫПОЛНЕНИЕ РАБОТЫ

Целью работы является создание программы для демонстрации отображения виртуальной памяти в архитектуре Intel x86 64.

Обычный режим трансляции адресов на диаграмме:



Нужно: программа на языке Си для вывода в терминал отображения виртуальной памяти для некоторого размера оперативной памяти (в байтах/килобайтах/мегабайтах).

Реализация:

1. Определения и Структуры: В начале кода определяются структуры PDE (Page Directory Entry) и PTE (Page Table Entry) для представления записей в каталоге страниц и таблицах страниц соответственно. Эти структуры содержат поля, представляющие различные атрибуты страницы (например, присутствует ли страница в памяти, разрешение на чтение/запись, адрес и т.д.).

2. Алгоритмы и Функции:

- a. translate_from_logic: Преобразует логический (виртуальный) адрес в физический адрес.
- b. mmu_print: Выводит информацию о состоянии каталога страниц и таблиц страниц.
- c. main: Инициализирует структуры управления памятью и запускает печать информации о MMU (Memory Management Unit).
- 3. **Инициализация MMU**: В main происходит инициализация и настройка каталога страниц и таблиц страниц. Это включает в себя вычисление количества необходимых страниц и таблиц страниц, а также установку различных атрибутов страниц.

Отображение виртуальной памяти в х86 64

В архитектуре **x86_64**, отображение виртуальной памяти на физическую реализуется через механизм, называемый страничной адресацией. Он использует каталоги страниц и таблицы страниц для управления отображением адресов:

- 1. **Каталоги страниц (Page Directories)**: Содержат записи, каждая из которых указывает на таблицу страниц. Эти записи управляют атрибутами доступа к страницам.
- 2. **Таблицы страниц (Page Tables)**: Каждая запись в таблице страниц соответствует отдельной странице виртуальной памяти и указывает на её физическое расположение.
- 3. Процесс перевода адресов:
 - о ЦПУ генерирует виртуальный адрес.
 - С использованием CR3 (регистр управления), система находит соответствующую запись в каталоге страниц.
 - Запись каталога страниц указывает на таблицу страниц.
 - Таблица страниц переводит виртуальный адрес в физический.
- 4. **Атрибуты страниц**: Атрибуты, такие как права доступа (чтение/запись), управление кэшированием, присутствие в памяти, используются для контроля доступа к памяти и её эффективного использования.

В контексте представленного кода эти концепции используются для создания простой модели управления памятью, которая может быть расширена или модифицирована для более сложных сценариев управления памятью в операционных системах, работающих на архитектуре x86 64.

Демонстрация работы: (результаты выведены в файл)

При запуске вводится аргумент, задающий размер памяти. Даже если размер памяти равен < 4096 байт, необходимо выделить целую страницу памяти (4096 Б = 4 КБ) и разметить её.

1	memsize	. = 1	.0, pgdiraddr = 0	x10d0b6000,	pgtabcni	t = 1, pgcnt	= 1				
2											
3	MMU tab	le									
4	present	RW	user_supervisor	writethru	cache	accessed	dirty	pgs	size ign	ore pgtable	addr
5	1	1	1	1	1	0	1	1	0	0xd0b7	
6	present	RW	user_supervisor	writethru	cache	accessed	dirty	PAT	ignore	physaddr	virtaddr
7	1	1	1	1	0	0	0	0	1	0xd4b7	0×0
8	1	1	1	1	0	0	0	0	1	0xd4b8	0×1000
9	1	1	1	1	0	0	0	0	1	0xd4b9	0×2000
10	1	1	1	1	0	0	0	0	1	0xd4ba	0×3000
11	1	1	1	1	0	0	0	0	1	0xd4bb	0×4000
12	1	1	1	1	0	0	0	0	1	0xd4bc	0×5000
13	1	1	1	1	0	0	0	0	1	0xd4bd	0×6000
14	1	1	1	1	0	0	0	0	1	0xd4be	0×7000
15	1	1	1	1	0	0	0	0	1	0xd4bf	0×8000
16	1	1	1	1	0	0	0	0	1	0xd4c0	0×9000
17	1	1	1	1	0	0	0	0	1	0xd4c1	0xa000
18	1	1	1	1	0	0	0	0	1	0xd4c2	0xb000
19	1	1	1	1	0	0	0	0	1	0xd4c3	0xc000

(записи продолжаются и дальше)

Объяснение всех полей (флагов) в структурах:

В структуре PDE (Page Directory Entry):

- 1. **P (Present)**: Этот флаг указывает, присутствует ли страница в физической памяти (RAM). Если этот флаг установлен в 1, это означает, что страница находится в памяти. Если 0, это означает, что страница отсутствует и должна быть загружена.
- 2. **RW** (**Read-Write**): Этот флаг определяет, может ли страница быть записана (RW=1) или только для чтения (RW=0).
- 3. **US (User/Supervisor)**: Этот флаг указывает, может ли страница быть доступна для пользовательских программ (US=1) или только для режима супервизора (US=0).
- 4. **PWT (Page Write Through)**: Этот флаг определяет, используется ли кэширование с записью через (Write-Through) для этой страницы.
- 5. **PCD (Page Cache Disable)**: Этот флаг указывает, разрешено ли кэширование страницы. Если установлен в 1, кэширование отключено.
- 6. **A (Accessed)**: Этот флаг устанавливается, когда страница была доступна (читалась или записывалась).
- 7. **D** (**Dirty**): Этот флаг устанавливается, когда страница была изменена (записана).
- 8. **PS (Page Size)**: Этот флаг указывает размер страницы. Если установлен в 1, страница имеет размер 2 МБайта, в противном случае 4 КБайта.
- 9. **G (Global)**: Глобальность. Этот флаг игнорируется в архитектуре x86_64 и не имеет значения. Ранее, в архитектуре x86 до появления x86_64 (также известной как IA-32e или AMD64), флаг G (Global) в таблице страниц (Page Table Entry, PTE) указывал, что страница, на которую указывает данная запись в таблице страниц, является "глобальной", что означало, что страница не будет удаляться из кэша перевода адресов (Translation Lookaside Buffer, TLB) при выполнении инструкций перехода (например, инструкций перехода между задачами или инструкций перехода между уровнями привилегий). Флаг G (Global) был полезным в многозадачных операционных системах, где необходимо было обеспечивать быстрый доступ к страницам, общим для всех задач, чтобы избежать дорогостоящей операции очистки TLB при каждом переключении задачи. Когда страница была помечена как глобальная, она оставалась в TLB даже после переключения задачи.
- 10. **Reserved (Зарезервированные биты)**: Эти биты зарезервированы для будущего использования и должны быть установлены в 0.
- 11. **Address (Адрес таблицы страниц)**: Это поле содержит физический адрес таблицы страниц, к которой относится данная запись.

В структуре РТЕ (Page Table Entry):

- 1. **P (Present)**: Этот флаг указывает, присутствует ли страница в физической памяти (RAM). Если этот флаг установлен в 1, это означает, что страница находится в памяти. Если 0, это означает, что страница отсутствует и должна быть загружена.
- 2. **RW** (**Read-Write**): Этот флаг определяет, может ли страница быть записана (RW=1) или только для чтения (RW=0).
- 3. **US (User/Supervisor)**: Этот флаг указывает, может ли страница быть доступна для пользовательских программ (US=1) или только для режима супервизора (US=0).
- 4. **PWT (Page Write Through)**: Этот флаг определяет, используется ли кэширование с записью через (Write-Through) для этой страницы.
- 5. **PCD (Page Cache Disable)**: Этот флаг указывает, разрешено ли кэширование страницы. Если установлен в 1, кэширование отключено.
- 6. **A (Accessed)**: Этот флаг устанавливается, когда страница была доступна (читалась или записывалась).
- 7. **D** (**Dirty**): Этот флаг устанавливается, когда страница была изменена (записана).
- 8. **PAT (Page Attributes Table)**: Этот флаг используется для указания атрибутов страницы в соответствии с таблицей атрибутов страниц.
- 9. **G (Global)**: Этот флаг игнорируется в архитектуре x86_64 и не имеет значения.
- 10. **Reserved (Зарезервированные биты)**: Эти биты зарезервированы для будущего использования и должны быть установлены в 0.
- 11. **ADDRESS (Физический адрес страницы)**: Это поле содержит физический адрес страницы в памяти.

В структуре раде:

раде представляет собой структуру, которая используется для хранения физических адресов страниц в памяти. В данном контексте она служит для иллюстрации, как могут быть представлены физические адреса страниц. Она содержит массив frames, где каждый элемент массива представляет собой физический адрес страницы.

Приложение

Содержимое файла main.c:

```
#include <inttypes.h>
#include <stdio.h>
#include <stdlib.h>

#define attribute(value) __attribute__((value))
#define MMU_PTE_COUNT 1024
#define MMU_PDE_COUNT 1024
#define malloc a(size, align) kmalloc a(size, align)
```

```
// page directory entry
struct PDE {
  uint32 t P : 1; // present (is page now in memory)
  uint32 t RW : 1; // read-write
  uint32_t US : 1; // user/supervisor
  uint32 t PWT : 1; // write through
 uint32 t PCD : 1; // cache off flag
 uint32 t A : 1; // accessed (is page in use)
 uint32_t D : 1; // dirty (is page edited)
 uint32 t PS : 1; // page size
 uint32 t G : 1; // global flag (ignored)
 uint32 t reserved : 3; // reserved bits
 uint32 t address : 20; // page table address
} attribute(packed);
// page table entry
struct PTE {
 uint32 t P : 1; // present
  uint32 t RW : 1; // read-write
 uint32 t US : 1; // user/supervisor
 uint32 t PWT : 1; // write through
 uint32 t PCD : 1; // cache off flag
 uint32 t A : 1; // accessed
 uint32 t D : 1; // dirty
 uint32 t PAT : 1; // page attributes table
 uint32 t G : 1; // global (ignored)
 uint32 t reserved : 3; // reserved bits
 uint32 t ADDRESS : 20; // physical address
} attribute(packed);
struct page {
 uint32 t frames[1024];
// aligned structures
// page directory
struct PDE page dir[MMU PDE COUNT] attribute(aligned(4096));
// page table
struct PTE page tab[MMU PDE COUNT] [MMU PTE COUNT] attribute(aligned(4096));
// page
struct page page 0;
uint32 t cr3; // control register 3
uint32 t translate from logic(uint32 t logical addr) {
  // get physical address from logical
  uint32_t dir_addr = (cr3 >> 12) << 12;
  uint32_t cat_id = logical_addr >> 22;
 uint32 t tab id = (logical addr << 10) >> 22;
 uint32 t addr on page = (logical addr << 20) >> 20;
  struct PDE *directory addr = (struct PDE *)(uintptr t)dir addr;
              struct
                          PTE
                                   *table addr
                                                              (struct
                                                                             PTE
*) (uintptr t) ((directory addr[cat id]).address << 12);
             struct
                          page
                                     *page_addr
                                                               (struct
                                                                             page
*) (uintptr_t) ((table_addr[tab_id]).ADDRESS << 12);
 uint32 t phys addr = ((uintptr t)page addr << 12) + addr on page;
  return phys addr;
void mmu print(uint32 t page tab count, uint32 t pages count) {
printf("present\tRW\tuser supervisor\twritethru\tcache\taccessed\tdirty\tpgsize
\tignore\tpgtableaddr\n");
```

```
for (uint32 t i = 0; i < page tab count; i++) {
    // pages directory
    printf("%d\t\t", (page dir[i]).P);
    printf("%d\t", (page_dir[i]).RW);
    printf("%d\t\t\t", (page_dir[i]).US);
    printf("%d\t\t", (page_dir[i]).PWT);
    printf("%d\t\t", (page_dir[i]).PCD);
    printf("%d\t\t", (page dir[i]).A);
    printf("%d\t\t", (page_dir[i]).D);
    printf("%d\t\t", (page_dir[i]).PS);
    printf("%d\t\t", (page_dir[i]).G);
    printf("0x%x\n", (uint32 t)((page dir[i]).address));
    // pages table
printf("present\tRW\tuser supervisor\twritethru\tcache\taccessed\tdirty\tPAT\ti
gnore\tphysaddr\tvirtaddr\n");
    for (uint32 t j = 0; j < MMU PTE COUNT; j++) {
      printf("%d\t\t", (page tab[i][j]).P);
     printf("%d\t", (page_tab[i][j]).RW);
     printf("%d\t\t\t", (page tab[i][j]).US);
     printf("%d\t\t", (page tab[i][j]).PWT);
     printf("%d\t\t", (page tab[i][j]).PCD);
     printf("%d\t\t\t", (page tab[i][j]).A);
     printf("%d\t\t", (page tab[i][j]).D);
     printf("%d\t", (page_tab[i][j]).PAT);
     printf("%d\t'", (page_tab[i][j]).G);
     printf("%p\t\t", (void *)(uintptr_t)((page_tab[i][j]).ADDRESS));
       printf("0x%x\n", (uint32 t)((i << 22) + ((j << 22) >> 10)); // virtual
address
    }
  }
}
int main(int argc, char **argv) {
  cr3 = (uintptr t)page dir >> 12 << 12; // control register 3 - no cache, PAE
off
  uint32 t bin size; // size of memory in bytes
  if (argc > 1) { // if cli arg[1] exists
    uint8 t i = 0;
    while (argv[1][i] <= '9' && argv[1][i] >= '0') {
     bin size = bin size * 10 + (uint32 t) (argv[1][i] - '0');
      i++;
    if (argv[1][i] == 'K' || argv[1][i] == 'k') {
     bin size *= 1024;
    } else if (argv[1][i] == 'M' || argv[1][i] == 'm') {
     bin size *= (1024 * 1024);
  } else { // default - 4 KB * 16
   bin size = 4096 * 16;
 uint32 t pages count = bin size / 4096;
  if ((bin size % 4096) > 0)
   pages count++;
  uint32 t page tab count = pages count / 1024;
  if ((pages count % 1024) > 0)
   page_tab_count++;
  for (uint16 t i = 0; i < page tab count; i++) {</pre>
    page dir[i].P = 1;
```

```
page dir[i].RW = 1;
   page_dir[i].US = 1;
   page_dir[i].PWT = 1;
   page_dir[i].PCD = 1;
   page_dir[i].A = 0;
   page_dir[i].D = 1;
   page_dir[i].PS = 1; // 4 KB
   page_dir[i].address = (uintptr_t) (&page_tab[i]) >> 12;
    for (uint32_t j = 0; j < MMU_PTE_COUNT; j++) {</pre>
     page_tab[i][j].D = 0;
     page_tab[i][j].A = 0;
     page_tab[i][j].PAT = 0;
     page_tab[i][j].PCD = 0;
     page tab[i][j].G = 1;
     page tab[i][j].P = 1;
     page tab[i][j].RW = 1;
     page tab[i][j].US = 1;
     page tab[i][j].PWT = 1;
        page tab[i][j].ADDRESS = ((uintptr t)(&page 0) + j * 4096) >> 12; //
assume 4 KB pages
   }
 printf("memsize = %d, ", bin size);
 printf("pgdiraddr = %p, ", (void *)page_dir);
 printf("pgtabcnt = %d, ", page_tab_count);
 printf("pgcnt = %d\n\n", pages_count);
 printf("MMU table\n");
 mmu_print(page_tab_count, pages_count);
 return 0;
}
```