



Ayudantía II




Andrés González

Sebastián Ramos



Temas

- Lógica Digital
- Representaciones numéricas
- Hardware sin manejo de memoria
- Hardware con manejo de memoria







Indique la base β en la cual la siguiente ecuación es correcta:

$$7_{\beta} + 8_{\beta} = 13_{\beta}$$

Representación posicional

$$\sum_{k=0}^{n-1} s_k \times b^k$$







$$13_{\beta} = \beta^{1} \times 1 + \beta^{0} \times 3 = \beta + 3$$
$$\beta^{0} \times 7 + \beta^{0} \times 8 = 7 + 8 = 15$$

entonces,
$$7_{\beta} + 8_{\beta} = 13_{\beta}$$
:

$$\beta$$
 + 3 = 15,

$$\beta$$
 = 12



Luego del vergonzoso planteamiento de Martín Lasarte ante Ecuador y Colombia, la selección chilena se enfrenta a una nueva fecha triple de la cual depende su clasificación al mundial y la continuidad de "Machete". Se pueden presentar las siguientes situaciones:

- I) Si Chile le gana a Perú y Venezuela, entonces clasifica al mundial.
- II) Si Chile le gana a Paraguay, Martín Lasarte se queda, en otro caso se va.
- III) Si Chile pierde con Perú o Venezuela, no clasifica al mundial.

Sea H para ganarle a Perú, S para ganarle a Paraguay, Q para ganarle a Venezuela, C para clasificar y L para se queda "Machete":

- a) Cree la tabla de verdad correspondiente
- b) Cree la fórmula lógica para las salidas C y L
- c) A partir de la fórmula lógica crea el circuito lógico

a)

H: Gana a Perú

S: Gana a Paraguay

Q: Gana a Venezuela

C: Clasifica

Н	S	Q	С	L
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1	1	
1	1	0		
1	1	1	1	





a)

II) Si Chile le gana a Paraguay, Martín Lasarte se queda, en otro caso se va

H: Gana a Perú

S: Gana a Paraguay

Q: Gana a Venezuela

C: Clasifica

L: Lasarte se queda

Н	S	Q	С	L
0	0	0		0
0	0	1		0 1
0	1	0		
0	1	1		1
0 1 1	0	0		0
	0	1	1	0
1	1	0		1
1	1	1	1	1



a)

III) Si Chile pierde con Perú o Venezuela, no clasifica al mundial.

H: Gana a Perú

S: Gana a Paraguay

Q: Gana a Venezuela

C: Clasifica

L: Lasarte se queda

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
0 1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1







 $(A \land \neg B) \lor (A \land B) \equiv A$

b) Cree la fórmula lógica para las salidas C y L

$$C = (H \land \neg S \land Q) \lor (H \land S \land Q)$$

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1





50 10				
(1 A D)		/ A A	DI	_ 4
$(A \wedge \neg B)$) V	$(A \land \land)$	D)	= A

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1

b) Cree la fórmula lógica para las salidas C y L

$$C = (H \land \neg S \land Q) \lor (H \land S \land Q)$$

Reordenando

$$C = (H \land Q \land \neg S) \lor (H \land Q \land S)$$





 $(A \land \neg B) \lor (A \land B) \equiv A$

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1

b) Cree la fórmula lógica para las salidas C y L

$$C = (H \land \neg S \land Q) \lor (H \land S \land Q)$$

Reordenando,

$$C = (H \land Q \land \neg S) \lor (H \land Q \land S)$$

Sea
$$M = H \land Q$$

$$C = (M \land \neg S) \lor (M \land S) = M$$





 $(A \land \neg B) \lor (A \land B) \equiv A$

b) Cree la fórmula lógica para las salidas C y L

$$C = H \wedge Q$$

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1

03

5







Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0 1	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1

b) Cree la fórmula lógica para las salidas C y L

$$L = (\neg H \ \land \ S \ \land \ \neg Q) \ V \ (\neg H \ \land \ S \ \land \ Q) \ V \ (H \ \land \ S \ \land \ \neg Q) \ V \ (H \ \land \ S \ \land \ Q)$$







$(A \land \neg B) \lor (A \land B) \equiv$	
$(A \land \neg D) \lor (A \land D) =$	1

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
0 1 1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1

b) Cree la fórmula lógica para las salidas C y L

$$L = (\neg H \land S \land \neg Q) \lor (\neg H \land S \land Q) \lor (H \land S \land \neg Q) \lor (H \land S \land Q)$$

Sea,

L1 =
$$(\neg H \land S \land \neg Q) \lor (\neg H \land S \land Q)$$

$$L2 = (H \land S \land \neg Q) \lor (H \land S \land Q)$$





$(A \land \neg B)$	1//4	$\wedge B) =$	= 4
$(A \cap D)$	V (21	$(\cap D) =$	= 71

b) Cree la fórmula lógica para las salidas C y L

$$L1 = (\neg H \land S \land \neg Q) \lor (\neg H \land S \land Q)$$





$(A \land \neg B)$	W	AA	R	= A
(21/1 1)	, , ,	21/1	0)	_ 11

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1

b) Cree la fórmula lógica para las salidas C y L

L1 =
$$(\neg H \land S \land \neg Q) \lor (\neg H \land S \land Q)$$

Tenemos

$$L1 = (M \land \neg Q) \lor (M \land Q) = \neg H \land S$$





 $(A \land \neg B) \lor (A \land B) \equiv A$

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1

b) Cree la fórmula lógica para las salidas C y L

L2 =
$$(H \land S \land \neg Q) \lor (H \land S \land Q)$$





Н

0

S

0

Pregunta 2

Q

0

 $(A \land \neg B) \lor (A \land B) \equiv A$

b) Cree la fórmula lógica para las salidas C y L

 $L2 = (H \land S \land \neg Q) \lor (H \land S \land Q)$

Sea $M = H \wedge S$

Tenemos

L2 = $(M \land \neg Q) \lor (M \land Q) = H \land S$

 0
 0
 1
 0
 0

 0
 1
 0
 0
 1

 0
 1
 1
 0
 1

 1
 0
 0
 0
 0

 1
 0
 1
 1
 0

 1
 1
 1
 1
 1

 1
 1
 1
 1
 1



$(A \wedge \neg B)$	111	/ A A	DI	_ 4
$(A \land \neg B)$) V	$(A \land)$	DI	= A
(/	- /	

Н	S	Q	С	L
0	0	0	0	0
0 0 0 0 1 1	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
	0	1	1	0
1	1	0	0	1
1	1	1	1	1

b) Cree la fórmula lógica para las salidas C y L

Sabemos que L = L1
$$V$$
 L2

$$L1 = \neg H \land S = S \land \neg H$$

$$L2 = H \land S = S \land H$$





$(A \wedge \neg B)$	111	(A A	D)	- 1
$(A \land \neg D)$) V	(A1/\	DI	= A

Н	S	Q	С	L
0	0	0	0	0
0 0 0 1	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1

b) Cree la fórmula lógica para las salidas C y L

Sabemos que L = L1
$$V$$
 L2

y que

$$L1 = \neg H \land S = S \land \neg H$$

$$L2 = H \land S = S \land H$$

$$L = (S \land \neg H) \lor (S \land H)$$

02

03

04

05





 $(A \wedge \neg B) \vee (A \wedge B) \equiv A$

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0 1	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1

b) Cree la fórmula lógica para las salidas C y L

$$L = (S \land \neg H) \lor (S \land H)$$

Por el axioma,

$$L = 0$$





00

$(A \wedge \neg B) \vee (A \wedge B) \equiv A$

Pregunta 2

	3	Q	C	L .
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1 4	4	_	^	

b) Cree la fórmula lógica para las salidas C y L

$$C = H \wedge Q$$

$$L = S$$








90 (6) VC (8)
$(A \land \neg B) \lor (A \land B) = A$

c) A partir de la fórmula lógica crea el circuito lógico

 $C = H \wedge Q$

$$L = S$$

Н	S	Q	С	L
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	1	1



03

04





Pregunta 3 (11-2016-1)


Diseñe un circuito que multiplique por 4 un número natural de 8 bits. Asuma que no ocurrirá overflow.







Pregunta 3 (11-2016-1)


Diseñe un circuito que multiplique por 4 un número natural de 8 bits. Asuma que no ocurrirá overflow.











Transforme la arquitectura del computador básico para que esta soporte como tipos de datos nativos números enteros de 8 y 16 bits de manera independiente.

Solución:

Agregar **registros extendidos** de 16 bits independientes a una **ALU extendida** que pueda recibir a 4 registros (2 de 8 bits y 2 de 16 bits).






Transforme la arquitectura del computador básico para que esta soporte como tipos de datos nativos números enteros de 8 y 16 bits de manera independiente.

Solución:

Agregar **registros extendidos** de 16 bits independientes a una **ALU extendida** que pueda recibir a 4 registros (2 de 8 bits y 2 de 16 bits).




Solución:

Además se debe modificar el **almacenamiento en memoria** para que este pueda soportar 16 bits. Esto se puede hacer de muchas maneras distintas. Una puede ser añadiendo un multiplexor para que la memoria sepa cuando deba manejar 8 bits o 16 bits, o bien se pueden definir 2 ciclos, para que se lea/escriba una palabra en cada ciclo y así completar los 16 bits.

Solución:


Además se debe modificar el **almacenamiento en memoria** para que este pueda soportar 16 bits. Esto se puede hacer de muchas maneras distintas. Una puede ser añadiendo un multiplexor para que la memoria sepa cuando deba manejar 8 bits o 16 bits, o bien se pueden definir 2 ciclos, para que se lea/escriba una palabra en cada ciclo y así completar los 16 bits.



Si no hay un multiplexor, que puede pasar con respecto a los 8 bits?


Solución:


Además se debe modificar el **almacenamiento en memoria** para que este pueda soportar 16 bits. Esto se puede hacer de muchas maneras distintas. Una puede ser añadiendo un multiplexor para que la memoria sepa cuando deba manejar 8 bits o 16 bits, o bien se pueden definir 2 ciclos, para que se lea/escriba una palabra en cada ciclo y así completar los 16 bits.



Si no hay un multiplexor, que puede pasar con respecto a los 8 bits?

Los carry pueden irse al mundo de 16 bits 😱





Transforme la arquitectura del computador básico para que esta soporte como tipos de datos nativos números enteros de 8 y 16 bits de manera independiente.

Solución:

No debemos olvidar que también se debe modificar la ISA para esta arquitectura

ADD8, ADD16, SUB8, SUB16, ...

Los opcodes correspondientes también deben ser creados.





\bigoplus

Pregunta 4

Instrucción	Operandos	Opcode	La	Lb	Sa0	Sb0	Sb1	Sop2	Sop1	Sop0	Operación
MOV	$_{\mathrm{A,B}}$	000000	1	0	1	0	0	0	0	0	A=B
	$_{\mathrm{B,A}}$	000001	0	1	0	1	1	0	0	0	B=A
	A,Lit	000010	1	0	1	0	1	0	0	0	A=Lit
	$_{ m B,Lit}$	000011	0	1	1	0	1	0	0	0	B=Lit
ADD	$_{\mathrm{A,B}}$	000100	1	0	0	0	0	0	0	0	A=A+B
	$_{\mathrm{B,A}}$	000101	0	1	0	0	0	0	0	0	B=A+B
	A,Lit	000110	1	0	0	0	1	0	0	0	A=A+Lit
SUB	$_{\mathrm{A,B}}$	000111	1	0	0	0	0	0	0	1	A=A-B
	$_{\mathrm{B,A}}$	001000	0	1	0	0	0	0	0	1	B=A-B
	A,Lit	001001	1	0	0	0	1	0	0	1	A=A-Lit
AND	$_{ m A,B}$	001010	1	0	0	0	0	0	1	0	A=A and B
	$_{\mathrm{B,A}}$	001011	0	1	0	0	0	0	1	0	B=A and B
	A,Lit	001100	1	0	0	0	1	0	1	0	A=A and Lit
OR	$_{ m A,B}$	001101	1	0	0	0	0	0	1	1	A=A or B
	$_{\mathrm{B,A}}$	001110	0	1	0	0	0	0	1	1	B=A or B
	A,Lit	001111	1	0	0	0	1	0	1	1	A=A or Lit
NOT	A,A	010000	1	0	0	0	0	1	0	0	A=notA
49-75	$_{\mathrm{B,A}}$	010001	0	1	0	0	0	1	0	0	B=notA
XOR	A,A	010010	1	0	0	0	0	1	0	1	A=A xor B
	$_{\mathrm{B,A}}$	010011	0	1	0	0	0	1	0	1	B=A xor B
	A,Lit	010100	1	0	0	0	1	1	0	1	A=A xor Lit
SHL	A,A	010101	1	0	0	0	0	1	1	0	A=shift left A
	$_{\mathrm{B,A}}$	010110	0	1	0	0	0	1	1	0	B=shift left A
SHR	A,A	010111	1	0	0	0	0	1	1	1	A=shift right A
	$_{\mathrm{B,A}}$	011000	0	1	0	0	0	1	1	1	B=shift right A

Transforme la arquitectura del computador básico para que esta soporte como tipos de datos nativos números enteros de 8 y 16 bits de manera independiente.

Solución:

Los **opcodes** correspondientes también deben ser creados. Se re-aprovechan los preexistentes para 8 bit, luego se crean nuevos opcodes para ADD16, SUB16, AND16, etc.

El opcode más alto ocupado en el assembly básico es el 011000_2 = 24_{10} y el máximo es 111111_2 = 63_{10} , por lo que se tienen suficientes opcodes desocupados para agregar este duplicado.

Además, es necesario agregar las señales de control apropiadas para manejar 8 o 16 bits, dependiendo del opcode en uso.





Considera la siguiente versión del computador básico y su correspondiente set de instrucciones (página 3). Queremos agregar un tercer registro, C, al computador básico, y las correspondientes instrucciones ADD A, C y MOV C, B.

- a) Dibuja y explica de manera clara y precisa los cambios necesarios en el circuito del computador básico: destaca claramente componentes, cables, buses de datos nuevos/modificados y cualquier otro cambio que hagas. La ALU no cambia en cuanto a que sigue teniendo dos inputs, A y B, y un output, Result, y que todos son de 8 bits.
- b) Especifica las nuevas instrucciones en cuanto a opcodes, señales de control, y operación, similarmente a las otras instrucciones en el set y de manera coherente con tu dibujo en a).







8 8

Pregunta 5

Transforme la arquitectura del computador básico para que esta soporte un nuevo registro C y las instrucciones ADD A,C y MOV C,B sin modificar la ALU.


Solución:

Se debe modificar lo que entra a la ALU, con tal de que esta pueda realizar las operaciones.














.














Ĭ

ΩZ













UZ


03

)4

5










าธ

Ф









U

02

03

)4

)5





Pregunta 5

Transforme la arquitectura del computador básico para que esta soporte un nuevo registro C y las instrucciones ADD A,C y MOV C,B sin modificar la ALU.

Solución:

Primero, se debe conectar el registro al output de la ALU para que pueda almacenar el resultado de esta. También se debe colocar la señal de control Lc con tal de indicar cuando el output va a parar al registro C.

En cualquier momento que agreguemos una señal de control, esta debe verse reflejada en el Control Unit.

Luego, se debe conectar el registro al MUX B con tal que el valor de C pueda entrar a la ALU por el Input B. Esto se puede conectar asi nomas porque el MUX B ya tiene una combinación abierta de señales de control para aceptar otro input.



Transforme la arquitectura del computador básico para que esta soporte un nuevo registro C y las instrucciones ADD A,C y MOV C,B sin modificar la ALU.

Solución:

Por que solamente nos importa que entre al Input B y no al Input A?

Esto se debe a que la instrucción ADD A,C requiere que el registro C entre por el Input B a la ALU (en el Input A va a ir lo del registro A), mientras que la instrucción MOV C,B necesita que el Input A sea cero y el Input B tenga el valor del registro B.



Transforme la arquitectura del computador básico para que esta soporte un nuevo registro C y las instrucciones ADD A,C y MOV C,B sin modificar la ALU.


Solución:

Por que solamente nos importa que entre al Input B y no al Input A?

Esto se debe a que la instrucción ADD A,C requiere que el registro C entre por el Input B a la ALU (en el Input A va a ir lo del registro A), mientras que la instrucción MOV C,B necesita que el Input A sea cero y el Input B tenga el valor del registro B.

Que debiéramos hacer para poder realizar la instrucción ADD C,B?










,




























Ф



Pregunta 5

Transforme la arquitectura del computador básico para que esta soporte un nuevo registro C y las instrucciones ADD A,C y MOV C,B sin modificar la ALU.

Solución:

	Ор	La	Lb	Lc	Sa0	Sb0	Sb1	Sop2, Sop1, Sop0
ADD A,C	011100	1	0	0	0	1	0	0
MOV C,B	011101	0	0	1	1	0	0	0







Pregunta 5

Transforme la arquitectura del computador básico para que esta soporte un nuevo registro C y las instrucciones ADD A,C y MOV C,B sin modificar la ALU.

Solución:

	Ор	La	Lb	Lc	Sa0	Sa1	Sb0	Sb1	Sop2, Sop1, Sop0
ADD A,C	011100	1	0	0	0	0	1	0	0
MOV C,B	011101	0	0	1	1	0	0	0	0
ADD C,B	011110	0	0	1	0	1	0	0	0









 $q(\geqq \forall \leq q)$



