Relatório

Link do GitHub:


https://github.com/almeidarodrigo04/Pratica-em-Sistemas-Digitais-Atividade-1

Felipe Felipe Camargo Cerri - 15451119 Rodrigo Silva de Almeida - 15645380


27 de Agosto de 2024

Parte I


Nessa parte, simulamos o código em VHDL fornecido pelo PDF da atividade.




2 - Technology Map Viewer - várias LUT's




3 - Technology Map Viewer - sem os "keep's" - só uma LUT



4 - Simulação de onda, mostrando a natureza de armazenamento de memória do circuito




5 - Outra foto do simulador de onda




Parte II

Gated D Latch


- D muda o valor guardado pela memória apenas quando o clock está em 1, ou seja, o clock é sensível ao nível



2 - Foto do esquemático



3 - Simulação de ondas da parte 2




Parte III


Master-Slave D flip-flop

 D altera a memória apenas quando o clk vai de 0 para 1, ou seja, o clock é sensível a borda (nesse caso positiva, positive edge-triggered)


1 - Esquemático do projeto



2 - Technology Map Viewer



3 - Simulação de ondas da parte 3



Parte IV


Implementação de um D-Latch, um positive-edge triggered D flip-flop e um negative-edge triggered D flip-flop, todos compartilhando os mesmos 2 inputs (D e Clk)




```
≡ part4.vhd

      LIBRARY IEEE;
      use IEEE.std logic 1164.all;
      entity part4 is
          port (
              D: in std logic;
              Clk: in std logic;
              Qb1: out std logic;
              Qa1: out std logic;
              Qb2: out std logic;
              Qa2: out std logic;
11
              Qb3: out std logic;
12
              Qa3: out std_logic
13
          );
15
      end entity part4;
      architecture Behaviour of part4 is
17
      begin
          process(D, Clk)
19
          begin
              if Clk = '1' then
21
22
                  Qb1 <= D;
23
                  Qa1 <= not D;
              end if;
              if rising edge(Clk) then
25
                  Qb2 <= D;
                  Qa2 <= not D;
              end if;
              if falling_edge(Clk) then
                  Qb3 <= D;
                  Qa3 <= not D;
              end if;
32
          end process;
      end architecture;
```

3 - RTL viewer




4 - Technology Map Viewer




Parte V

Implementação de um somador de palavras de 8 bits com uso de flip-flop'


1 - Esquemático dos flip-flops usados (guarda os valores de A e B)



2 - Adder de palavras de 8 bits



3 - Pinos utilizados na FPGA



4 - Esquemático do display

