### 6주차 결과보고서


전공: 신문방송학과 학년: 4학년 학번: 20191150 이름: 전현길


#### 1. 실험 목적

- Adder(가산기)/ Subtractor(감산기)의 개념 이해
- Code converter(부호 변환기)의 개념 이해
- Verilog를 사용하여 다양한 Adder 및 Subtractor 구현
- Verilog를 사용하여 다양한 Code converter 구현
- FPGA 통해서 Verilog로 구현된 회로의 동작 확인

## 2. Full Adder 및 Half Adder 의 simulation 결과 및 과정에 대해서 설명하시오. (진리표 포함)


| source code  | testbench code                                | half | adder | truth table |       |  |
|--|---|------|-------|-------------|-------|--|
| 'timescale 1ns / 1ps  module halfAdd(     input a, b,     output out1, out2 );  assign out1 = a^b; // sum assign out2 = a&b // carry out endmodule | `timescale 1ns / 1ps<br>module halfAdd_tb;    | inţ  | out   | output      |       |  |
|  | reg aa, bb; wire out1, out2;  halfAdd u_test( | a    | b     | sum         | carry |  |
|  |   | 0    | 0     | 0           | 0     |  |
|  |   | 0    | 1     | 1           | 0     |  |
|  |   | 1    | 0     | 1           | 0     |  |
|  | \$finish;<br>end<br>endmodule                 | 1    | 1     | 0           | 1     |  |





| source code  | testbench code  | f | able  |   |        |       |  |
|--|---|---|-------|---|--------|-------|--|
| `timescale 1ns / 1ps  module fullAdd(     input a, b, c, // c: carry in     output out1, out2 ); | `timescale 1ns / 1ps  |   | input |   | output |       |  |
|  | module fullAdd_tb; reg aa, bb, cc;  | a | b     | С | sum    | carry |  |
|  | wire out1, out2;<br>fullAdd u_test(<br>.a (aa), .b (bb), .c (cc),                         | 0 | 0     | 0 | 0      | 0     |  |
|  | .out1 (out1), .out2 (out2) );  initial begin     aa = 1'b0;     bb = 1'b0;     cc = 1'b0; | 0 | 0     | 1 | 1      | 0     |  |
|  |   | 0 | 1     | 0 | 1      | 0     |  |
| assign out1 = (a^b)^c; // sum<br>assign out2 = (a&b)   ((a^b) & c);                              |   | 0 | 1     | 1 | 0      | 1     |  |
| // carry out endmodule   |   | 1 | 0     | 0 | 1      | 0     |  |
|  |   | 1 | 0     | 1 | 0      | 1     |  |
|  |   | 1 | 1     | 0 | 0      | 1     |  |
|  |   | 1 | 1     | 1 | 1      | 1     |  |

| ull ac  | dder si | imulation | 1     |        |        |        |        |        |                          |
|---------|---------|-----------|-------|--------|--------|--------|--------|--------|--------------------------|
| Name    | Value   | o ns      | 50 ns | 100 ns | 150 ns | 200 ns | 250 ns | 300 ns | 400,000 ns<br> 350 ns 40 |
| 👊 aa    | 1       |           |       |        |        |        |        |        |                          |
| l∰ bb   | 1       |           |       |        |        |        |        |        |                          |
| ₩ cc    | 1       |           |       |        |        |        |        |        |                          |
| u out1  | 1       |           |       |        |        |        |        |        |                          |
| la out2 | 1       |           |       |        |        |        |        |        |                          |



반가산기는 A와 B 두 입력을 받아서 **합(sum)과 자리올림수(carry)**를 출력한다. 동작하는 방식은 이진수 덧셈과 같다. 1과 1을 더할 때에는 Sum 1bit만

으론 표현할 수 없다는 점이 문제가 되는데, 이 경우 sum은 0을 출력하고 ca rry는 1을 출력한다. 구현식은 다음과 같다.

Sum =  $A \oplus B$  | Carry =  $A \cdot B$ 


전가산기는 A와 B,  $C_{in}$  세 입력을 받아서 **합(sum)과 자리올림수(carry)**를 출력한다. 따라서 1bit 입력 A + B +  $C_{in}$ 을 모두 더한 뒤 적절한 합과 자리올림수를 출력해야 한다. 모든 입력이 0이라면 Sum/Carry 0/0을 출력하고, 한 개의 입력이 1이라면 1/0, 두 개의 입력이 1이라면 0/1, 세 개의 입력이 1이라면 1/1을 출력한다. 구현식은 다음과 같다.


Sum =  $A \oplus B \oplus C_{in} \mid C_{out} = C_{in} \cdot (A \oplus B) + A \cdot B$ 

시뮬레이션의 편의성을 위해, 진리표와 동일한 형식대로 값이 변화하도록 테스트벤치 코드를 작성했다. half adder, full adder 양쪽 모두 진리표에서 작성한 바와 동일하게 시뮬레이션 결과가 나타난 것을 확인할 수 있었다.


# 3. Full Subtractor 및 Half Subtractorr 의 simulation 결과 및 과정에 대해서 설명하시오. (진리표 포함)


| source code   | testbench code                                | half s | table |        |        |  |
|---|---|--------|-------|--------|--------|--|
| reg wir  'timescale 1ns / 1ps hal  module halfSub(     input a, b,     output out1, out2 );  assign out1 = a^b; // difference assign out2 = (~a)&b // borrow out endmodule  mo reg wir  init end  init end  reg wir  reg wir  init end  reg wir  reg wir  init end  reg wir  reg wir  init end  reg wir  reg wir | `timescale 1ns / 1ps<br>module halfSub_tb;    | inţ    | out   | output |        |  |
|   | reg aa, bb; wire out1, out2;  halfSub u_test( | a      | b     | diff   | borrow |  |
|   |   | 0      | 0     | 0      | 0      |  |
|   |   | 0      | 1     | 1      | 1      |  |
|   |   | 1      | 0     | 1      | 0      |  |
|   | \$finish;<br>end<br>endmodule                 | 1      | 1     | 0      | 0      |  |





| source code   | testbench code                             | full subtracto |       |   | or truth | table  |  |
|---|--|----------------|-------|---|----------|--------|--|
|   | 'timescale 1ns / 1ps<br>module fullSub tb; |                | input |   | output   |        |  |
|   | reg aa, bb, cc;<br>wire out1, out2;        | a              | b     | С | diff     | borrow |  |
|   | fullSub u_test(                            | 0              | 0     | 0 | 0        | 0      |  |
| 'timescale 1ns / 1ps  module fullSub(     input a, b, c, // c: borrow in     output out1, out2 ); | out1 (out1), .out2 (out2)                  | 0              | 0     | 1 | 1        | 1      |  |
|   | initial begin                              | 0              | 1     | 0 | 1        | 1      |  |
| assign out1 = (a^b)^c;<br>// difference<br>assign out2 = (~a&b)   (~(a^b) & c);                   |  | 0              | 1     | 1 | 0        | 1      |  |
| endmodule   |  | 1              | 0     | 0 | 1        | 0      |  |
|   |  | 1              | 0     | 1 | 0        | 0      |  |
|   | initial begin<br>#400<br>\$finish;         | 1              | 1     | 0 | 0        | 0      |  |
|   | end endmodule                              | 1              | 1     | 1 | 1        | 1      |  |





반감산기는 A와 B 두 입력을 받아서 차(difference; D)와 빌림(borrow; B<sub>ou</sub> t)를 출력한다. **동작하는 방식은 2의 보수 뺄셈 A-B와 같다.** A, B가 각각 0/

0, 1/1이면 빌리지 않고, 차도 0이므로 Diff/B<sub>out</sub> 각각 0/0을 출력한다. A가 1, B가 0일 때는 차는 1이고 빌리지도 않으므로 1/0을 출력하며, A가 0, B가 1일 때는 값을 빌려 뺄셈을 수행하므로 1/1을 출력한다.

 $Difference(D) = A \oplus B \mid Borrow(B_{out}) = A \cdot B$ 


전감산기는 A와 B,  $B_{in}$  세 입력을 받아서 차(difference; D)와 빌림수(borro w;  $B_{out}$ )를 출력한다.. 따라서 1bit 입력 A - B -  $B_{in}$ 의 식과 동일하게 동작하고, 이에 따라 적절한 차와 빌림수를 계산한다. 반가산기처럼 식의 결과에 따라 값을 빌려와야 한다면  $B_{out}$ 이 1이 되고, 그렇지 않으면 0이 된다.결과식은 다음과 같다.


Diff =  $A \oplus B \oplus B_{in}$  | Carry =  $C \cdot (\overline{A \oplus B}) + \overline{A} \cdot B$ 

시뮬레이션의 편의성을 위해, 진리표와 동일한 형식대로 값이 변화하도록 테스트벤치 코드를 작성했다. half subtractor, full subtractor 양쪽 모두 진리표에서 작성한 바와 동일하게 시뮬레이션 결과가 나타난 것을 확인할 수 있었다.

## 4. 8421(BCD)-2421 Code converter simulation 결과 및 과정에 대해서 설명하시오. (진리표 작성 및 카르노맵 SOP form, POS form 포함)

| source code  | testbench code   | converter truth table |     |     |   |    |     |     |    |
|--|--|-----------------------|-----|-----|---|----|-----|-----|----|
|  |  |                       | inţ | out |   |    | out | put |    |
|  |  | a                     | b   | С   | d | o1 | o2  | о3  | o4 |
|  | N: 4 / 4   | 0                     | 0   | 0   | 0 | 0  | 0   | 0   | 0  |
|  | `timescale 1ns / 1ps<br>module convert tb;   | 0                     | 0   | 0   | 1 | 0  | 0   | 0   | 1  |
|  | reg aa, bb, cc, dd;<br>wire out1, out2, out3, out4;  | 0                     | 0   | 1   | 0 | 0  | 0   | 1   | 0  |
| `timescale 1ns / 1ps                               | convert u_test(<br>.a (aa), .b (bb), .c (cc), .d (dd),   | 0                     | 0   | 1   | 1 | 0  | 0   | 1   | 1  |
| module convert(<br>input a, b, c, d,               | .a (aa), .b (bb), .c (cc), .d (dd),<br>.out1 (out1), .out2 (out2), .out3 (out3),<br>.out4 (out4)   | 0                     | 1   | 0   | 0 | 0  | 1   | 0   | 0  |
| output out1, out2, out3, out4                      | );  initial begin  aa = 1'b0; bb = 1'b0; cc = 1'b0; dd = 1'b0; end  always@(aa or bb or cc or dd) begin aa <= #400 ~aa; bb <= #200 ~bb; cc <= #100 ~cc; dd <= #50 ~dd; end | 0                     | 1   | 0   | 1 | 1  | 0   | 1   | 1  |
| );<br>assign_out1 = a   (b&d)                      |  | 0                     | 1   | 1   | 0 | 1  | 1   | 0   | 0  |
| (b&c);<br>  assign out2 = a  <br>  (b&~d)   (b&c); |  | 0                     | 1   | 1   | 1 | 1  | 1   | 0   | 1  |
| assign out3 = a  <br>(~b&c)   (b&~c&d);            |  | 1                     | 0   | 0   | 0 | 1  | 1   | 1   | 0  |
| assign out4 = d;<br>endmodule                      |  | 1                     | 0   | 0   | 1 | 1  | 1   | 1   | 1  |
|  |  | 1                     | 0   | 1   | 0 | Х  | Χ   | Χ   | Х  |
|  | initial begin<br>#800  |                       | 0   | 1   | 1 | Х  | Х   | Χ   | Х  |
|  | \$finish;<br>end   | 1                     | 1   | 0   | 0 | Х  | Х   | Х   | Х  |
|  | endmodule  |                       | 1   | 0   | 1 | X  | Χ   | Χ   | Х  |
|  |  | 1                     | 1   | 1   | 0 | X  | Χ   | Χ   | Х  |
|  |  | 1                     | 1   | 1   | 1 | Х  | Х   | Х   | Х  |





| out1<br>(cd\ab) | 00 | 01 | 11 | 10 | out2<br>(cd\ab) | 00 | 01 | 11 | 10 |
|-----------------|----|----|----|----|-----------------|----|----|----|----|
| 00              | 0  | 0  | X  | 1  | 00              | 0  | 1  | х  | 1  |
| 01              | 0  | 1  | х  | 1  | 01              | 0  | 0  | x  | 1  |
| 11              | 0  | 1  | х  | Х  | 11              | 0  | 1  | х  | Х  |
| 10              | 0  | 1  | х  | х  | 10              | 0  | 1  | х  | х  |
| out3<br>(cd\ab) | 00 | 01 | 11 | 10 | out4<br>(cd\ab) | 00 | 01 | 11 | 10 |
| 00              | 0  | 0  | X  | 1  | 00              | 0  | 0  | Х  | 0  |
| 01              | 0  | 1  | х  | 1  | 01              | 1  | 1  | Х  | 1  |
| 11              | 1  | 0  | Х  | х  | 11              | 1  | 1  | х  | х  |
| 10              | 1  | 0  | х  | х  | 10              | 0  | 0  | х  | Х  |

|      | SOP form       |      | POS form              |
|------|----------------|------|-----------------------|
| out1 | a + bd + bc    | out1 | (a+b)(a+c+d)          |
| out2 | a + bd' + bc   | out2 | (a+b)(a+c+d')         |
| out3 | a + b'c + bc'd | out3 | (a+c+d)(a+b+c)(b'+c') |
| out4 | d              | out4 | d                     |

SOP form은 Karnaugh map의 1로 나타난 값들을 묶어서 구할 수 있고, POS form은 Karnaugh map의 0으로 나타난 값들을 묶어서 함수 F의 inverse F'를 구한 뒤, 드 모르간의 법칙을 사용해 구할 수 있다.

simulation 결과 don't care항을 제외한 모든 값(0000 ~ 1011)이 진리표에 작성한 바와 동일하게 결과값이 나타난 것을 확인할 수 있었다.

#### 5. 결과 검토 및 논의 사항

이번 실험에서는 full adder/subtractor, half adder/subtractor, 8421-2 421 code converter를 각각 verilog 상에서 구현하여 시뮬레이션해 보았으며, FPGA 보드를 활용하여 실제 출력 결과를 확인해 보았다. 특히 8421-242 1 code converter의 경우, 진리표를 작성하여 Karnaugh map을 그림으로써 SOP, POS 식을 도출했다. 실험 결과, 진리표를 바탕으로 기대되었던 동작이 정상적으로 이루어졌음을 확인했다.

### 6. 추가 이론 조사 및 작성

full adder/subtractor를 NAND/NOR gate로 구현한 회로는 다음과 같다.

