uc3m Universidad Carlos III de Madri

Departamento de Tecnología Electrónica

Circuitos Integrados y Microelectrónica Grado en Ingeniería en Tecnologías de Telecomunicación

Examen Parcial 1. Curso 2022-2023 21 marzo de 2023

Ejercicio 1 (40 min, 4 pto).

SOLUCION

Para el circuito digital descrito en VHDL, se pide:

- $egin{pmatrix} 1. \end{pmatrix}$ Complete las listas de sensibilidad para que las simulaciones y las síntesis lógica sean correctas y coherentes
- Complete las declaraciones de las señales indicadas en la arquitectura
- Dibuje el hardware resultante de la síntesis lógica del proceso P2. ¿Cuántos biestables serán necesarios? (4.) Dibuje el diagrama de estados de la máquina de estados que describen P3 y P4


```
library IEEE;
use IEEE.std_logic_1164.all;
entity RS232_Tx is
  generic(
     gDataWidth : natural := 8; -- bits for Data

gTotalNumBit : natural := 11; -- WordWidth= Start(1)+Data(8)+Parity(1)+Stop(1)

gBaudRate : natural := 57600; -- bps

gClkFrequency : natural := 1000000000); -- Hz
   port(
     Clk : in std_logic;
ResetN : in std_logic;
RSDataToSend : in std_logic_vector(gDataWidth - 1 downto 0);
EnableSend : in std_logic;
     TxD
                         : out std_logic;
                  : out std_logic
     TxBusy
end RS232_Tx;
constant cBaudRateCycles : natural := gClkFre
signal EnaBaudRate : Std-log ;
signal ClrBaudRate : std-log ;
                                                     := gClkFrequency/gBaudRate;
  signal EnaBaudRate
signal ClrBaudRate
signal CountBaudRate
                                                             __: natural & to cBand Rate yells - 1.
                                    : std-logic
  signal EndBaudRate
  signal EndNumBitsTx
                                     : std logic;
  type tStateTx is (Idle, Sending);
signal CurrentState : tStateTx;
signal NextState
  signal NextState
                                      : TstateTx;
 signal RegDataTx
signal ClrTx
signal ParityBit
                                  : std_logic_vector(gTotalNumBit-1 downto 0); | Mbis
                                   : std_logic;
                <= RegDataTx(0);
<= NOT(ClrTx);</pre>
 P1: process(RS Data To Send ) variable aux_Parity: std_logic;
   aux_Parity:= '0';
aux_Parity:= '0';
for I in RSDataToSend'range loop
aux_Parity:= aux_Parity XOR RSDataToSend(I);
end loop;
                         <= aux_Parity;
  end process P1;
  P2: process ( Reset N, Clk
```

https://www.uc3m.es/departamento-tecnologia-electronica



https://www.uc3m.es/departamento-tecnologia-electronica

FSM

uc3m Universidad Carlos III de Madri

Departamento de Tecnología Electrónica

Circuitos Integrados y Microelectrónica Grado en Ingeniería en Tecnologías de **Telecomunicación**

Examen Parcial 1. Curso 2022-2023 21 marzo de 2023

```
end 11;
end process P5;
EndBaudRate <= '1' when ((CountBaudRate = cBaudRateCycles - 1) AND
(EnaBaudRate = '1'))
                      P6: EnaNumBitsTx <= EndBaudRate;
                        if ResetN = '0' then
   CountNumBitsTx <= 0;
elsif Clk'event and Clk = '1' then
   if ClrNumBitsTx = '1' then
        CountNumBitsTx <= 0;
elsif EnaNumBitsTx = '1' then
   if CountNumBitsTx = '1' then
   if CountNumBitsTx = gTotalNumBit - 1 then
        CountNumBitsTx <= 0;
else</pre>
                              CountNumBitsTx <= CountNumBitsTx + 1;</pre>
                             end if;
                        end if;
                      end process P6;
                      else '0';
                    end Behavioural;
                                                                   incompletas > $
                riterios
                                   Dederaciones 0'27 /dec
                                                                                18th logic vector & natural sein raup 0'05
                                                                                  Unsigned a
                                                                                       Countband Rate
                                   HW > No #6ite -0'2
                                                                                                        No HW
                                                  No realized Regular -0'2
No Preset N -0'2
                                                                                                        para
   2 FSH - 0 25
                                                    Reset searcial -0/2
   3 estados -0'25
                                                                                                       Concet
                                                   Clar realidemade -02
   Reset Neural -02
                                                      AND para concatenar -0'2
   CIPTE Mode -04
                                                     AND
                                                              para Shift
   No today transic -02
   No today Saliday - 6'2 https://www.uc3m.es/departamento-tecnologia-electronica Mal value Clace - 0'1

CIRCUITOS INTEGRADOS Y MICROELECTRÓNICA. Examen Parcial 1

3
10 Reset Na estado inicial o's
                                                     Comparador para letters - 011
```

Departamento de Tecnología Electrónica

Circuitos Integrados y Microelectrónica Grado en Ingeniería en Tecnologías de Telecomunicación

Examen Parcial 1. Curso 2022-2023 21 marzo de 2023

Ejercicio 2 (50 min, 6 pto)

Se quiere diseñar un circuito digital que procesa datos, realizando la función exponencial. El circuito deberá ejecutar la operación e^x. Para diseñar el circuito se va a utilizar su representación en serie de Taylor, truncando en el cuarto elemento.

$$Y(X) = 1 + X + \frac{X^2}{2!} + \frac{X^3}{3!} \tag{1}$$

Para que esta aproximación sea válida, los datos de entrada (X) deben estar en el rango entre -1 y +1. Para poder implementar el algoritmo utilizando números enteros, se realiza un cambio de variable (Z=X*128), de modo que Z sea un número entero y se represente con 8 bits (en CA2). Nótese que con este cambio se descarta el valor +1 en el rango de X. Con este cambio, la ecuación queda:

$$Y(Z) = 1 + \frac{Z}{2^7} + \frac{Z^2}{2 \cdot 2^{14}} + \frac{Z^3}{6 \cdot 2^{21}}$$
 (2)

Con el rango de entradas que se desea, el resultado de la función resulta entre e⁻¹ y e^{127/128}. Se quiere expresar dicho resultado como un número entero de 10 bits, de modo que hay que multiplicar la ecuación anterior por 128 (27), quedando la ecuación que se quiere implementar mediante un circuito:

$$W(Z) = 2^{7} \left(1 + \frac{Z}{2^{7}} + \frac{Z^{2}}{2 \cdot 2^{14}} + \frac{Z^{3}}{6 \cdot 2^{21}} \right) = 2^{7} + Z + \frac{Z^{2}}{2^{8}} + \frac{Z^{3}}{3 \cdot 2^{15}}$$
(3)

El sistema cuenta con un reloj (CIk) de 100 kHz para realizar las operaciones, una señal de inicialización asíncrona (Reset) y un Enable de carga del dato de entrada, que se activa durante un ciclo de reloj para que el circuito cargue el dato de entrada (frecuencia de muestreo 1kHz). La entidad del circuito es:

```
ntity EXP_23 is
port (
C1k :
Reset :
Enable :
                                         : in std_logic;
: in std_logic;
: in std_logic;
: in signed(7 downto 0); -- Z
: out signed(9 downto 0)); -- W(Z)
```

Para todas las preguntas, razone sus respuestas.

- 1. Compruebe los rangos de las variables y las funciones que se van a utilizar, es decir: Si el rango de la variable Z es [-128, 127] (número entero en CA2 con 8 bits):
 - 0'3 a. Especifique el rango de la variable X que se corresponde con el rango de Z
 - Especifique los rangos de Y(Z) y W(Z) según el rango de Z
- Compruebe que todos ellos están dentro de las especificaciones (Z es signed de 8 bits y W(Z) 0.1
 - es signed de 10 bits).
- Exprese la función W(Z) de modo que se pueda realizar con números enteros, y sólo con divisiones entre potencias de 2. Los coeficientes necesarios deben ser de 8 bits en complemento a 2.

 + Recordo (-0.2)
- a. Dibújela en nivel de transferencia de registros (RTL) + Gay S = 4


 b. Determine razonadamente el número de bits do solo de solts en com

 o 2 b. Determine razonadamente el número de bits do solo de solts en com

 o 3 como 3 c
- No truccas b. Determine razonadamente el número de bits de cada sumando de la ecuación. Indique el número de bits que se necesitan para representar el resultado final, sin despreciar
- ningún dígito. Si el resultado final debe tener 10 bits, indique los bits que se deben despreciar.
- 4. Asumir que la entrada se captura con la señal Enable, y la salida está registrada, disponible en el ciclo de reloj siguiente.
- a. Describa la declaración de las señales que se necesitan para almacenar los resultados parciales
- Describa el proceso secuencial que registra el dato de entrada
- Describa las operaciones intermedias mediante asignaciones concurrentes o un proceso combinacional
- 0 / 2 d. Describa el proceso secuencial que registra el resultado final.
- 5. Si cada multiplicador tarda 40 ns en producir un resultado y cada sumador 20 ns. Indique el retardo máximo del circuito y la frecuencia necesaria para la señal de reloj. ¿Cómo modificaría la arquitectura del apartado anterior para triplicar la frecuencia de reloj?

https://www.uc3m.es/departamento-tecnologia-electronica

uc3m



Respuestas al enunciado

(1) Ranges de las variables 7 E [-128, 127] (8 bits en CAZ)

a):
$$\chi$$
? $(\chi = \frac{2}{128}) \Rightarrow \chi \in [-1, \frac{127}{478}]$

5)
$$Y(z)$$
 $z = -128$ $Y(-128) = 1 + \frac{7^{2}}{2^{3}} + \frac{2^{14}}{2 \cdot 7^{14}} + \frac{2^{21}}{6 \cdot 7^{21}}$

$$\frac{2^{7} 2.7^{17} 6.7^{17}}{(4 - 128)} = 128 \cdot 4(-128) = 43$$


$$\frac{2^{7} 2.7^{17} 6.7^{17}}{(4 - 128)} = 43$$

$$\frac{2^{7} 2.7^{17}}{(4 - 128)} = 43$$

*(+127) = 1 + 0'9921875 + 0'4922180176 + 0'1627908548

Se puede observar que el vour es mayor que el obtenido anteriormente.

Os: W(Z) es signed de 10 bets, puede representar números enteros entre -512 y 511 chiego si se puede representar el resultado anterior Si Z es signed de 8 bets puede representar números enteros entre -128 y 127 luego Ho vale. 2) Exprese W(Z) en digital. Coeficientes 8 outs en CAZ Coeficientes ao, a, az dos productos parciales se están disidiendo por potencias de 2 (equivalente a despecciar bits de la derecha) ao = 1 ; este sub producto se surra tal mal al resultado as = 1; ademai, este subpreducto se trunca quitando los 7LSB az = 3 i además, este subproducho se trunca quitando los 1525B CTE = 27 ; si se representa en CAZ se necesitar q bits 01000000 = 128 = 27 as = 1 (en cas 86 ets menterostato hay que multiplicar por as =1 [Good [01000000]. Pq si ue se desbada a₂ = 0333 → Multiplicamos pa 26=64 az= 26. 1=213 221 Q= 00010101 $W(z) = \int^{2} + \frac{2^{6}}{2^{6}} \left(z + \frac{z^{2}}{2^{8}} + \frac{z^{3}}{2^{15}}\right)$ $W(2) = 2^{2} + \frac{1}{2^{6}} \left(\frac{2^{6} \cdot 2}{2^{1}} + \frac{2^{2}}{2^{1}} + \frac{2^{3}}{2^{1}} \cdot \frac{21}{2^{1}} \right)$ quelamos 15 LSB guitames los 6 LSB del resultado percial W(Z)=27+Z+ 16(22)+12.21.23



```
diqual Regentater: vigued (7 dounts 0); -- x
signal Reg DIZ : signed (15 downto Ø);
 ergual Reg DI3
                     : rigued (23 dounts Ø);
 signal Adds: signed (9 downto 0);
 Constant &1
                      : signed (8 dounts Ø) := "0100000000", signed (7 dounts Ø) := "00010101010.
 Constant co 3 : signed (7 doings 8)
Signed Add ? signed (9 doings 8)
signed Avx DIB: signed (31 doings 8)

Signed (11) doings 8.
 regual Add3; siegued (10 dounds 6);
 Signal Aux Y: signed (9 doub 0);
Degui
 process (CVK, Reset)
      if Reset = 's' then
          Reg Datatu 2= (others => 41);
     elsy Clk went and Clk = y ! Hier
          if Luable = 15 her
             Reg Datatu LE Datatu;
           end y/
    end if;
 end process;
  Adds La resize (Cs, 10) + resize (Reg Data Tu, 50);
  Add LE Pesize ( " Rey Data In ) (8 downto 9) 9) +
  Reg DI2 6= (Reg Data In * Reg Data In ) (8 downb 0)
  Reg DJ3 L = Reg DJ2 * Reg Data Ju;
Av DJ3 L = Reg DJ3 & CA3;
Add 2 L = Visize (Reg DJ2 (8 down to $\varphi), 9) + senize (As Reg DJ3 (8 doub $\varphi, 9);
  Add 3 L = resize (Adds, 11) + resize (Add 2, W);
  AGO
```

