

CIRCUITOS INTEGRADOS Y MICROELECTRÓNICA M2.252.15389-91

Grado en Ingeniería de Tecnologías de Telecomunicación


Examen FINAL. Curso 2023-2024

Problema 1 (50 min, 4 pto)

En el esquema de la figura adjunta se muestra el esquema físico de un circuito digital, donde A, B, C, D y S son entradas, Out es salida y Z1 y Z2 son señales intermedias.

- a) Enumere las capas que tienen los contactos de las líneas Vdd y Vss y explique para qué sirven
- b) Obtenga el esquema de transistores del layout de la figura
- c) Obtenga la función lógica de las señales intermedias Z1 y Z2, y de la salida Out
- d) Dibuje el esquema de puertas del circuito
- e) Obtenga la vista en alzado de los cortes XX' e YY'







CIRCUITOS INTEGRADOS Y MICROELECTRÓNICA M2.252.15389-91


Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2023-2024


Problema 2 (30 min, 3 pto)

Un circuito digital tiene una entrada de reloj que va a 1560 biestables (FFs). Se supone una carga para cada FF equivalente a la de un inversor de tamaño mínimo.

a) Calcular el retraso y el área de un árbol de una sola etapa, como el de la figura 1, en función del retardo (t_{pi}) y del área (A_0) del inversor de tamaño mínimo (W).



- b) Calcular el retraso y el área de un árbol donde el máximo fanout sea 2.
- c) Se quiere sustituir el inversor de la figura por una cadena de inversores de tamaño creciente para minimizar el retardo. Indique el número de inversores necesarios, el retardo obtenido y el área incrementada.
- d) Se modifica el circuito tal y como se muestra en la figura 2.
 - a. Indique cuánto tarda en conmutar el inversor A
 - b. Indique el retardo de la línea de reloj desde la <u>salida del inversor A a la salida del inversor C</u>
 - c. Proponga una solución para incluir una pareja de inversores de tamaño βW y φW en la rama de los 560 FFs, tanto para reducir el retardo del inversor A como para equilibrar el retardo por las dos ramas del nuevo circuito. Indique el retardo resultante por ambas ramas y el área total.






CIRCUITOS INTEGRADOS Y MICROELECTRÓNICA M2.252.15389-91

Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2023-2024

Problema 3 (30 min, 2.5 pto)

Se pretende diseñar un amplificador operacional como el mostrado en la figura, con entrada diferencial y salida single-ended.



Las especificaciones que debe cumplir el diseño se muestran a continuación:

- Potencia disipada máxima de 120 μW (se incluyen las tres ramas del diseño y se asume que las tres ramas consumen lo mismo). V_{DD} = 1 V.
- a) Defina la corriente I_{bias} asumiendo que los transistores M₆, M₇ y M₈ son iguales (0,5 pts).
 - Tensiones de salida mínima y máxima de 0.8 V y 0.2 V, respectivamente.
- b) Use la especificación anterior para diseñar la relación de aspecto W/L de M₅ y M₆ (0,5 pts).
 - Producto ganancia por ancho de banda mayor o igual que 100 MHz.
- c) Use la especificación anterior para diseñar la relación de aspecto W/L de M₁ y M₂ (0,5 pts).
- d) Calcule la ganancia del amplificador operacional (V_{out}/V_d) (0,5 pts).
- e) Justifique el punto de operación del transistor M₈ (0,5 pts).

Datos y ecuaciones:

$$\mu_P C_{ox} = 45 \text{ }^{\mu\text{A}} /_{\text{V}^2} \text{ } \lambda_P = 0.3 \text{ V}^{-1} \text{ } V_{\text{thp}} = -0.3 \text{ V}$$

$$\mu_N C_{ox} = 90 \, {}^{\mu A} \! /_{V^2} \, \lambda_N = 0.6 \, V^{-1} \, V_{thn} = 0.3 \, V$$

 $C_L = 1$ pF, $C_c = 0.5$ pF, L = 200 nm (para todos los transistores)

$$GBW = \frac{g_{m1}}{2\pi C_C}$$

