

Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2020-2021

Problema 1 (50 min, 4 ptos)

En el esquema de la figura adjunta se muestra el esquema físico de un circuito digital.

- a) Obtenga el esquema de transistores del layout de la figura.
- b) Dibuje una tabla con el estado de los transistores P y N (*On* and *Off*) que generan S1 y S2. No considere los transistores de los inversores. Nombre los transistores de izquierda a derecha y de arriba a abajo (también en el esquema de la sección a).
- c) Indique las funciones lógicas simplificadas de M_output en función de las entradas (A, B, C y D)
- d) Obtenga la vista en alzado del corte XY







Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2020-2021

5 lambo











Examen FINAL. Curso 2020-2021





Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2020-2021






Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2020-2021

Problema 2 (30 min, 2.5 ptos)

Se quiere implementar un árbol de reloj para un circuito con 1000 biestables, que suponen una carga equivalente a la de un inversor de tamaño mínimo.

a) Calcular el retraso y el área de un arbol de una sola etapa, como el de la figura, en función del retardo (t_{pi}) y del área (A_0) del inversor de tamaño mínimo (W).



- b) Calcular el retraso y el área de un arbol donde el máximo fanout sea 10.
- c) Para el árbol del apartado b) calcular el retraso y el área si cada uno de los inversores se sustituye por una cadena de dos inversores, de tamaño W y 5W



Rellenar la siguiente tabla con los resultados:

	Apartado a)	Apartado b)	Apartado c)
Retraso (t _p)			
Área (A)			




Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2020-2021

Problema 2



b) 11" de etapas = logio 1000=3



c) Cada inversor se anutorte en

No hace falta replicar les des inversares iniciales


	a)	b)_	<u> </u>
Petraso	1004 bpt	3.4. tp1	21 tpi
Area	1001 As	112 Aa	656 Ro

Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2020-2021

Problema 3 (30 min, 2.5 ptos)

El siguiente circuito se ha implementado con una tecnología CMOS de 800-nm:



Dadas las siguientes características y relaciones de tamaño de los transistores:

	NMOS	PMOS
μ*Cox (μΑ/V2)	110	50
λ (V-1)	0.04	0.04
Vth (V)	0.5	-0.6

Ibias = $50 \mu A$, VDD = 2.5 V

L = 800 nm para todos los transistores

	W/L	
M1	50	
M2	100	
M3	25	

- a) Calcula la ganancia Vout/Vin del circuito en V/V. Nota: no es necesario justificar el punto de funcionamiento de los transistores (1 pt).
- b) Si se conecta un condensador de 1nF a la salida del circuito (entre Vout y masa) para que actúe de carga, ¿se mantendrá la ganancia si la señal de entrada Vin es una señal sinusoidal de 1 kHz de frecuencia? Justifica la respuesta (0.75 pts).
- c) Sin condensador, ahora implementamos el mismo circuito usando una tecnología CMOS de 50-nm con las mismas relaciones de aspecto que antes y las siguientes características:


	NMOS	PMOS
μ*Cox (μΑ/V2)	110	50
λ (V-1)	0.6	0.4
Vth (V)	0.28	-0.28

¿La ganancia aumenta o disminuye? Justifica la respuesta (0.75 pts).

Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2020-2021

NOTA: Todas las respuestas deben ser justificadas. Respuestas sin justificación o con justificación incorrecta no se valorarán.



b) Pout
$$\frac{1}{2}$$
 gash $\frac{1}{2}$ \frac



Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2020-2021

c)
$$\frac{V_{0}ut}{V_{0}^{2}n} = \frac{g_{m1}}{g_{m4} + \frac{1}{101} + \frac{1}{102}}$$
 $g_{m4} = \frac{1}{101} + \frac{1}{102}$
 $g_{m4} = \frac{1}{102} + \frac{1}{102} +$



Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2020-2021

Problema 4 (10 min, 1 pto)

Explique razonadamente qué valor lógico no se transmite de manera óptima de la entrada a la salida en un transistor de paso NMOS. Explique cómo solucionaría este problema. Justifique su respuesta.

El transistor de paso se utiliza como interruptor que permite poner una alta impedancia en una salida de un bloque, para desconectar este de una línea donde escriben varios elementos.

Un transistor de paso NMOS no transmite de forma óptima los '1' lógicos. Aunque en la entrada y en la puerta haya un '1' lógico (Vdd), el nivel de la tensión en la salida no llega nunca a Vdd, porque la corriente de carga se reduce a cero cuando en la salida hay Vdd-Vth.

Además, Vth se modifica por el efecto del sustrato y Vo.

Esto se soluciona de forma práctica usando Puertas de Transmisión (transistor NMOS y transistor PMOS conectados por sus terminales D y S), de manera que el transistor NMOS conduzca correctamente los '0' y el PMOS los '1'.