


Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2023-2024


Problema 1 (50 min, 4 pto)

En el esquema de la figura adjunta se muestra el esquema físico de un circuito digital, donde A, B, C, D y S son entradas, Out es salida y Z1 y Z2 son señales intermedias.

- a) Enumere las capas que tienen los contactos de las líneas Vdd y Vss y explique para qué sirven
- b) Obtenga el esquema de transistores del layout de la figura
- c) Obtenga la función lógica de las señales intermedias Z1 y Z2, y de la salida Out
- d) Dibuje el esquema de puertas del circuito
- e) Obtenga la vista en alzado de los cortes XX' e YY'



Their purpose is to connect the n-well to Vdd and the p-substrate to Vss (ground).





- c) (1) 21= AB+C (And-or-Inverted, AOI gate)
 - 2) Hultiplexer: Out = S. 22+521
 - 3) Inverter: S
 - 4) Double sized invertor: 2 p-transistrors in parallel and Idouble size n-transistors (equivalent to 2 transistors) $Z_2 = \overline{D}$




Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2023-2024












Examen FINAL. Curso 2023-2024






Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2023-2024

Problema 2 (30 min, 3 pto)

Un circuito digital tiene una entrada de reloj que va a 1560 biestables (FFs). Se supone una carga para cada FF equivalente a la de un inversor de tamaño mínimo.


a) Calcular el retraso de un árbol de una sola etapa, como el de la figura, en función del retardo (t_{pi}) y del área (A_0) del inversor de tamaño mínimo (W).



tp = 1560tpi

b) Calcular el retraso y el área de un árbol donde el máximo fanout sea 2.

Con un árbol de fanout 2, se necesitan log 2 1560 ≈11



Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2023-2024

c) Se quiere sustituir el inversor de la figura por una cadena de inversores de tamaño creciente. Indique el número de inversores necesarios, el retardo obtenido y el área incrementada

Asumo
$$\alpha$$
 = 2,7
n = Ln (1560) / Ln (2,7) \approx 7,4 \Rightarrow 8
Recalculo α
 α = $\sqrt[8]{1560}$ = 2,5
Recalculo n
n = Ln (1560) / Ln (2,5) \approx 8

Con estos valores, calculo tp =
$$n*\alpha*tpi = 20tpi$$

Y el área final
A = $\frac{\alpha^n-1}{\alpha-1}$ A₀ \approx 1017 A₀

- d) Se modifica el circuito tal y como se muestra en la figura 2.
 - a. Indique cuánto tarda en conmutar el inversor A
 - b. Indique el retardo de la línea de reloj desde la <u>salida del inversor A a la salida del</u> inversor C
 - c. Proponga una solución para incluir una pareja de inversores de tamaño βW y φW en la rama de los 560 FFs, tanto para reducir el retardo del inversor A como para equilibrar el retardo por las dos ramas del nuevo circuito. Indique el retardo resultante

por ambas ramas y el área total.

560 FFs


1000 FFs

- a) tpA = 560tpi + 10 tpi = 570 tpi
- b) tpB = 10tpi; tpC = 10 tpi; tp(B+C) = 20 tpi
- c) La línea de reloj desde tarda en llegar 570tpi a los biestables de la rama de arriba y 590tpi a los biestables de la rama de abajo.
 - Si se incluyen dos inversores de tamaño 5W y 56W en la rama de arriba, se modifican todos los retardos:
 - La línea de reloj, por la rama de arriba tarda (15+11,2+10)tpi = 36,2tpi y por la rama de abajo tarda (15+10+10)tpi = 35tpi
 - El área total será (1+5+56+10+100)A₀ = 172A₀



Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2023-2024



Esta solución no es única, también valdría 6W-56W y variaciones en estos dos valores que hagan que el retardo desde la entrada de D hasta la salida de E sean aproximadamente 10 tpi.

También se puede calcular la solución (para el tamaño de D = β y para el tamaño de E= ϕ) con la ecuación:

$$20tpi = \frac{\phi}{\beta}tpi + \frac{560}{\phi}tpi$$

Si se toma β = 10, resulta un valor de ϕ = 34 o ϕ = 167. En el primer caso el inversor D tardaría 3.4tpi y el inversor E tardaría 16.7tpi. En el segundo caso el inversor D tardaría 16.7tpi y el inversor E tardaría 3.4tpi.

Se escoge la primera solución por ocupar menos área (10W+34W = 44W).

El área total sería 44W de la rama de arriba y 110W de la rama de abajo.

El retardo total de la señal de reloj por la rama de arriba desde la entrada al inversor A hasta los biestables sería 14.4tpi+20.1tpi = 34.5tpi.

El retardo total de la señal de reloj por la rama de abajo desde la entrada al inversor A hasta los biestables sería 14.4tpi+20tpi = 34.4tpi.




Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2023-2024

Problema 3 (30 min, 2.5 pto)

Se pretende diseñar un amplificador operacional como el mostrado en la figura, con entrada diferencial y salida single-ended.



Las especificaciones que debe cumplir el diseño se muestran a continuación:

- Potencia disipada máxima de 120 μ W (se incluyen las tres ramas del diseño y se asume que las tres ramas consumen lo mismo). $V_{DD} = 1 \text{ V}$.
- a) Defina la corriente I_{bias} asumiendo que los transistores M₆, M₇ y M₈ son iguales (0,5 pts).
 - Tensiones de salida mínima y máxima de 0.8 V y 0.2 V, respectivamente.
- b) Use la especificación anterior para diseñar la relación de aspecto W/L de M₅ y M₆ (0,5 pts).
 - Producto ganancia por ancho de banda mayor o igual que 100 MHz.
- c) Use la especificación anterior para diseñar la relación de aspecto W/L de M₁ y M₂ (0,5 pts).
- d) Calcule la ganancia del amplificador operacional (V_{out}/V_d) (0,5 pts).
- e) Justifique el punto de operación del transistor M₈ (0,5 pts).

Datos y ecuaciones:

$$\mu_P C_{ox} = 45 \text{ }^{\mu\text{A}} /_{\text{V}^2} \text{ } \lambda_P = 0.3 \text{ V}^{-1} \text{ } V_{\text{thp}} = -0.3 \text{ V}$$

$$\mu_N C_{ox} = 90 \, {}^{\mu A} \! /_{V^2} \, \lambda_N = 0.6 \, V^{-1} \, V_{thn} = 0.3 \, V$$

 $C_L = 1$ pF, $C_c = 0.5$ pF, L = 200 nm (para todos los transistores)

$$GBW = \frac{g_{m1}}{2\pi C_C}$$





Grado en Ingeniería de Tecnologías de Telecomunicación

Examen FINAL. Curso 2023-2024

a)
$$P_{Poax} = V_{DO}$$
. $I_{T} = 0$ $I_{T} = \frac{q_{Poax}}{v_{DO}} = \frac{120 \mu N}{4V} = 420 \mu A$.

 $Iboax = \frac{120 \mu A}{3}$ $Loop A$.

 $Iboax = 40 \mu A$
 $Iboax = \frac{1}{3} Loop A$.

 $Iboax = 40 \mu A$
 $Ibox = 40 \mu A$