
Departamento de Tecnología Electrónica

Examen Extraordinario. Curso 2022-2023 29 de junio de 2023

### **EMPIECE CADA EJERCICIO EN UNA HOJA NUEVA**

## Ejercicio 1 (2 ptos., 30min.)

Se ha diseñado el siguiente amplificador haciendo uso de una tecnología de diseño CMOS de 50nm,



Con las siguientes características:

	NMOS	PMOS
μ*Cox (μΑ/V²)	90	40
λ (V <sup>-1</sup> )	0.6	0.5
V <sub>th</sub> (V)	0.28	-0.28

 $V_{DD}$  = 1.2 V, L = 100 nm para todos los transistores, todos los transistores están polarizados en saturación.

$$(W/L) M_1 = (W/L) M_2 = 30$$
  
 $(W/L) M_3 = (W/L) M_4 = 60$   
 $(W/L) M_5 = 20$   
 $(W/L) M_6 = 40$   
 $C_L = 500 \text{ fF}, 1 \text{ fF} = 10^{-15} \text{ F}$   
 $V_P y V_N \text{ son señales diferenciales}$ 

Responde a las siguientes cuestiones:

- a) Si  $V_{GS6} = 0.6 \text{ V}$ , calcula  $I_{bias}$ .
- b) Calcula la ganancia de DC  $V_{out}/(V_P V_N)$  en dB para la  $I_{bias}$  calculada anteriormente.
- c) Teniendo en cuenta, únicamente, la dependencia entre la ganancia y la resistencia de salida, ¿qué le ocurre a la ganancia si reducimos I<sub>bias</sub>? Justifica la respuesta.

Nota: Todas las respuestas deben estar justificadas. No se valorarán respuestas correctas sin justificación.



### Circuitos Integrados y Microelectrónica Grados en Ingeniería en Tecnologías de Telecomunicación/Tecnologías Industriales

Examen Extraordinario. Curso 2022-2023 29 de junio de 2023

## Ejercicio 2 (3,5 ptos., 50min.)

Se quiere implementar un circuito digital para calcular el valor de un polinomio.

$$f(x) = a_0 + a_1 x + a_2 x^2 + a_3 x^3 + a_4 x^4 + a_5 x^5$$

Para su implementación, es más eficiente transformar las operaciones del algoritmo de modo que se puedan realizar en forma de multiplicación y suma (MAC). La transformación se realiza sacando factor común x sucesivamente:

$$f(x) = a_0 + x(a_1 + a_2x + a_3x^2 + a_4x^3)$$
  

$$f(x) = a_0 + x(a_1 + x[a_2 + a_3x + a_4x^2])$$
  

$$f(x) = a_0 + x(a_1 + x[a_2 + x\{a_3 + a_4x\}])$$

Los valores de los coeficientes son los siguientes:

$$a_0 = 1,1423$$
  $a_1 = -0,9867$   $a_2 = 0,4312$   $a_3 = 0,1824$   $a_4 = -0,1101$ 

Los puertos del circuito son los siguientes:

- Clk (entrada, 1 bit): reloj, activo por flanco de subida
- Reset (entrada, 1 bit): inicialización asíncrona, activo por nivel alto
- Enaln (entrada, 1 bit): un nivel alto indica que hay un nuevo dato a procesar en la entrada xData, dura un ciclo de reloj.
- xData (entrada, 10 bits con signo: entrada de datos
- EnaOut (salida, 1 bit): un nivel alto indica que hay un resultado nuevo en la salida, dura un ciclo de reloj.
- yData (salida, 16 bits con signo): salida de datos

Como requisitos para la implementación, se desea (por orden de importancia):

- 1. Tanto la entrada como la salida de datos del circuito debe quedar registrada.
  - 2. Que el circuito funcione a la máxima frecuencia de reloj posible.
  - 3. La latencia entre el dato de entrada y el de salida debe ser la menor posible.

#### Se pide:

- 1. Transformar los coeficientes de la ecuación de modo que el algoritmo se pueda implementar usando operandos de 10 bits con signo.
- 2. Enumerar las operaciones del algoritmo, en el orden en que deban realizarse.
- 3. Razonar el tipo de arquitectura a utilizar, en función de los requisitos. El operador mínimo a utilizar es el MAC (*multiplication and addition*).
- 4. Dibuje un esquemático de la ruta de datos del circuito a implementar, especificando el número de bits de cada señal.
- 5. Escriba el código VHDL que describe la ruta de datos. Sólo es necesario escribir la arquitectura, incluyendo la declaración de las señales necesarias.
- 6. Dibuje el diagrama de estados de la máquina de estados necesaria para controlar la ruta de datos. ¿Cuántos ciclos de reloj necesita cada cálculo del polinomio?

# **uc3m** Universidad Carlos III de Madrid Departamento de Tecnología Electrónica

### Circuitos Integrados y Microelectrónica Grados en Ingeniería en Tecnologías de Telecomunicación/Tecnologías Industriales

Examen Extraordinario. Curso 2022-2023 29 de junio de 2023

## Ejercicio 3 (1 pto., 20min.)

Se tiene un inversor IO conectado a 32 puertas.

a) Indique el retardo en conmutar y cómo se puede reducir dicho retardo si disponemos de todos los inversores que necesitemos. Dibuje el árbol de inversores resultante. Indique el retardo conseguido y el número de inversores utilizados.

Se conecta este inversor IO también a un pin de salida con una capacidad equivalente de 1050 puertas elementales.

- b) Indique el retardo de IO en función del retraso estándar de un inversor (tpi)
- c) Queremos reducir el retardo de IO a un valor óptimo, sin restricciones de área. Indique el número de inversores de tamaño creciente necesarios, el retardo obtenido y el área incrementada.
- d) Si en vez de la solución óptima, utiliza tres inversores de tamaño creciente (w, 3w, 9w) indique el retardo obtenido y el área incrementada.

	Retardo	Incremento de área
Inicial		-
W, 3W, 9W		
Solución óptima		

Nota: la solución debe incluir una tabla como esta.

## Ejercicio 4 (3,5 ptos., 50min.)

Del siguiente layout, conteste a las siguientes preguntas:

- a) Esquema del circuito a nivel de transistores
- b) Indique el estado de todos los transistores para los valores de las entradas CBA="110" y CBA="001"
- c) Determine la funcionalidad del circuito, mediante sus funciones lógicas o un esquema de puertas.
- d) Corte transversal del circuito por la sección X-Y.





### Circuitos Integrados y Microelectrónica Grados en Ingeniería en Tecnologías de Telecomunicación/Tecnologías Industriales

Examen Extraordinario. Curso 2022-2023 29 de julio de 2023

