

GEBZE TEKNİK ÜNİVERSİTESİ ELEKTRONİK MÜHENDİSLİĞİ

ELM235 LOJİK DEVRE TASARIM LABORATUVARI

LAB 0x7 Deney Raporu Komut Parçalama ve Hafıza

Hazırlayanlar

1) 1801022022 – Alperen Karataş 2) 1801022091 – Ogün Uygar Yıldırım

1. Giriş

Bu deney kapsamında verilen 32 bitlik bir komutu istenilen şekilde parçalamak, hafıza oluşturup veri okumak ve tasarlanan devreleri gerçekleyip test edebilmek problemleri üzerinde durulmuştur.

2. Problemler

2.1. Problem I – Komut Ayırıcı


2.1.1. Teorik Araştırma

Bu problemde 32 bitlik bir komutu parçalayabilmek adına decode encoding üzerinde bilgi sahibi olunmuştur.

2.1.2. Deneyin Yapılışı

Bu problemde 32 bitlik bir komutun, dört farklı operasyon tipine göre, her tip kendi içinde bağımsız olmak üzere farklı şekillerde parçalanması yapılmıştır. Uygun if else komutları kullanılarak beş farklı if - else if - else kondisyonu altında parçalama işlemi gerçekleştirilmiştir. Her kondisyonda kullanılmayan portlar veya o portların boşta kalan bitleri latch oluşumunu engellemek adına 0'a atanmıştır. Ayrıca fmax değerinin Quartus Prime programında hesaplanamaması ihtimali de göz önünde bulundurularak devrenin bütün giriş ve çıkış portlarına register eklenmiştir.

Verilen isterlere uygun komut parçalaması yapıldıktan sonra, simülasyon ekranında sonuçları kontrol edebilmek adına yazılan testbench kodu ile test edilen devre karşımıza Şekil 1'deki simülasyon sonuçlarını çıkarmıştır.




Şekil 1. Simülasyon çıktısı


Örnek olarak incelendiğinde, testbench dosyasından gönderilen 32'b010101001010010111110000000001 komutu, R tipi operasyon koduna uygun olarak bakılıp gerekli parçalama yapıldığında; aluop, rs1, rs2, rd, imm ve hata sinyallerinin olması gerektiği gibi sonuç verdiği görülmektedir.

aluop = 0111rs1 = 00100rs2 = 01000rd = 11000imm = 32'b0 hata = 0

Simülasyon ekranındaki sonuçlar gelmeden önce ilk başta oluşan unkown-state durumunu, devrenin giriş çıkışlarına register bağlanması durumundan dolayı gelen sinyalin çok kısa süreli gecikmesine bağlayabiliriz.




Şekil 2. Utilization Report (1)




Şekil 3. Utilization Report (2)

Şekil 2 ve Şekil 3'de görüldüğü üzere devrede 47 adet "Combinational ALUT", 78 adet lojik register saptanmıştır. Devrenin 157 adet pini vardır.



Şekil 4. Fmax tablosu

Şekil 4' te görüldüğü gibi devrenin max çalışma frekansı 357.02 MHz'dir.



Şekil 5. RTL şeması

Şekil 5'te devrenin RTL şeması görülmektedir. (Şemanın sol üstünde gözüken reset sinyali bu problemde herhangi bir kullanıma gerek duyulmadığı için boşta kalmıştır.)

2.1.3. Sonuçların Yorumu

Bu problemde tasarlanması istenen komut ayırıcı devresi, 32 bitlik bir komutun belirlenen kondisyonlara ve verilen isterlere uygun olarak parçalanmasından oluşmaktadır. Bu parçalama sonunda, devrede verilen çıkışların bitlerine, komutun belirlenen operasyon tipine uygun olarak her bir bit aralığı için ayrı ayrı ataması yapıldı. Kondisyonları ayırabilmek için basit bir mantıkla if - else if – else blokları oluşturuldu. Yapılan parçalama ve atama işlemleri sonucunda beklenilen sonuçları simülasyon ekranında görebildik. Bu problemde, bize verilen herhangi bir bit sayısında komutun, (bu problem özelinde 32 bit) isterlere uygun olarak parçalanabileceğini, ayrıca bu işlemin simülasyon ekranında da görülebileceğini anlamaktayız.


2.2. Problem II - Hafıza oluşturma ve okuma

2.2.1. Teorik Araştırma


Deneye başlamadan önce SystemVerilog dilinde hafıza oluşturma ve bu hafızadan data okuma hakkında araştırmalar yapılmış ve gereken bilgilere sahip olunmuştur.

2.2.2. Deneyin Yapılışı


Bu deneyde öncelikle okuma işlemi yapılacak olan hafıza oluşturulmuştur ve sonrasında belirli adreslere göre veriler çekilip hafızadan okuma işlemi tamamlanmıştır. Örneğin hafızada bulunan rs1_reg'in tuttuğu değerin ataması rs1_data_reg portuna, rs2_reg'in tuttuğu değerin ataması rs2_data_reg portuna yapılmıştır. Önceden oluşturulan .mem dosyası içerisindeki veriler hafızada depolanmıştır ve registerların bu verileri belirtilen iki portun arasına aktarmasıyla okuma sağlanmıştır.



Şekil 6. Simülasyon çıktısı




Şekil 7. Utilization Report (1)




Şekil 8. Utilization Report (2)

Şekil 7 ve Şekil 8'de görüldüğü üzere devrede 1467 adet "Combinational ALUT", 1103 adet lojik register ve 114 adet pin görülmüştür.



Şekil 9. Fmax değeri

Şekil 9'ten anlaşılacağı üzere devrenin maksimum çalışma frekansının 169.46 MHz olduğu görülmektedir.



Şekil 10. RTL şeması

Şekil 10'da hafıza devresinin RTL şeması görülmektedir.

2.2.3. Sonuçların Yorumu

Deneyde hafıza oluşturulup ve bu hafızadan veri okunması işlemi yapılmıştır. Şekil 6'da görüldüğü üzere rs1_data ve rs2_data çıkışları binary olarak ekranda göstermiştir. Yazılan kod .mem dosyasındaki verilerle karşılaştırılarak kontrol edilmiştir ve dosyalar içindeki verilere ulaşılmıştır. Devrenin tasarımı şekil 10'da gösterilmiştir ve gerçeğe yakın bir tasarım elde edilmiştir.


2.3. Problem III – Modül Birleştirme

2.3.1. Teorik Araştırma

Bu problemde 2 farklı modülü birleştirip devre tasarımı yapmak hakkında önceki deneylerden de elde edilen bilgiler kullanılarak gerekli araştırmalar yapılmıştır.

2.3.2. Deneyin Yapılışı

Bu problemde, önceki problemlerde tasarlanan komut parçalayıcı devresi ve hafıza oluşturup okuyan devreler çağırılıp gerekli bağlantılar yapılarak tek bir devre tasarlanmıştır. Ayrıca bu problemde önceki problemlerde oluşturulan rs1_data ve rs2_data değerlerine, bir önceki problemde oluşturulan devrede hafızada yer tutan rs1 ve rs2 girişlerinin tuttuğu değerler atanmıştır. İki devre arası bağlantıyı oluşturmak için, belirtilen ve bağlanması istenen portlar birbirleriyle bağlanarak ara kablolar oluşturulmuştur ve devre tek bir modüle indirgenmiştir.



Şekil 11. Simülasyon çıktısı


Analysis & Synthesis Resource Utilization by Entity											
< <filter>></filter>											
	Compilation Hierarchy Node	Combinational ALUTs	Dedicated Logic Registers	Memory Bits	UFM Blocks	DSP Elements	DSP 9x9	DSP 18x18			
1	✓ lab7_g17_p3	1522 (55)	1103 (0)	0	0	0	0	0			
1	lab7_g17_p2:uut0	1467 (1467)	1103 (1103)	0	0	0	0	0			

Şekil 12.Utilization Report (1)

Pins	Virtual Pins	ADC blocks	Full Hierarchy Name	Entity Name	Library Name
190	0	0	lab7_g17_p3	lab7_g17_p3	work
0	0	0	lab7_g1717_p2:uut0	lab7_g17_p2	work


Şekil 13. Utilization Report (2)

Şekil 12 ve Şekil 13'de görüldüğü üzere devrede 1522 adet "Combinational ALUT" saptanmıştır. Devrenin 175 adet pini vardır.



Şekil 14. Fmax tablosu

Şekil 14'ten anlaşılacağı üzere devrenin maksimum çalışma frekansının 164.26 MHz olduğu görülmektedir.



Şekil 15. RTL şeması

Şekil 15'te devrenin RTL şeması görülmektedir.

2.3.3. Sonuçların Yorumu

Bu problemde, tasarlanması istenen devre iki farklı tasarımdan oluşmaktadır. Problem 1 devresinde girilen komut belirli parçalara ayrılmıştır, Problem 2 devresinde ise hafızadan okuma gerçekleşmiştir. Bu deneyde girilen komut öncelikle ayrılıp sonrasında okunmuştur ve ekrana bastırılmıştır. Basit bir devre bağlama işleminin haricinde, bu problemde ayrıca rs1_data ve rs2_data portlarına bir önceki problemde rs1 ve rs2'nin tuttuğu değerler atanması görülmüş oldu.

Modülün ALU devresi ile birleştirilmesi

ALU devresi ile birleştirilme işlemi, modül içersinde ALU devresini "instatiate" etme işlemi ile gerçekleşebilir. Gönderilen 32 bitlik komut, operasyon tipine göre parçalanıp gerekli atamalar yapılabilir, yine aynı şekilde operasyon tipine göre de ALU devresinde belirtilen atamalar ve eşitlikler sağlanabilir; istenen işlemler gerçekleştirilebilir. Hafızada tutulan rs1 ve rs2 değerleri de rs1_data ve rs2_data portlarına aktarılabilir. Bu işlemleri devre şemasında görmek için ise, Quartus Prime programında proje açılarak problem 3 dosyası projeye dahil edildikten sonra problem 3 için oluşturulan modülün içerisinde çağırılan hafıza ve ALU devresi, aynı şekilde proje dosyalarına dahil edilir. Kodu compile ettikten sonra Tools → Netlist Viewer → RTL Viewer işlemleri sırasıyla uygulanarak devrenin RTL şemasına ulaşılır.

3. Sonuçlar ve Genel Yorumlar

Bu laboratuvar çalışmasında, istenilen bir sorunun çözümüne ulaşmak için öncelikle problemler hakkında bilgi sahibi olup, sonrasında bunun koda aktarımı tam anlamıyla anlaşılmıştır.

Problemlerde bizden istenilenler, adım adım anlaşılıp sırasıyla kodlanmıştır. İstenilen problemlerde 2 farklı devre tasarlanıp son olarak birbiriyle birleştirilip çalışması istenmiştir. Komut ayırıcı devreyi tasarlama, if-else komutlarıyla kolayca tasarlanabilirken, hafıza okuma devresi de gerekli örnekler incelenip tasarlanabildi. Problem 3'ü tasarlarken, başta bazı bağlantıları tasarlayamadık ve sonuca ulaşamadık lakin gerekli çabalar ve uğraşılar sonucunda sonuca ulaşabildik.

Genel anlamda, deney eğitici ve öğretici olmuştur. Bu deney tecrübemizi daha da arttırmıştır.

4. Referanslar

- [1] Ders slaytları
- [2] Harris and D.Harris, Digital Design and Computer Architecture: ARM Edition, 1st edition. Morgan Kaufmann, 2015
 - [3] https://github.com/fcayci/sv-digital-design/blob/master/misc/reg_image.mem

KODLAR

```
/*lab7_g17_p1.sv
*Hazırlayanlar:
* Alperen Karataş - Ogün Uygar Yıldırım
* ELM235 2020 Bahar Lab7 - Problem 1
* Komut ayırıcı
*/
module lab7_g17_p1 (
input logic clk, reset,
input logic [31:0] komut,
output logic [6:0] opcode,
output logic [3:0] aluop,
output logic [4:0] rs1,
output logic [4:0] rs2,
output logic [31:0] rs1_data,
output logic [31:0] rs2_data,
output logic [4:0] rd,
output logic [31:0] imm,
output logic hata
);
logic [31:0] komut_reg;
logic [6:0] opcode_reg;
logic [3:0] aluop_reg;
logic [4:0] rs1_reg;
logic [4:0] rs2_reg;
logic [31:0] rs1 data reg;
logic [31:0] rs2_data_reg;
logic [4:0] rd_reg;
logic [31:0] imm_reg;
logic hata_reg;
always_ff @(posedge clk)
    begin
        komut_reg <= komut;</pre>
        opcode <= opcode_reg;</pre>
        aluop <= aluop_reg;</pre>
        rs1 <= rs1_reg;
        rs2 <= rs2_reg;
        rs1_data <= rs1_data_reg;
        rs2_data <= rs2_data_reg;
        rd <= rd_reg;
        imm <= imm_reg;</pre>
        hata <= hata_reg;</pre>
    end
```

```
assign opcode_reg = komut_reg[6:0];
always @(*)
begin
    if(komut_reg[6:0] == 7'b0000001)
        rs1 reg = komut reg[19:15];
        rs2_reg = komut_reg[24:20];
        rd_reg = komut_reg[11:7];
        aluop_reg[3] = komut_reg[30]; aluop_reg[2:0] = komut_reg[14:12];
        aluop_reg[3] = 1'b0;
            imm_reg = 32'd0;
        hata_reg = 1'b0;
        rs1_data_reg=32'b0;
        rs2_data_reg=32'b0;
    end
    else if(komut reg[6:0] == 7'b0000011)
    begin
        rs1_reg = komut_reg[19:15];
        rd_reg = komut_reg[11:7];
        aluop_reg[2:0] = komut_reg[14:12]; aluop_reg[3] = 1'b0;
        imm_reg[11:0] = komut_reg[31:20];
        imm_reg[31:12] = 20'b0;
        hata reg = 1'b0;
        rs2\_reg = 5'b00000;
        rs1_data_reg=32'b0;
        rs2_data_reg=32'b0;
    end
    else if(komut_reg[6:0] == 7'b0000111)
    begin
        rd_reg = komut_reg[11:7];
        imm reg[19:0] = komut reg[31:12];
        hata_reg = 1'b0;
        rs1_reg = 5'b00000;
        rs2\_reg = 5'b00000;
        aluop reg = 4'b0000;
        rs1_data_reg=32'b0;
        rs2_data_reg=32'b0;
    end
```

```
else if(komut_reg[6:0] == 7'b0001111)
    begin
        rs1_reg = komut_reg[19:15];
        rs2_reg = komut_reg[24:20];
        aluop_reg[2:0] = komut_reg[14:12]; aluop_reg[3] = 1'b0;
        imm_reg[12:6] = komut_reg[31:25]; imm_reg[5:1] =
komut_reg[11:7];
        imm_reg[1] = 1'b0;
        imm_reg[19:13] = 7'b0; imm_reg[0] = 1'b0;
        hata_reg = 1'b0;
        rd_reg = 5'b00000;
        rs1_data_reg=32'b0;
        rs2_data_reg=32'b0;
    end
    else
    begin
    hata_reg = 1;
    rs1 reg = 5'b0;
    rs2\_reg = 5'b0;
    rd_reg = 5'b0;
    aluop_reg = 4'b0;
    imm_reg = 32'b0;
    rs1_data_reg = 32'b0;
    rs2_data_reg = 32'b0;
    end
end
endmodule
```

```
/*tb_lab7_g17_p1.sv
*Hazırlayanlar:
* Alperen Karataş - Ogün Uygar Yıldırım
* ELM235 2020 Bahar Lab7 - Problem 1
* Komut ayırıcı testbench
*/
`timescale 1ns/1ps
module tb_lab7_g17_p1();
logic clk,reset;
logic [31:0] komut;
logic [6:0] opcode;
logic [3:0] aluop;
logic [4:0] rs1;
logic [4:0] rs2;
logic [4:0] rd;
logic [31:0] imm;
logic hata;
lab7_g17_p1 uut0 (.clk(clk), .reset(reset), .komut(komut),
.opcode(opcode), .aluop(aluop), .rs1(rs1), .rs2(rs2), .rd(rd),
.imm(imm), .hata(hata));
always begin
clk=0; #10;
clk=1; #10;
end
initial begin
reset=1; #10;
reset=0;
end
initial begin
komut = 32'b01010100101000100111110000000001; #100 // R
komut = 32'b0101010001000101010101010000011; #100 // I
komut = 32'b01010001000100010111000000000111; #100 // U
komut = 32'b1010010001000100010110000001111; #100 // B
komut = 32'b0100100100100010010010000000101; #100 // diger kosullar
#1000;
 $stop;
end
endmodule
```

```
/*lab7_g17_p2.sv
*Hazırlayanlar:
* Alperen Karataş - Ogün Uygar Yıldırım
* ELM235 2020 Bahar Lab7 - Problem 2
* Hafıza oluşturma ve okuma
*/
module lab7_g17_p2 (
 input logic clk, reset,
 input logic we,
 input logic [4:0] waddr,
 input logic [31:0] wbdata,
 input logic [4:0] rs1,
 input logic [4:0]rs2,
 output logic [31:0] rs1_data,
 output logic [31:0] rs2_data
);
      logic [31:0]mem[0:31];
      logic we_reg;
      logic [4:0] waddr reg;
      logic [31:0] wbdata_reg;
      logic [4:0] rs1_reg;
      logic [4:0] rs2_reg;
      logic [31:0] rs1_data_reg;
      logic [31:0] rs2_data_reg;
initial begin
$readmemh("a.txt",mem);
$readmemh("b.txt",mem);
 end
always_comb
begin
  rs1_data_reg=mem[rs1_reg];
  rs2_data_reg=mem[rs2_reg];
end
always_ff @(posedge clk)
begin
 if (we) begin mem[waddr_reg] <= wbdata; end</pre>
 we_reg <= we;
 waddr_reg<= waddr;</pre>
 wbdata_reg<=wbdata;</pre>
 rs1_reg<=rs1;
 rs2 reg<=rs2;
 rs1 data<=rs1 data reg;
 rs2_data<=rs2_data_reg;</pre>
 end
endmodule
```

```
/*tb_lab7_g17_p2.sv
*Hazırlayanlar:
* Alperen Karataş - Ogün Uygar Yıldırım
* ELM235 2020 Bahar Lab7 - Problem 2
* Hafiza oluşturma ve okuma testbench
*/
`timescale 1ns/1ps
module lab7_g17_p2 (
  input logic clk, reset,
  input logic we,
  input logic [4:0] waddr,
  input logic [31:0] wbdata,
  input logic [4:0] rs1,
  input logic [4:0]rs2,
  output logic [31:0] rs1_data,
  output logic [31:0] rs2_data
);
      logic [31:0]mem[0:31];
      logic we_reg;
      logic [4:0] waddr_reg;
      logic [31:0] wbdata_reg;
      logic [4:0] rs1_reg;
      logic [4:0] rs2_reg;
      logic [31:0] rs1_data_reg;
      logic [31:0] rs2_data_reg;
initial begin
$readmemh("reg_image.mem",mem);
end
always_comb
begin
  rs1_data_reg=mem[rs1_reg];
  rs2_data_reg=mem[rs2_reg];
end
always_ff @(posedge clk)
 if (we) begin mem[waddr_reg] <= wbdata; end</pre>
 we_reg <= we;
 waddr_reg<= waddr;</pre>
 wbdata reg<=wbdata;
 rs1_reg<=rs1;
 rs2_reg<=rs2;
 rs1_data<=rs1_data_reg;
 rs2_data<=rs2_data_reg;
end
endmodule
```

```
/*lab7_g17_p3.sv
*Hazırlayanlar:
* Alperen Karataş - Ogün Uygar Yıldırım
* ELM235 2020 Bahar Lab7 - Problem 3
* Modül birleştirme
*/
module lab7_g17_p3 (
input logic clk, reset,
input logic we,
input logic [31:0] rd_data,
input logic [31:0] komut,
output logic [6:0] opcode,
output logic [3:0] aluop,
output logic [4:0] rs1,
output logic [4:0] rs2,
output logic [31:0] rs1_data,
output logic [31:0] rs2_data,
output logic [4:0] rd,
output logic [31:0] imm,
output logic hata
);
lab7_g17_p2 uut0 (
.clk(clk),
.reset(reset),
.rs1_data(rs1_data),
.rs2_data(rs2_data),
.rs1(rs1),
.rs2(rs2),
.we(we),
.wbdata(rd data),
.waddr(rd)
);
assign opcode = komut[6:0];
always @(*)
begin
    if(komut[6:0] == 7'b0000001)
    begin
        rs1 = komut[19:15];
        rs2 = komut[24:20];
        rd = komut[11:7];
        aluop[3] = komut[30]; aluop[2:0] = komut[14:12];
        aluop[3] = 1'b0;
            imm = 32'd0;
        hata = 1'b0;
        /*rs1_data=32'b0;
        rs2_data=32'b0;*/
    end
```

```
else if(komut[6:0] == 7'b0000011)
    begin
        rs1 = komut[19:15];
        rd = komut[11:7];
        aluop[2:0] = komut[14:12]; aluop[3] = 1'b0;
        imm[11:0] = komut[31:20];
        imm[31:12] = 20'b0;
        hata = 1'b0;
        rs2 = 5'b000000;
        /*rs1 data=32'b0;
        rs2_data=32'b0;*/
    end
    else if(komut[6:0] == 7'b0000111)
    begin
        rd = komut[11:7];
        imm[19:0] = komut[31:12];
        hata = 1'b0;
        rs1 = 5'b00000;
        rs2 = 5'b000000;
        aluop = 4'b0000;
        /*rs1_data=32'b0;
        rs2_data=32'b0;*/
    end
    else if(komut[6:0] == 7'b0001111)
    begin
        rs1 = komut[19:15];
        rs2 = komut[24:20];
        aluop[2:0] = komut[14:12]; aluop[3] = 1'b0;
        imm[12:6] = komut[31:25]; imm[5:1] = komut[11:7];
        imm[1] = 1'b0;
        imm[19:13] = 7'b0; imm[0] = 1'b0;
        hata = 1'b0;
        rd = 5'b00000;
        /*rs1 data=32'b0;
        rs2 data=32'b0;*/
    end
    else begin
    hata = 1;
    rs1 = 5'b0;
    rs2 = 5'b0;
    rd = 5'b0;
    aluop = 4'b0;
    imm = 32'b0;
    /*rs1_data = 32'b0;
    rs2_data = 32'b0;*/
    end
end
endmodule
```

```
/*tb_lab6_g17_p3.sv
                                       initial begin
                                       reset=1; #10;
*Hazırlayanlar:
                                       reset=0;
                                       end
* Alperen Karataş - Ogün Uygar
Yıldırım
                                       initial begin
                                       komut =
* ELM235 2020 Bahar Lab7 - Problem 3
                                       32'b01010100101000100111110000000001;
* Modül birlestirme testbench
                                       komut =
*/
                                       32'b01010100010001010101011010000011;
                                       #100
`timescale 1ns/1ps
                                       komut =
module tb_lab7_g17_p3();
                                       32'b010100010001000101011000000000111;
logic clk,reset;
                                       #100
logic we;
                                       komut =
logic [31:0] rd_data;
                                       32'b10100100010000100010110000001111;
logic [31:0] komut;
                                       #100
logic [6:0] opcode;
                                       komut =
logic [3:0] aluop;
                                       32'b01001001001000100100100000000101;
logic [4:0] rs1;
logic [4:0] rs2;
                                       we = 1'b1;
logic [31:0] rs1_data;
logic [31:0] rs2_data;
                                       #1000;
logic [4:0] rd;
                                        $stop;
logic [31:0] imm;
                                       end
logic hata;
                                       endmodule
lab7_g17_p3_uut0(
.clk(clk),
.reset(reset),
.we(we),
.komut(komut),
.opcode(opcode),
.aluop(aluop),
.rs1(rs1),
.rs2(rs2),
.rs1_data(rs1_data),
.rs2_data(rs2_data),
.rd(rd),
.rd_data(rd_data),
.imm(imm),
.hata(hata)
);
always begin
clk=0; #10;
clk=1; #10;
end
```