

# GEBZE TEKNİK ÜNİVERSİTESİ ELEKTRONİK MÜHENDİSLİĞİ

## ELM235 LOJİK DEVRE TASARIM LABORATUVARI

LAB 0x2 Deney Raporu

Birleşimli Mantık Devreleri ve Çözücüler

Hazırlayanlar

1) 1801022022 – Alperen Karataş

2) 1801022091 – Ogün Uygar Yıldırım

#### 1. Giriş

Bu deneyde 7-segment display(7BE) üzerinde çalışılmıştır. Devre çizimi ile decoder tasarımı yapılmıştır.

#### 2. Problemler

#### 2.1. Problem I – Çözücü Tasarımı

#### 2.1.1. Teorik Araştırma

Bu deneyde 7 segmente sahip bu ledlere bağlı 7 tane de giriş bulunmaktadır. Her bir girişe lojik 1 gönderilmesi durumunda LEDin kendi bölmesi yanmaktadır..

#### 2.1.2. Deneyin Yapılışı

<b>X3</b>	<b>X2</b>	X1	X0	A	В	C	D	E	F	G
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	X	X	X	X	X	X	X
0	0	1	0	1	0	0	1	1	1	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	X	X	X	X	X	X	X
0	1	0	1	0	0	0	1	1	1	0
0	1	1	0	X	X	X	X	X	X	X
0	1	1	1	X	X	X	X	X	X	X
1	0	0	0	X	X	X	X	X	X	X
1	0	0	1	X	X	X	X	X	X	X
1	0	1	0	X	X	X	X	X	X	X
1	0	1	1	X	X	X	X	X	X	X
1	1	0	0	1	0	0	1	1	1	0
1	1	0	1	1	1	0	1	1	0	1
1	1	1	0	1	0	1	1	0	1	1
1	1	1	1	X	X	X	X	X	X	X

Şekil 1. Doğruluk Tablosu (Truth Table)

Ödevde verilen tabloya göre yukarıda belirtilen doğruluk tablosu çıkartılmıştır. Tablodan anlaşıldığı üzere devrede 4 adet input pini ve 7 adet output pini vardır. Kullanılmayan giriş kombinasyonları için don't care kullanılmıştır.

Şekil 1'den çıkarılan sonuca göre NOT,AND ve OR kapıları kullanılmasına karar verilmiştir. Uygun devre rahatlıkla çizilmiştir. Gerekli pinler seçilerek devrenin fonksiyonel simülasyonları gerçeklenmiştir. Girişlere bütün olası kombinasyonlar uygulanmış olup çıkış sinyalleri gözlemlenmiştir.

## K-Map Çıktıları:



x1x0/x3x2	00	01	11	10
00	0	X	1	X
01	X	0	1	X
11	1	X	X	X
10	1	X	1	X

Şekil 2. A için K-Map

Boolean Denklemi: x1+x3

x1x0/x3x2	00	01	11	10
00	0	X	0	X
01	X	0	1	X
11	1	X	X	X
10	0	X	0	X

Şekil 3. B için K-Map

Boolean Denklemi: x0x1+x3x0

x1x0/x3x2	00	01	11	10
00	0	X	0	X
01	X	0	0	X
11	1	X	X	X
10	0	X	1	X

Şekil 3. C için K-Map

Boolean Denklemi: x1x0+x2x1

x1x0/x3x2	00	01	11	10
00	0	X	1	X
01	X	1	1	X
11	1	X	X	X
10	1	X	1	X

Şekil 4. D için K-Map

Boolean Denklemi: x2+x1

x1x0/x3x2	00	01	11	10
00	0	X	1	X
01	X	1	1	X
11	0	X	X	X
10	1	X	0	X

Şekil 5. E için K-Map

Boolean Denklemi: x2x1'+x2'x1x0'

x1x0/x3x2	00	01	11	10
00	0	X	1	X
01	X	1	0	X
11	0	X	X	X
10	1	X	1	X

Şekil 6. F için K-Map


Boolean Denklemi: x3'x2+x1x0'+x2x0'

x1x0/x3x2	00	01	11	10
00	1	X	0	X
01	X	0	1	X
11	1	X	X	X
10	1	X	1	X

Şekil 7. G için K-Map

Boolean Denklemi: x1+x2'+x3x0


Yapılan deney sonucunda toplamda 21 adet (NOT kapısı dahil) devre elemanı kullanılmıştır.



Şekil 8. Pin atamaları yapılmış bir lojik devrenin şematik görüntüsü.

Proje oluşturulduktan sonra yeni bir şematik dosyası oluşturulmuş ve gerekli devre elemanları ile istenilen devre oluşturulup bağlantıları yapılmıştır. Pin atamaları yapılmış bir lojik devrenin şematiği Şekil 8'deki gibi görülmektedir.


## a) RTL Devre Şeması



Şekil 9. Lojik devrenin RTL devre şeması.

Bu seçenek ile lojik devrenin RTL (register transfer level) şematiğini görüntülenebilir.


#### b) Eşleştirme Ardı Teknoloji Şeması



Şekil 10. Lojik devrenin eşleştirme ardı teknoloji şeması.

Bu seçenek netlistte sentez sonrası düğümlerin bulunmasını sağlar ve sonrasında optimize etmek için atamalar yapılmasına olanak verir.

### c) Analiz ve Sentez Özeti



Sekil 11. Analiz ve Sentez Özeti

Yukarıdaki özette görüldüğü üzere analiz ve sentez başarıyla gerçekleşmiştir ve devrenin gerçeklenebilmesi için 8 lojik eleman ve 11 pin gerekmektedir.

## d) Analiz ve Sentez Kaynak Kullanım Özeti

Ana	Analysis & Synthesis Resource Usage Summary					
<b>Q</b> <	<filter>&gt;</filter>					
	Resource	Usage				
1	Estimated Total logic elements	7				
2						
3	Total combinational functions	7				
4	✓ Logic element usage by number of LUT inputs					
1	4 input functions	2				
2	3 input functions	3				
3	<=2 input functions	2				
5						
6	✓ Logic elements by mode					
1	normal mode	7				
2	arithmetic mode	0				
7						
8	▼ Total registers	0				
1	Dedicated logic registers	0				
2	I/O registers	0				
9						
10	I/O pins	11				
11						
12	Embedded Multiplier 9-bit elements	0				
13						
14	Maximum fan-out node	CC~input				
15	Maximum fan-out	7				
16	Total fan-out	39				
17	Average fan-out	1.34				


Şekil 11. Analiz ve Sentez Kaynak Kullanım Özeti

Şekil 11'de görüldüğü gibi devrede 7 lojik eleman, 4'ü input 7'si output pini olmak üzere 11 adet pin kullanılmıştır. Lojik eleman normal moddadır. Maksimum çıkış yelpazesi sayısı 7,toplam çıkış yelpazesi sayısı 39'dır. Ortalama çıkış yelpaze sayısı ise 1.34'dır.


#### e) Simulasyon

Simulation Waveform Editor açıldıktan sonra devredeki pinler simulasyon arayüzüne eklenmiştir. Devreye uygun pinler Assignment Editor kısmında seçildikten sonra tabloya uygun kombinasyonlar seçilerek simülasyon gerçeklenmiştir.

#### 1) Fonksiyonel Benzetim



Şekil 12. Fonksiyonel benzetim sonuç ekranı.



Şekil 13. Bir diğer fonksiyonel benzetim sonuç ekranı.

Yukarıda belirtilen fonksiyonel benzetimine ait sonuçlar ile Şekil 1'de belirtilen doğruluk tablosundaki sonuçlar karşılaştırılmış; görüldüğü üzere sonuçlar bire bir sağlanmıştır.

#### 2.1.3. Sonuçların Yorumu

Bu deneyde 7-segment displayin işleyişine göre doğruluk tablosu çıkarılmasının mantığını kavramakta zorlandık ama gerekli araştırmalar sonucunda bu problemi aştık. Tabloya göre K-map'lerin çıkarılması kolaydı ancak hataya çok açık bir işlem olduğundan fazlasıyla vaktimizi aldı. Dolayısıyla bu problemin üzerinde birkaç defa tekrarda bulunduk.

K-map sorunu çözüldükten sonra devre çizimi aşamasına, sonrasında da fonksiyonel benzetime geçtik. Bu aşamalara önceki deneylerden aşina olduğumuz için kolaylıkla üstesinden geldik.

#### 3. Sonuçlar ve Genel Yorumlar

Bu deneyde doğruluk tablosunu çıkarmak nispeten zordu Bu tabloyu çıkarmakta herhangi bir fikir ayrılığı olmadı; lakin K-map'ler hataya açık olduğundan bunları çıkarırken bazı fikir ayrılıklarına düştük. Sonrasında gerek grup içi, gerek bireysel araştırmalar sonucunda problemlerin üstesinden geldik. Devre çizimi aşamasında bireysel olarak iki farklı bilgisayarda yapılan farklı çizimlerde birtakım hatalar tespit ettik. Nihayetinde doğru olan devre şemasını Şekil 8'de görüldüğü gibi ekledik. Fonksiyonel benzetim aşamasında da doğruluk tablosunun simülasyon ekranına farklı aktarılması sonucu farklı ama doğru sonuçlar elde ettik. Bahsedilen iki farklı fonksiyonel benzetim şeması Şekil 12 ve Şekil 13'te belirtilmiştir.

#### 4. Referanslar

- **1-**Harris and D.Harris, Digital Design and Computer Architecture: ARM Edition, 1st edition. Morgan Kaufmann, 2015.
  - 2- https://www.geeksforgeeks.org/bcd-to-7-segment-decoder/3-
  - **3-** https://www.101computing.net/bcd-to-7-segment-display/