

集成电路实验一

数字系统综合实验

Quartus II、Modelsim、FPGA 操作入门

报告人 第一组物理 2001 孙陶庵 202011010101 实验时间地点 2023/12/05 物电院 A116

集成电路实验一

2023年12月7日

目录

1	实验	实验原理														1								
2	实验	实验内容															1							
	2.1	实验步骤						•												 				1
	2.2	实验结果						•												 				1
	2.3	拓展实验																		 				4

1 实验原理 1

1 实验原理

2 实验内容

2.1 实验步骤

使用 Quartus II 编程,写出一份可以操控电路板上 led 灯的程序,并调控参数观察现象。

实验步骤:

- 1. 电脑创建程序写出程序
- 2. 编译, debug
- 3. 使用 Modelsim 仿真并观察波形,确认无误后将电路板接进电脑
- 4. 使用 Quartus II 将程序导入电路板

2.2 实验结果

实验中使用的代码: 1.

```
if(!rst_n)
    led <= 4'b0000;</pre>
16
    else if(cnt_1s==END_CNT_1S)
      case(led)
      4'b0001: led<=4'b1000;
      4'b0010: led<=4'b0001;
      4'b0100: led<=4'b0010;
21
      4'b1000: led<=4'b0100;
22
      default: led<=4'b0000;</pre>
23
      endcase
24
    else led <= led;
26 endmodule
```

*cnt*_1*s* 是一个 26 位的计数器,用于计算时钟信号 clk 的上升沿。在正常运行时, 计数器逐次递增,表示经过的时钟周期数。

 END_CNT_1S 是一个参数,它定义了计数器的结束标识。在这个例子中,计数器 cnt_1s 的结束标识是 END_CNT_1S ,当计数器达到这个值时,将重新计数。

always@($posedge\ clk\ or\ negedge\ rst_n$) 语句块用于处理时钟和异步复位信号。在时钟的上升沿或异步复位信号 $rst\ n$ 的下降沿触发时执行相应的逻辑。

在第一个 always 块中,计数器 cnt_1s 在每个时钟周期上升沿时递增。在异步复位信号 rst_n 的下降沿时,计数器被清零。

在第二个 always 块中,LED 状态机的逻辑被实现。当异步复位信号 rst_n 的下降沿发生时,LED 被初始化为全灭状态 (4'b0000)。在计数器 cnt_1s 达到结束标识 END_CNT_1S 时,LED 状态根据一个简单的状态机进行变化。LED 在四种状态之间循环切换,实现了一个基本的流水灯效果。

```
timescale 1ns/1ns
module tb_led;
reg clk;
reg rst_n;
```

```
wire[3:0] led;
    led led_inst(
8
         .clk (clk),
         .rst_n (rst_n),
         .led (led)
11
         );
12
13 always
    begin
14
       #10;
15
       clk=~clk;
16
    end
17
18 initial
    begin
19
      clk =1'b1;
20
      rst_n=1'b0;
21
       #50
22
      rst_n=1'b1;
23
       #40000000;
24
       $stop;
25
    end
27 endmodule
```

timescale 1ns/1ns: 这是一个时间刻度(timescale)声明,指定了时序仿真的时间单位和时间精度。

module tb_led;: 定义一个模块 tb_led, 即测试台模块。

reg clk; 和 reg *rst_n*;: 声明时钟信号 clk 和异步复位信号 *rst_n*, 这些信号 将用于测试。

wire [3:0] led;: 声明一个 4 位宽的 led 信号,用于连接被测试的 led 模块的输出。

led $led_inst(...)$; 实例化被测试的 led 模块,并连接输入输出信号。

always begin ... end: 一个无限循环的 always 块,用于模拟时钟信号 clk 的

上升沿。

#10;: 表示延迟 10 个时间单位,模拟时钟周期。clk = clk;: 在每个时钟周期的上升沿和下降沿交替改变 clk 的值。initial begin ... end: 初始块,用于在仿真开始时初始化测试环境和控制仿真流程。

clk = 1'b1;: 初始时钟信号为高电平。 $rst_n = 1$ 'b0;: 初始时,异步复位信号为低电平。#50: 等待一段时间,模拟异步复位信号的持续时间。 $rst_n = 1$ 'b1;: 将异步复位信号置为高电平,启动 LED 模块的正常操作。#400000000;: 等待足够的时间,以确保仿真足够长以捕获 LED 模块的运行情况。\$stop;: 停止仿真。这个测试台通过时钟信号和异步复位信号对 led 模块进行仿真测试,可以观察模块在仿真时的行为。

2.3 拓展实验

读懂代码,试修改代码,完成以下实验步骤。

- a. 如何改变流水灯的移动速度?
- b. 如何改变流水灯的移动方向?
- c. 如何移动两个 LED 灯?
- d. 分别用 *Key*_1、*Key*_2、*Key*_3 三个按键来控制移动频率 1Hz、2Hz 和移动方向
- e. 查看资源占有率及 RTL 视图

拓展实验结果:

a.LED 的移动速度是通过计时器 counter 和计时结束标识 *end_cnt* 来控制的。所以可以透过修改这一部分来改变移动速度

```
always @(posedge clk or negedge rst_n or negedge key_1 or negedge key_2)

if (!rst_n)

counter <= 0;

end_cnt <= END_CNT_1S; // 初始设置为1秒的计时结束标识

else if (!key_1) // 按下后周期变为1S

end_cnt <= END_CNT_1S;
```

```
else if (!key_2) // 按下后周期变为2S

end_cnt <= END_CNT_2S;

else if (counter == end_cnt)

counter <= 0;

else

counter <= counter + 1'b1;
```

通过按下 Key_1 ,LED 的速度将被设置为 1 秒一次,而按下 Key_2 ,LED 的速度将被设置为 2 秒一次。这是因为 end_cnt 在这里用于确定计时器何时达到结束状态,进而改变 LED 的状态。

因此,如果希望改变 LED 的移动速度,可以通过按下不同的按键来选择不同的计时结束标识。

b.LED 的移动方向是通过按键输入 *key_3* 控制的。按下 *key_3* 时,direction 寄存器会取反,从而改变 LED 的移动方向。

```
2 always @(posedge clk or negedge rst_n or negedge key_1 or negedge
     key_2 or negedge key_3)
     if (!rst_n)
     begin
         counter <= 0;</pre>
         end_cnt <= END_CNT_1S; // 初始设置为1秒的计时结束标识
         direction <= 1'b0; // 初始方向为0
      end
      else if (!key_1) // 按下后周期变为1S
9
         end_cnt <= END_CNT_1S;</pre>
      else if (!key_2) // 按下后周期变为2S
11
          end_cnt <= END_CNT_2S;</pre>
      else if (!key_3) // 按下后改变方向
13
          direction <= ~direction; // 取反方向
14
      else if (counter == end_cnt)
         counter <= 0;</pre>
16
      else
```

```
counter <= counter + 1'b1;
```

当按下 *key*_3 时,direction 的值将翻转,从而改变 LED 的移动方向。这是通过 direction <= direction; 这一语句实现的。

因此,如果希望改变 LED 的移动方向,只需按下 key_3 即可。

c. 可以尝试使用两个计时器和两个计时结束标识来分别控制两个 LED 的移动。

```
2 module dual_led (
     input wire clk,
     input wire rst_n,
     input wire key_1,
     input wire key_2,
     input wire key_3,
     output reg[3:0] led1,
     output reg[3:0] led2
10);
11
12 reg [25:0] counter1; // 1秒计数器1
13 reg [25:0] counter2; // 1秒计数器2
14 reg [25:0] end_cnt1; // 结束时间周期1
15 reg [25:0] end_cnt2;
                        // 结束时间周期2
                        // 方向1,0左1右
16 reg direction1;
                        // 方向2,0左1右
17 reg direction2;
19 parameter END_CNT_1S = 4999999; // 1秒计数结束标识
20 parameter END_CNT_2S = 9999999; // 2秒计数结束标识
22 always @(posedge clk or negedge rst_n or negedge key_1 or negedge
     key_2 or negedge key_3)
     if (!rst_n)
23
     begin
24
         counter1 <= 0;</pre>
         end_cnt1 <= END_CNT_1S;</pre>
26
```

```
direction1 <= 1'b0; // 初始方向为0
       end
28
       else if (!key_1)
           end_cnt1 <= END_CNT_1S;</pre>
       else if (!key_2)
           end_cnt1 <= END_CNT_2S;</pre>
       else if (!key_3)
33
           direction1 <= ~direction1;</pre>
34
      // Counter1 logic
36
       if (counter1 == end_cnt1)
37
           counter1 <= 0;</pre>
38
       else
39
           counter1 <= counter1 + 1'b1;</pre>
40
always @(posedge clk or negedge rst_n or negedge key_1 or negedge
      key_2 or negedge key_3)
      if (!rst_n)
      begin
44
          counter2 <= 0;</pre>
           end_cnt2 <= END_CNT_1S;</pre>
           direction2 <= 1'b0; // 初始方向为0
       end
       else if (!key_1)
           end_cnt2 <= END_CNT_1S;</pre>
       else if (!key_2)
           end_cnt2 <= END_CNT_2S;</pre>
       else if (!key_3)
53
           direction2 <= ~direction2;</pre>
54
      // Counter2 logic
56
       if (counter2 == end_cnt2)
57
           counter2 <= 0;</pre>
58
       else
59
           counter2 <= counter2 + 1'b1;</pre>
60
```

```
62 always @(posedge clk or negedge rst_n)
  begin
      if (!rst_n)
      begin
           led1 <= 4'b0001;</pre>
           led2 <= 4'b0001;</pre>
67
       end
68
      else
69
      begin
70
           // LED1 logic
           case({counter1 == end_cnt1, direction1})
               2'b10: led1 <= led1 << 1;
73
               2'b01: led1 <= led1 >> 1;
               default: led1 <= led1;</pre>
75
           endcase
           // LED2 logic
           case({counter2 == end_cnt2, direction2})
               2'b10: led2 <= led2 << 1;
               2'b01: led2 <= led2 >> 1;
               default: led2 <= led2;</pre>
           endcase
       end
85 end
87 endmodule
```

分别由两个计时器 counter1 和 counter2 控制。按键 key_3 仍然用于改变方向,而按键 key_1 和 key_2 分别用于选择 1 秒和 2 秒的计时结束标识。LED 的移动逻辑分别由两个独立的 case 语句控制。

d. Key_1 选择 1Hz 的计时结束标识和向左移动。 Key_2 选择 2Hz 的计时结束标识和向左移动。 Key_3 按下则切换移动方向。