cin.ufpe.br





Universidade Federal de Pernambuco



Memória e Hierarquia de Memória



Roteiro da Aula




- Hierarquia de Memória
- Localidade temporal e espacial
- Memória cache
 - Tipos
 - Princípio de funcionamento
- Melhorando o desempenho
 - Aumento do bloco
 - Aumento da associatividade
 - Reduzindo a penalidade
- Memória principal
 - Melhorando a taxa de transferência



Memória Vs. Armazenamento

Fichário






- O fichário representa o disco rígido, com alta capacidade de armazenamento.
- A pasta sobre a mesa representa a memória, de acesso rápido e fácil
- Mesa e usuário são a CPU
- OBS: Memória é volátil e disco não.
 - Faxineira no final do expediente







Nomenclatura Básica

- RAM = Random Acces Memory
- SRAM = Static RAM
- DRAM = Dynamic RAM •
- VRAM Video RAM

- RAM = Random Acces
 ROM = Read Only Memory
 - PROM = Programmable ROM
 - EPROM = Erasable PROM
 - EEPROM = Electrically Erasable PROM (apagamento byte a byte)
 - Flash EPROM = Fast erasable EPROM (apagamento por bloco)





Tipos Básicos de Memória Semicondutora



Tipo de Memória	Categoria	Apagamento	Escrita	Volatil idade
Random-Access Mem. (RAM)	Read- Write	Elétrico byte a byte	Elétrica	Volátil
Read-Only Mem. (ROM)	Read-	Impossível	Máscara	
Programmable ROM (PROM)	only			
Erasable PROM (EPROM)		Ultra-violeta	Elétrica	não-
Electrically EPROM (EEPROM) Flash EPROM	Read- mostly	Elétrico byte a byte Elétrico		volátil
		por bloco		



RAM Dinâmica vs. Estática



- DRAM (Dynamic Random Acess Memory)
 - -Grande capacidade de integração (baixo custo por bit)
 - Perda de informação após algum tempo: <u>Necessidade de</u> refreshing
- SRAM (Static Random Acess Memory)
 - -Pequeno tempo de acesso
 - -Não existe necessidade de refreshing
 - -Alto custo por bit (baixa integração)






Memory Technology



- Static RAM (SRAM)
 - 0.5ns 2.5ns, \$2000 \$5000 per GB
- Dynamic RAM (DRAM)
 - 50ns 70ns, \$20 \$75 per GB
- Magnetic disk
 - -5ms 20ms, \$0.20 \$2 per GB
- Memória Ideal
 - Tempo de acesso de uma SRAM
 - Capacidade e custo/GB de um disco





Evolução Tecnológica Centro de Informática



Ano	Tamanho	Tempo de Ciclo
1980	64Kb	250 ns
1983	256 Kb	220 ns
1986	1 Mb	190 ns
1989	4 Mb	165ns
1992	16Mb	145ns
1995	64Mb	120ns



2:′

	Aumento da	Aumento da velocidade
	capacidade	
SRAM	2x em 3 anos	2x em 3 anos
DRAM	4x em 3 anos	2x em 10 anos
Disco	4x em 3 anos	2x em 10 anos





Memória Principal


"640K ought to be enough for anybody."

Bill Gates, 1981







Comparação da Performance da Mem. Principal e CPU

















- Bloco (ou linha): unidade de cópia
 - Pode ser uma ou múltiplas palavras
- Se dado está presente no nível superior (mais perto da CPU)
 - Hit:
 - Hit ratio: nr. hits/nr. acessos
- Se dado está ausente
 - Miss: bloco copiado do nível inferior
 - Tempo de acesso: miss penalty
 - Miss ratio: misses/acessos
 = 1 hit ratio
 - Então acessa dado do nível superior






Size of the memory at each level





Motivação para hierarquia

- Principio da localidade + Relação custo/desempenho das tecnologias
- Alto desempenho da CPU





Princípio da Localidade

Localidade Temporal


 Num futuro próximo, o programa irá referenciar as instruções e dados referenciados recentemente

Localidade Espacial

–Num futuro próximo, o programa irá referenciar as instruções e dados que tenham endereços próximos das últimas referências.



Hierarquia de Memória








Memória Cache




Memória Principal Vs. Cache



<u>Fichário</u>





- O fichário representa o disco rígido.
- A pasta sobre a mesa representa a memória principal.
- No quadro de avisos se encontram informações que podem ser acessadas de forma muito rápida. O quadro representa a <u>cache</u>.
- Mesa e usuário são a CPU





Memória Cache



- Memória Cache
 - Nível de memória mais próximo da CPU
- Dados os acessos X₁, ..., X_{n-1}, X_n

X ₄
X ₁
X _{n-2}
X _{n-1}
X ₂
X ₃


	_
X_4	
X ₁	
X_{n-2}	
X _{n-1}	
X ₂	
X _n	
X ₃	10

- Como saber se o dado está presente?
- Onde procurar o dado?

Mapeamento direto



- Localização determinada pelo endereço
- Mapeamento direto: somente uma possibilidade
 - (Block address) modulo (#Blocks in cache)



- #Blocks é uma potencia de 2
- Use bits menos significativos do endereço

Bits: Tags Validade Centro de Informática

- Como saber qual bloco está armazenado numa localização da cache?
 - Armazena parte do endereço (bits mais significativos) e o dado
 - Bits mais significativos: tag
- Como saber se o dado está armazenado?
 - Bit Validade: 1 = presente, 0 = não está present
 - Inicialmente: 0



Endereçando a cache

- Composição do endereço
 - Tag
 - Índice
 - Endereço de byte
- Exemplo:
 - Memória: endereço de 32 bits, acesso por palavra(32 bits), endereçamento por byte
 - Cache: capacidade para armazenar 64 palavras







Endereço decimal	Endereço binário	Hit ou miss na cache	Bloco na cache
22	10110	Miss	10110 mod 8 =110
26	11010	Miss	11010 mod 8 =010
22	10110	Hit	10110 mod 8 =110
26	11010	Hit	11010 mod 8 =010
16	10000	Miss	10000 mod 8 =000
3	00011	Miss	00011 mod 8 =011
16	10000	Hit	10000 mod 8 =000
18	10010	miss	10010 mod 8 =010



de Informática



Índice	V	Tag	Dado
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	N		
111	N		

Estado inicial da cache

	Endereço decimal	Endereço binário	Hit ou miss na cache	Bloco na cache
1	22	10110	Miss	10110 mod 8 =110
4	26	11010	Miss	11010 mod 8 =010
4	22	10110	Hit	10110 mod 8 =110
4	26	11010	Hit	11010 mod 8 =010
•	16	10000	Miss	10000 mod 8 =000
4	3	00011	Miss	00011 mod 8 =011
1	16	10000	Hit	10000 mod 8 =000
SI 1	18	10010	miss	10010 mod 8 =010

Acessos à memória







Índice	V	Tag	Dado	
000	N			
001	N			
010	N			
011	N			Endereço 10110
100	N			
101	N			
110	Υ	10	Memória(10110)	
111	N			

Bloco na cache



	decimal	binário	na cache	Bioco na cache
	22	10110	Miss	10110 mod 8 =110
	26	11010	Miss	11010 mod 8 =010
	22	10110	Hit	10110 mod 8 =110
	26	11010	Hit	11010 mod 8 =010
	16	10000	Miss	10000 mod 8 =000
	3	00011	Miss	00011 mod 8 =011
	16	10000	Hit	10000 mod 8 =000
RSI RN/	18	10010	miss	10010 mod 8 =010

Acessos à memória

cin.ufpe.br





Índice	V	Tag	Dado
000	N		
001	N		
010	Υ	11	Memória(11010)
011	N		
100	N		
101	N		
110	Υ	10	Memória(10110)
111	N		

Endereço 11010



	Endereço decimal	Endereço binário	Hit ou miss na cache	Bloco na cache
	22	10110	Miss	10110 mod 8 =110
	26	11010	Miss	11010 mod 8 =010
	22	10110	Hit	10110 mod 8 =110
I	26	11010	Hit	11010 mod 8 =010
	16	10000	Miss	10000 mod 8 =000
ı	3	00011	Miss	00011 mod 8 =011
1	16	10000	Hit	10000 mod 8 =000
1/	18	10010	miss	10010 mod 8 =010

Acessos à memória







Índice	V	Tag	Dado
000	Υ	10	Memória(10000)
001	N		
010	Υ	11	Memória(11010)
011	N		
100	N		
101	N		
110	Υ	10	Memória(10110)
111	N		

Endereço 10000

\rightarrow	22	
\rightarrow	26	
\rightarrow	22	
\rightarrow	26	
\rightarrow	16	
,	3	
	40	

	Endereço decimal	Endereço binário	Hit ou miss na cache	Bloco na cache
	22	10110	Miss	10110 mod 8 =110
	26	11010	Miss	11010 mod 8 =010
	22	10110	Hit	10110 mod 8 =110
	26	11010	Hit	11010 mod 8 =010
	16	10000	Miss	10000 mod 8 =000
	3	00011	Miss	00011 mod 8 =011
	16	10000	Hit	10000 mod 8 =000
SI	18	10010	miss	10010 mod 8 =010

Acessos à memória





Índice	V	Tag	Dado
000	Υ	10	Memória(10000)
001	N		
010	Υ	11	Memória(11010)
011	Υ	00	Memória(00011)
100	N		
101	N		
110	Υ	10	Memória(10110)
111	N		

Endereço 00011

	
_	
_	
\Rightarrow	
_	
`	
\rightarrow	
\rightarrow	
	

	Endereço decimal	Endereço binário	Hit ou miss na cache	Bloco na cache
	22	10110	Miss	10110 mod 8 =110
	26	11010	Miss	11010 mod 8 =010
	22	10110	Hit	10110 mod 8 =110
	26	11010	Hit	11010 mod 8 =010
	16	10000	Miss	10000 mod 8 =000
	3	00011	Miss	00011 mod 8 =011
	16	10000	Hit	10000 mod 8 =000
SI NA	18	10010	miss	10010 mod 8 =010

Acessos à memória

cin.ufpe.br



Índice	V	Tag	Dado
000	Υ	10	Memória(10000)
001	N		
010	Υ	10	Memória(10010)
011	Υ	00	Memória(00011)
100	N		
101	N		
110	Υ	10	Memória(10110)
111	N		

Endereço 10010

	Endereço decimal	Endereço binário	Hit ou miss na cache	Bloco na cache
\rightarrow	22	10110	Miss	10110 mod 8 =110
-	26	11010	Miss	11010 mod 8 =010
-	22	10110	Hit	10110 mod 8 =110
-	26	11010	Hit	11010 mod 8 =010
	16	10000	Miss	10000 mod 8 =000
-	3	00011	Miss	00011 mod 8 =011
A A A	16	10000	Hit	10000 mod 8 =000
DE PERNA	18	10010	miss	10010 mod 8 =010

Acessos à memória

cin.ufpe.br

O que acontece numa falta de cache?



- Informação deve ser lida da memória
- São inseridos ciclos de espera no pipeline até que a informação esteja disponível na cache
 - Penalidade
- Se o endereço de cache está ocupado, a informação é sobre-escrita



Leitura/Escrita da Cache Centro Centr

Leitura:

- Mais frequentes, rápidas e fáceis de implementar

Escrita:

 Mais lentas e complicadas e consistência de dados com a memória principal deve ser mantida (se um bloco da cache foi alterado pela CPU, não pode ser descartado da cache sem garantir que foi copiado para a mem. principal)



Tipos de acesso à cache

- Leitura
- Escrita
 - Dado e tag são atualizados na cache
 - Inconsistencia entre memória principal e cache!!
 - Como resolver?

Políticas de Escrita e Consistência



- Caches do tipo Write through
 - Cache e memória são atualizadas simultaneamente
- Caches do tipo Write back
 - Memória principal é atualizada quando bloco é substituído
 - Usa dirty bit para marcar linhas alteradas na cache.





Memória Cache: escrita


Write through	Write back
facilidade de implementação	redução de acessos à memória
consistência da memória principal	

- Para se evitar espera durante escrita:
 - Write buffers






Hierarquia de Memória





Exemplo: DECStation3100



Tamanho da cache

 Quantos bits tem uma cache de mapeamento direto com 64K bytes de dados e blocos de uma palavra? Assuma endereços de 32 bits.



Usando a localidade espacial


- Acessando a cache por blocos de palavras
- Composição do endereço:
 - Tag
 - Índice
 - Offset de bloco
 - Endereço de byte



Usando a localidade espacial

Exemplo:


- Memória: endereço de 32 bits, acesso por palavra(32 bits), endereçamento por byte
- Cache: capacidade para armazenar 64 blocos de 4 palavras cada








Mapeamento Direto-multiword







Exemplo: Intrinsity FastMATH




Usando a localidade espacial

- de Informática
- O que acontece durante uma falta em acesso de leitura ou escrita?
 - Todo o bloco tem que ser carregado na cache
 - A escrita da palavra acontece
 - Cache write-through:
 - Todo o bloco é atualizado na memória



Tamanho do bloco e taxa de faltas



cin.ufpe.br

de Informática


Reduzindo a taxa de faltas

- Estratégias para posicionamento dos blocos:
 - Mapeamento direto: cada bloco possui posição única na cache
 - Associativa por conjunto: cada bloco pode ser colocado em algumas posições na cache
 - Completamente Associativa: cada bloco pode ser colocado em qualquer posição da cache



Mapeamento Associativo por Conjunto









cin.ufpe.br

Mapeamento Associativo por Conjunto



Mapeamento Associativo Informática





Um bloco na memória principal pode ocupar qualquer posição na cache


• Tag \Rightarrow armazena na cache o end. Do bloco na mem.


principal

Memória cache dados tag









Exemplo: $tag = 12 (01100_2)$

Endereço da palavra	
Tag	Offset

31

Grau de associatividade



(direct mapped)

Block	Tag	Data
0		
1		
2		
3		
4		
5		
6		
7		

Two-way set associative

Set	Tag	Data	Tag	Data
0				
1				
2				
3				

Four-way set associative

Set	Tag	Data	Tag	Data	Tag	Data	Tag	Data
0								
1								

Eight-way set associative (fully associative)

Tag Data Tag Data Tag Data Tag Data Tag Data Tag Data Tag Data





Comparação de Métodos de Mapeamento



- Mapeamento direto
 - -Simples e Barata
 - -Lenta
 - -Mais faltas

- Associativa
 - Rápida
 - Menos falta
 - Cara (comparação do endereço em paralelo)

- Associativa por conjunto: combinação das anteriores
 - Se $NCC = NBC \implies Ass.$ por conjunto = Mapeamento Direto
 - Se NCC = 1 \Rightarrow Ass. por conjunto = Associativa

NBC = núm. blocos da cache

NCC = núm. conjuntos da cache






Políticas de Substituição de Blocos



- Randômica:
 - Simples e fácil de implementar
- FIFO (First-In-First-Out)
- LFU (Least-Frequently Used)
- LRU (least-recently used)
 - Menor taxa de faltas

Associatividade						
	2 way		4-way		8-w	vay
Size	LRU	random	LRU	random	LRU	random
16 KF	3 5.18	5.69	4.67	5.29	4.39	4.96
64 KF	3 1.88	2.01	1.54	1.66	1.39	1.53
256KF	3 1.15	1.17	1.13	1.13	1.12	1.12





Caches separadas Central Control Contr

- Cache de dados e cache de instruções
 - Vantagens:
 - Melhor capacidade de otimizações
 - Evita hazard estrutural
 - Desvantagens:
 - maior taxa de falta

Programa	Miss rate (instr.)		Miss rate (sep.)	Miss rate (única)
Gcc	6.1%	2.1%	5.4%	4.8%
Spice	1.2%	1.3%	1.2%	



Exemplo: Alpha AXP 21064




- Cache separadas de dados e de instruções
- Características:
 - -Tamanho:8192 bytes
 - -Blocos de 32 bits
 - -Mapeamento direto
 - –Write through
 - Four buffer write-buffer



Alpha AXP 21064- Cache Dados





Exercício Centro de Informa



Considere referências aos seguintes endereços de memória: 1,4,8,5,20,17,19,56, 9,11, 4,43,5,6,9, 17. Calcule o número de faltas para uma cache de 16 palavras com blocos de 1 palavra e mostre o estado final da cache. Compare os resultados para as seguintes organizações:

- (a) mapeamento direto
- (b) two-way set associativa,
- (c) -completamente associativa.

Suponha que a cache está inicialmente vazia e quando necessário use como política de substituição o algoritmo LRU.






Hierarquia de memória

Melhorando o desempenho





Hierarquia de Memória





Desempenho de uma CPU

- CPU_{time}= (CPU_Ciclos para execução + Memória_ciclos-stall) x CIK_período
- CPU_ciclos execução= #instruções x CPI
- Memória_{ciclos} = Leitura_{ciclos} + Escrita_{ciclos}
- Leitura_{ciclos}= Leituras x Miss_rate_{leitura}x Penalty_{leitura}
- Escrita_{ciclos}= Escritas x Miss_rate_{escrita}x Penalty_{escrita}





Desempenho de uma CPU

• Exemplo:

- Miss_rate_{instr.}=2%, Miss_rate_{dado.}=4%, CPI=2, Penalty=100 ciclos
- Taxa(Load,Store)= 36%
- Qual a degradação de desempenho devido aos acessos à memória? CPI_{mem}?



Desempenho de uma CPU

- Miss_instr_{ciclos}= I x 2% x 100 = 2,00 I
- Miss_dados_{ciclos}= I x 36% x 4% x 100 = 1,44 I
- CPU_{time}= (CPU_{ciclos-execução} + Memória_{ciclos-stall})x
 Clk
- Memória_{ciclos}= 2 I + 1,44 I = 3,44 I
- $CPI_{mem} = 2.0 + 3.44 = 5.44$
- $CPI_{stall} / CPI_{perf} = 5,44/2 = 2,72$





Processador mais rápido...

Diminuindo CPI

- $-CPI_{novo} = 1.0$
- $CPI_{mem} = 1.0 + 3.44 = 4.44$
- Desempenho = 4,44 / 1,0 = 4,44
 - Quantidade de tempo com stalls sobre de 63% (3,44/5,44) para 77% (3,44 / 4,44)

Duplicando o clock

- Penalty = 200 ciclos
- Miss_{ciclos}(por instr.)= $2\% \times 200 + 36\% (4\% \times 200) = 6,88$
- $CPI_{mem} = 2.0 + 6.88 = 8.88$
- CI x $CPI_{ck\text{-lento}}$ x ciclo / CI x $CPI_{ck\text{-rap.}}$ x ciclo = 5,44 / 8,88x0,5 = 1,23





Desempenho de uma cache





- CPI(#clocks por instrução)
 - Cache Perfeita => 2,0
 - Cache (2% miss_{instr}, 4% miss_{dado}) => 5,44
 - Sem cache \Rightarrow 68.5
- Melhorando o processador
 - Diminuindo CPI
 - CPI => 4,44 (em vez de 1,0)
 - Duplicando clock
 - CPI => 8.88



Melhorando desempenho da cache

de Informática


Tempo_acesso_{médio} ≡ Hit time + Miss rate x Miss penalty

- Estratégias:
 - Redução de faltas
 - Redução da penalidade
 - Redução do tempo de acesso





Reduzindo falta de cache







Reduzindo falta de cache


Aumento da associatividade

Tam. cache	one-way	two-way	four-way	eight-way
1	7.65	6.60	6.22	5.44
2	5.90	4.90	4.62	4.09
4	4.60	3.95	3.57	3.19
8	3.30	3.00	2.87	2.59
16	2.45	2.20	2.12	2.04
32	2.00	1.80	1.77	1.79
64	1.70	1.60	1.57	1.59
128	1.50	1.45	1.42	1.44





Aumento da Associatividade



de Informática


Aumento da Associatividade

Program	Associatidade	Miss instr.	Miss dado	Miss Total
a				
Gcc	1	2.0%	1.7%	1.9%
Gcc	2	1.6%	1.4%	1.5%
Gcc	4	1.6%	1.4%	1.5%
Spice	1	0.3%	0.6%	0.4%
Spice	2	0.3%	0.6%	0.4%
Spice	4	0.3%	0.6%	0.4%



de Informática

Aumento da Associatividade








Reduzindo penalidade de cache

Write Buffers






Reduzindo penalidade

- Early Restart and Critical Word First:
 - Assim que palavra procurada foi carregada na cache esta é enviada para a CPU.
 - Requisita palavra procurada primeiro e a envia para a CPU assim que a mesma foi carregada.
 - Aplicável para grandes blocos



Reduzindo a penalidade

- Dois níveis de cache:
 - primeiro nível:
 - menor tempo de acesso
 - menor capacidade
 - maior custo
 - segundo nível:
 - maior capacidade
 - menor custo
 - maior tempo de acesso





Reduzindo penalidade

- Segundo nível de cache:
 - Desempenho:
 - Avrg.mem.acc.time=hit_{L1}+miss_{L1}x pen_{L1}
 - Pen_{L1}=hit_{L2}+miss_{L2} x Pen_{L2}
 - De quanto melhora o desempenho da máquina pela inclusão do 2. nível?



Reduzindo a penalidade

- Exemplo: CPI_{base}=1.0, Clk=500MHz, Time_{mem}=200ns, Miss-rate_{mem}=5%.
- Segundo nível: Time_{L2}=20ns, Missrate_{mem}=2%
- Qual o desempenho da máquina com 2. nível de cache?



Reduzindo a penalidade

- Qual o desempenho da máquina com 2. nível de cache?
 - Penalty_{mem}=200ns/2ns/clk = 100 ciclos
 - $-CPI_{total} = CPI_{base} + Mem_{ciclos}/I = 1.0 + 5\%x100 = 6.0$
 - Penalty_{L2}=20/2=10 ciclos
 - CPI_{total} =1+L1-stalls+L2stalls = 1+((5%-2%)x10)+(2%x(10+100))= 1+0.3+2.2=3.5
 - Desempenho= 6.0/3.5 = 1.7



Reduzindo penalidade



- Primeiro nível de cache:
 - Redução da penalidade
 - Redução do tempo de acesso
 - Uso de técnicas como early-restart e critical-wordfirst



Reduzindo penalidade

- Segundo nível de cache:
 - Redução da taxa de falta
 - cache do segundo nível maior que a do primeiro nível
 - E quanto a duplicação de dados nos dois níveis?
 - Os dados devem ser duplicados (consistência)



Memória principal





- Duplo papel:
 - satisfazer a demanda da cache
 - servir como interface para E/S
- Medidas de performance:
 - latência -> cache
 - Largura de banda -> E/S



Memórias mais largas









Memórias mais largas



- Redução da penalidade de cache
- Necessidade de barramento e multiplexadores
- Expansão condicionada a largura
- Dificuldade em corrigir erros
- Ex: Alpha:
 - cache e mem. principal => 256 bits





Memória "Interleaved"



CPU



Cache



Memória

CPU



Cache



Banco 0 Memória Banco 1 Memória Banco 2 Memória Banco 3 Memória

Memória Interleaved



- Bancos de memória para escrita/leitura de múltiplas palavras
- Reduz penalidade
- Necessita pouco hardware adicional



Memória "larga" vs. Interleaved

- CPI (# clocks por instrução)
 - 32 bits, sem interleaving=3.54
 - 32 bits, interleaving=2.86




MEMÓRIA PRINCIPAL





Acesso a memória principal (DRAM)






cin.ufpe.br

DRAM Organização Interna e Método de Acesso

RAS CAS W

Timing and Control

- O endereço das linhas e colunas são enviados separadamente (prim. linha, depois coluna).
- Para acessar uma posição (leitura ou escrita), o endereço da linha é posto junto com o sinal RAS (Row Addres Selector).
- Depois o endereço da coluna vai junto com o sinal CAS (Column Address Selector)
- No exemplo abaixo, as 11 linhas de A0 a A10 são usadas para enviar end. de linha e coluna. Por isso esta memória tem 4Mega posições de endereçamento $(4Mega = 2^{22})$



OE


Modo de Acesso Centro de Informática

Ex: FPM RAM

- Ativa uma fila (RAS)
- Acessos sequenciais a colunas (vários pulsos de CAS)

Fast Page Mode:

- No <u>Page Mode</u>, o controlador de memória faz até 4 acessos em sequência à DRAM. É comum designar o núm. de pulsos de clock de cada acesso para cada tipo de memória.
- Ex. a FPM RAM tem acesso 5/3/3/3 (a 66MHz) em page mode, o que significa 5 pulsos de clock para obter o primeiro dado, e 3 para o segundo, terceiro e quarto.



FPM DRAM - Fast Page Mode DRAM EDO DRAM - Extended Data-Output DRAM

FPM DRAM

- DRAM mais simples
- Tempo de acesso 70ns and 60ns.
- Acesso page mode= 5/3/3/3 a 66MHz

EDO DRAM

- Tempo de acesso 70ns, 60ns and 50ns
 Para barramento de 66 MHz use 60 ns ou melhor.
- Acesso page mode= 5/2/2/2 a 66MHz






EDO DRAM Método de Acesso




- No page mode, um latch na saída de dados permite o acesso simultâneo a novas posições de memória enquanto os dados estão sendo lidos na saída.
- Isso permite a diminuição do tempo entre pulsos de CAS



BEDO - Burst EDO DRAM Centro de Informática

- Page (burst) mode = 5/1/1/1 a 66MHz
- Tempo de acesso randômico é igual ao FPM ou EDO RAM


 Possui registrador e gerador interno de ender. sequenciais



SDRAM - Synchronous DRAM


Centro de Informática


- Page (burst)
 mode = 5/1/1/1 a
 100MHz
- Tempo de acesso randômico é igual à FPM ou EDO RAM.
- Trabalha na velocidade do bus, por isso o nome.



SDRAM - Synchronous DRAM

- Page (burst) mode
 = 5/1/1/1 a 100MHz
- Interleaved
- Uso de Serial
 Presence Detect
 para Plug-and-Play





DDR SDRAM – Double Data Rate SDRAM

- Transfere dados na subida e descida do clock (compensa o uso de barramentos lentos)
- Uso de Serial Presence Detect para Plugand-Play

Resumo



- Hierarquia de Memória
 - Memórias com diferentes características:
 - Tempo acesso
 - Capacidade
 - Custo
 - Uso da localidade temporal e espacial
 - Primeiro nível da hierarquia
 - Memória cache
 - Tipos de Cache
 - Mapeamento direto
 - Associativa
 - Associativa por conjunto





Resumo



- Melhorando o desempenho
 - Aumentar tamanho do bloco
 - Aumentar a associatividade
 - Redução da penalidade
 - Cache multinível
- Memória Principal
 - Memórias largas
 - Bancos de memória
- Memória DRAM:
 - Acessos de endereços consecutivos mais eficiente
 - SDRAM ou DDR SDRAM



