
## Universidade Federal de Pernambuco Departamento de Informática Circuitos Digitais

1°. Exercício Escolar - 2°. semestre de 1999

- 1. a) Provar através das regras de chaveamento que (A+B+AB)(A+B)AB=0. (1,0)
  - b) Implementar uma porta NAND de três entradas a partir de NANDs de duas entradas. (0,5)
  - c) Implementar um gerador de paridade par para um vetor de 4 bits. (1,0)
- 2. Implementar a função Z=  $((T=[0] \land (A > B)) \lor (T=[1] \land (A < B)) \lor (T=[2] \land (A = B)))$ . Considere que A e B são número positivos representados por vetores de 4 bits. (1,5)
- 3. Implementar a função Z= |A-B|. Considere que os números A e B possuem quatro bits (4bits + 1 bit de sinal) e que estamos usando aritmética complemento a 2. (2,5)
- 4. a) Implementar um multiplexador 8->1 utilizando multiplexadores 2->1 e 4->1. Desenhe o esquema resultante. (Considere os esquemas abaixo para os multiplexadores 2 ->1 e 4->1)

  (1.5)



- b) Implemente a função Z=abc+abc utilizando o menor multiplexador possível sem utilização de portas lógicas auxiliares.
- c) Implementar a função do item b acima utilizando um demultiplexador (utilize o menor demultiplexador possível).

(1,0)

Boa sorte!