

cin.ufpe.br



UNIVERSIDADE FEDERAL DE PERNAMBUCO

CPU: Estrutura e Funcionalidade


Implementação Multi-ciclo

Roteiro da Aula



- Projeto de uma CPU simples
- Unidade de Processamento – Via de Dados
 - Compartilhamento de unidades funcionais e memória
 - Registradores adicionais
 - Multiplexes
- Implementação Multi-ciclo
 - Unidade de controle
 - Leitura da Instrução
 - Operações Aritméticas
 - Leitura + Operação entre registradores
 - Acesso à Memória
 - Desvio Condicional
 - Máquina de Estado
- Exceções
 - Instrução indefinida
 - overflow

Ciclo de Instrução




Instruções

- Tipos de instruções

- Processamento:


- aritméticas e lógicas

F1



- Armazenamento

F2



6 5 5 16

- E/S

- Controle:

- teste e desvio

Projeto: uma CPU simples...

Instrução	Descrição
LW rt, desl(rs)	Carrega palavra de mem em rs
SW rt, desl(rs)	Armaz. Reg. na memória
ADD rd, rs, rt	$rd \leftarrow rs + rt$
SUB rd, rs, rt	$rd \leftarrow rs - rt$
AND rd, rs, rt	$rd \leftarrow rs \text{ and } rt$
BEQ rs, rt, end	Desvio se $rs = rt$
J end	PC = end

Aritm

Opcode	rs	rt	rd	shamt	funct
--------	----	----	----	-------	-------



lw/sw e beq

Opcode	rs	rt	deslocamento
--------	----	----	--------------


Jump

Opcode	Endereço
--------	----------


Mono-ciclo



Implementação Multi-ciclo




Implementação Mono-ciclo




Implementação Multi-ciclo

Unidade de Processamento – Via de Dados




Implementação Multi-ciclo

Sinais de Controle



Implementação Multi-ciclo



Implementando em ciclos




- Busca de Instrução
 - $IR = \text{Memória}(PC)$
 - $PC = PC + 4$



Implem

□ Busca de Instrução

• $IR = \text{Memória}(PC)$, $PC = PC + 4$



Implementando em ciclos




- Busca de Instrução
 - $IR = \text{Memória}(PC)$
 - $PC = PC + 4$
- Decodificação e leitura registradores
 - $A = \text{Reg}(IR(25-21))$
 - $B = \text{Reg}(IR(20-16))$
 - $ALU_{out} = PC + (\text{ext-sinal}(IR(15-0)) \ll 2)$



Implem

• Decodificação e leitura registradores

• $A = \text{Reg}(IR(25-21))$, $B = \text{Reg}(IR(20-16))$



Implementação Multi-ciclo




- Load/Store
 - $ALU_{out} = A + \text{ext-sinal}(IR(15-0))$
 - Load: $MDR = \text{Memória}(ALU_{out})$
 - $Reg(IR(20-16)) = MDR$
 - Store: $\text{Memória}(ALU_{out}) = B$



Load/Store

$-ALUout = A +$
 $ext-sinal(IR(15-0))$

ação Multi-ciclo



Implementação Multi-ciclo



- Load/Store

- $ALUout = A + \text{ext-sinal}(IR(15-0))$
- Load: $MDR = \text{Memória}(ALUout)$
- $Reg(IR(20-16)) = MDR$
- Store: $\text{Memória}(ALUout) = B$




Implementaç

• Load/Store

–Load: $MDR = Memória(ALUout)$

–Store: $Memória(ALUout) = B$



Implementação Multi-ciclo



- Load/Store


- $ALUout = A + \text{ext-sinal}(IR(15-0))$
- Load: $MDR = \text{Memória}(ALUout)$
- $Reg(IR(20-16)) = MDR$
- Store: $\text{Memória}(ALUout) = B$



Implementação Multi-ciclo

- *Load*

– $\text{Reg}(\text{IR}(20-16)) = \text{MDR}$




Implementação Multi-ciclo



- Aritmética
 - $ALU_{out} = A \text{ op } B$
 - $Reg(IR(15-11)) = ALU_{out}$



Centro de Informática
U · F · P · E

$$-ALUout = A \text{ op } B$$


Implementação Multi-ciclo




- Aritmética
 - $ALU_{out} = A \text{ op } B$
 - $Reg(IR(15-11)) = ALU_{out}$



Implementaç

•Aritmética

$-Reg(IR(15-11)) = ALUout$



Implementação Multi-ciclo



- Branch
 - if $(A == B)$ $PC = ALUout$
- Jump end




ação Multi-ciclo



□ Branch

□ if ($A == B$) $PC = ALUout$

□ Jump end




ação Multi-ciclo




Branch


- *if (A == B) PC = ALUOut*
- *Jump end*




Unid. Controle - Diagr. Estados




Unidade de Controle




Unidade de Controle



Unidade de Controle




Aritméticas




Desvio


- BEQ




- Jump




Unidade de Controle - FSM




Unidade de Controle: Busca de Instrução




Unidade de Controle: Decodificação e Leitura de Registradores




Unidade de Controle: Execução do LW




Unidade de Controle: Execução do SW




Unidade de Controle: Execução de ADD



Unidade de Controle: Execução do BEQ



Unidade de Controle: Execução do Jump



CPU: Exceções

Exceções



- Sequência de execução é alterada devido a eventos não esperados:
 - internos:
 - opcode inexistente
 - overflow
 - divisão por zero
 - externos:
 - dispositivo de entrada/saída



Exceções



- Execução do programa é interrompida e uma rotina de tratamento é executada
 - Valor do PC deve ser guardado
 - O endereço da rotina de tratamento deve ser carregado em PC



Exceções



- Onde guardar o endereço do PC
 - Registrador
 - MIPS: EPC
 - Pilha
- Onde o endereço da sua subrotina deve ser guardado
 - Valor fixo
 - precisa-se saber a causa da exceção
 - Vetor de endereços na memória




Exceções - MIPS




- Tipos de Exceções:
 - Instrução Indefinida
 - endereço: C0 00 00 00
 - Overflow aritmético
 - endereço: C0 00 00 20
- Registrador EPC
 - guarda endereço da instrução afetada
- Registrador de Causa
 - identifica o tipo de evento que causou a exceção




Exceções no MIPS




Exceções no MIPS




Exceções no MIPS




Exceções no MIPS




Exceções no MIPS




Mono, multi-ciclo



Single Cycle Implementation:



Multiple Cycle Implementation:



Projeto



- Projetar CPU que implementa repertório de uma CPU similar ao MIPS
- Dados módulos em Verilog para cada componente da Unidade de processamento (ALU, Banco de Registradores, PC, Memória, etc...)
- Projetar unidade de processamento pela interligação dos módulos
- Projetar unidade de controle

