

Sistemas Digitais



Projeto de sistemas digitais

- Unidade de Processamento da Informação
 - Transferência de Informação
 - Operação sobre a informação
- Unidade de Controle
 - Determina a seqüência de operação a ser realizada





Expressões de próximo estado na unidade de Processamento

- Registradores > FLIP-FLOP Master/Slave
 - valor corrente ou estado corrente do registrador é o valor armazenado no registrador quando o pulso de transferência é aplicado.
 - Enquanto o pulso de transferência estiver "ON", a saída do registrador mantém o valor corrente.
 - Quando o pulso de transferência for removido (carga na descida do relógio), o registrador passará a conter o próximo estado definido pelas entradas.
- Equação de próximo estado

$$Q_i \leftarrow F_i(X_1, ..., X_k, Q_1, ..., Q_m, T)$$

X - Valor do sinal de entrada

Q - estado atual

T - sinal de controle

Equação de saída

$$- Z_i := G_j (X_1, ..., X_k, Q_1, ..., Q_m, T)$$

Unidade de Controle - status

- É um sinal de entrada que informa a FSM alguma condição de teste
- O Status permite alterar a seqüência de computação

$$- S_i := X_i (X_1, ..., X_k, Q_1, ..., Q_m)$$

- O sinal de status não é função de T
- O sinal de status S só alcança um estado permanente depois que a entrada X alcançar um estado permanente.
- A unidade de controle pode usar o valor corrente de S na determinação do valor corrente do sinal de controle T.
- O sinal de transferência, descida ou subida do relógio, é aplicado apenas quando a unidade de controle teve tempo suficiente para gerar o sinal de controle T, após a recepção do valor corrente de S.
- Exemplo de sinais de Status
- O sinal de status é gerado como resultado de instruções que pertencem ao conjunto {XGT, XEQ, XNEQ, XGEQ, XLT}

```
    Onde XGT X maior que [0]
    XEQ X igual a [0]
    XNEQ X diferente de [0]
    XLT X menor que [0]
```

Unidade de Controle

Sinal de controle ("Instruções")


O sinal de controle (T) é usado para definir:

- Transferência de informação realizada pela unidade de processamento.
- Valor do sinal de saída gera T (instrução)
- T pode assumir valores diferentes de acordo com a seqüência de operações do sistema

Exemplo de T (instruções)


- {CLR, ADD, SUB, INC, DEC}
- CLR faz A e B iguais a zero (clear)
- ADD Adiciona o conteúdo de A ao de B e coloca o resultado em A
- SUB Subtrai o conteúdo de B de A e coloca o resultado em A
- INC Adiciona [1] ao conteúdo de A
- DEC Subtrai [1] do conteúdo de A
- XGT Verifique se X maior que [0]

Processamento + Controle




Considerações de tempo

Sistemas controlados por relógio- Existe um relógio geral que gera a seqüência padrão de pulsos de transferência.



- Quando o pulso de transferência for aplicado é suposto que todos os sinais envolvidos na operação de transferência associado com esse evento tenham alcançado o estado permanente.
- Os valores das entradas e das saídas dos registradores devem permanecer constantes durante os t segundos em que o pulso de transferência estiver presente.
- Quando o pulso de transferência terminar (ou começar), subida ou descida do relógio, a saída dos registradores envolvidos na transferência assume os novos valores.

Relação de tempo entre os diferentes sinais na unidade de processamento da informação



Unidade de controle


Algoritmo para computar F(x) = Y

- Calcular F(x) executando operações e testes na ordem prescritas
- Indicar que não existe Y que satisfaça as condições da computação

Condições de implementação do algoritmo

- Ter dispositivos capazes de implementar as operações previstas
- Descrever a computação como uma seqüência das operações especificadas (programa de máquina)
- Ter um dispositivo capaz de levar adiante os passos da computação (Unidade de controle)
 - Modelo da Unidade de Controle
 - Linguagem de descrição de hardware

Programa de hardware



- Mecanismo que implementa a funcionalidade do sistema de computação
 - A unidade de processamento foi definida e as operações e testes completamente descritas por uma tabela de especificações.
 - Operações T (instruções)
 - Testes
 - O sistema é síncrono. O pulso τ faz com que a operação indicada por T seja executada e a unidade de controle passe para a próxima instrução.
 - Todos os sinais da unidade de informação devem ter alcançado o estado permanente antes do próximo τ ser aplicado.

Modelo da unidade de controle

A unidade de controle determina que evento ocorrerá no próximo pulso de relógio


Equação de T (Instruções)

$$T := F(S,Q)$$

Equação de próximo estado

$$Q \leftarrow G(S,Q)$$

Status
$$\{[s_1,, s_r]\}$$
 Controle $\{[t_1,, t_m]\}$ Estado $\{[q_1,, q_n]\}$



Processo de programação

- 1. Informação de entrada
- 2. Realizar uma seqüência de operações
- 3. Testar e decidir o que fazer nos próximos passos
- 4. Repetir uma seqüência de passos até que certas tarefas computacionais sejam realizadas
- 5. Informações de saída
- Programa de hardware

```
Tabela de especificação -> Linguagem
Operações -> Controle T (instrução)
```

Testes -> Status S

Projeto

- Definir a tarefa computacional a ser realizada
- Definir a unidade de processamento da informação
- Definir o algoritmo para implementar a computação
- Criar a tabela de estado da unidade de controle
- Implementar e testar o hardware

Linguagem de hardware - exemplo

- <STATUS >
 - Indica o resultado de uma comparação entre dois vetores
 Exemplo:
 - a. Forma mneumônica

GT - maior que

LT - menor que

EQU - igual

b. Forma de vetor

$$GT = [1,0,1]$$

$$LT = [1,1,1]$$

$$EQU = [0,1,1]$$

<CONTROLE > ou <Instruções = T>

Exemplo:


NOP - No Operation [0,0,0]


CLR - Clear [0,0,1]

ADD - Soma [0,1,0]

SUB – Subtração [0,1,1]

Arquitetura básica





Exemplo – Declarações simples

Muitas vezes o processamento de uma informação exige uma seqüência de transferência até que a tarefa seja terminada.

Exemplo 01:

/* Programa que implementa a função z = a+b-c

Sigad: CLRLD /* Clear acumulador Y, Z e carrega valor de A em X

ADDLD /*ADD 10. valor, guarda resultado e lê novo valor

ADDLD /*ADD 20 .valor, guarda resultado e lê novo valor

SUB /*SUB 30 .valor, guarda resultado

DISP Sigad /*mostra resultado em Z e limpa conteúdos de X e Y

Como construir uma *unidade de controle* que implemente este programa? Estado Estado/saída


Q_A Sigad: **Q**_B/CLRLD


 $Q_R Q_C/ADDLD$


 $Q_C = Q_D/ADDLD$

 $Q_D Q_E/SUB$

Q_F Q_A/DISP







Exemplo 02:

Implementar o algortimo abaixo:



* STATUS = ST

Instruções


CLRLD – limpa Y, Z, carrega X

LDXY – ULA adiciona, carrega X e Y

$$SUB = Y-X$$

DISP – Mostra resultado em Z


Q_A	Sigad: Q _B /CLRLD
Q_B	$Q_{C}/LDXT$
Q_{c}	$Q_{D}/$ GT
Cas	e:
	Q_D if = ST=[0] Q_E / ADD
	Q_D if = ST=[1] Q_E / SUB
Q_{E}	Q _A /DISP




 $egin{array}{lll} Q_A & Sigad: Q_B/CLRLD \\ Q_B & Q_C/LDXY \\ Q_C & Q_D/GT \\ \end{array}$

Case:

 \mathbf{Q}_{D} if = STATUS=[0] $\mathbf{Q}_{\mathrm{F}}/$ ADD \mathbf{Q}_{D} if = STATUS=[1] $\mathbf{Q}_{\mathrm{F}}/$ SUB \mathbf{Q}_{E} $\mathbf{Q}_{\mathrm{A}}/\mathrm{DISP}$





$$T_{ula}$$
 $T_{registrador}$
 $[0] = + [4] = clear$
 $[1] = - [1] = load$
 $[2] = > [0] = hold$

Instruções

DISP

$$T_{y}, T_{x}, T_{z} T_{ula}$$

$$CLRLD = [4, 1, 4, x]$$

$$LDXY = [1, 1, 0, 0]$$

$$ADD = [1, 0, 0, 0]$$


$$SUB = [1, 0, 0, 1]$$

$$GT = [0, 0, 0, 2]$$

Exemplo 03:

- Compute continuadamente a expressão Z := 4*Y1+2*Y2-Y3
- Entradas: A entrada X fornece a seqüência de valores Y1, Y2, Y3
- Saída: Valor de Z a cada computação terminada

Fluxo do projeto: (sugestão)



Sugestão:

Z := 2*(2*Y1+Y2)-Y3

Tabela de especificação

Sinal de controle (T)(instruções)	Expressão de transferência
CLR	A <- 0
ADD	A<- A+X
SUB	A<- A-X
MULT2	A<- SL(A)

Exemplo 03:

Implementar a função $Z:=4*Y_1+2*Y_2-Y_3$, onde x_1,x_2 e x_3 são valores lidos como sinais externos. Para implementarmos tal circuito faremos $Z:=((Y_1*2)+Y_2)*2-Y_3$

Evento Operação de transf. Controle Comentário'

 t_0 : A<-[0], X<- Y₁ [0] /* Limpa A, Ler Y₁

 t_1 : A<- A+X [1] /* Soma parcial


 t_2 : A<-SL(A), X<- Y_2 [2] /* Multiplica A por 2 e ler Y_2

 t_3^2 : A<- A+ X^2 [1] /* Soma parcial

 $A \leftarrow SL(A)$, $X \leftarrow Y_3$ [2] /* Multiplico A por 2 e ler Y_3

;: A<- A-X [1] /* Subtração parcial

t₆: Z<- A [3] /* Resultado Final



X e Z são registradores A é um registrador de deslocamento

 $T_z | T_A, T', T_{X}, T_z = sinais de controle$

Projeto 1

```
Start:
         clr
                           /* start, A<- [0], X recebe Y1
         add
                           /* A:=Y1
         mult2
                           /* A:= 2*Y1, X recebe Y2
                           /* A := 2*Y1+Y2
         add
                           /* A:= 2*(2*Y1+Y2), X recebe Y3
         mult2
                           /* A:= (4*Y1+2*Y2)-Y3
         sub
         displ
                  start
                           /*Z:= A
                           /* Repete processo
```




Diagrama de estados





Tabela de transição

 $\begin{array}{lll} \mathbf{Q_A} & \mathbf{Q_B/cIr} \\ \mathbf{Q_B} & \mathbf{Q_C/add} \\ \mathbf{Q_C} & \mathbf{Q_D/mult2} \\ \mathbf{Q_D} & \mathbf{Q_E/add} \\ \mathbf{Q_E} & \mathbf{Q_F/mult2} \\ \mathbf{Q_F} & \mathbf{Q_G/sub} \\ \mathbf{Q_G} & \mathbf{Q_A/displ} \end{array}$



Implementação do controle

instruções


Estado presente	Próximo estado	FF 1	FF 2	FF 3	T _A	T _X	T _z	T	
y ₂ y ₁ y ₀	y _{2+t} y _{1+t} y _{0+t}	J ₂ K ₂	J ₁ K ₁	J ₀ K ₀	T_2 T_1 T_0	T_2 T_1 T_0	T ₂ T ₁ T ₀	T′	Inst
0 0 0	0 0 1	0 X	0 X	1 X	1 0 0	0 0 1	1 0 0	Х	CLR
0 0 1	0 1 0	0 X	1 X	X 1	0 0 1	0 0 0	0 0 0	0	ADD
0 1 0	0 1 1	0 X	X 0	1 X	0 1 1	0 0 1	0 0 0	Х	MULT2
0 1 1	1 0 0	1 X	X 1	X 1	0 0 1	0 0 0	0 0 0	0	ADD
1 0 0	1 0 1	0 X	0 X	1 X	0 1 1	0 0 1	0 0 0	Х	MULT2
1 0 1	1 1 0	X 0	1 X	X 1	0 0 1	0 0 0	0 0 0	1	SUB
1 1 0	0 0 0	X 1	X 1	0 X	0 0 0	0 0 0	0 0 1	Х	DSPL
XXX	XXX	ΧX	хх	хх	XXX	XXX	XXX	Х	Х

^{*} Implementação da máquina de estados usando Flip-Flop tipo JK

Implementação do circuitoEquações booleanas

$J_2 = y_1$	y o			
<i>y</i> ₁ <i>y</i> ₀				
<i>y</i> ₂	00	01	11	10
0	0	0	1	0
1	X	X	X	X

$K_2 = y$	1y ₀			
<i>y</i> ₁ <i>y</i> ₀				
y ₂	00	01	11	10
0	X	X	X	X
1	0	1	X	X



K ₁	= y	1 y 0			
V ₂	<i>y</i> ₁ <i>y</i> ₀		01	11	10
0		X	X	1	0
1		X	X	X	X

$J_0 - I$				
<i>y</i> ₁ <i>y</i> ₀				
y ₂	00	01	11	10
0	1	X	X	1
1	1	X	X	1

$K_0 = 1$				
<i>y</i> ₁ <i>y</i> ₀		01	11	10
0	X	1	1	X
1	X	1	X	X

Implementar os

T's?