UNIVERSIDADE FEDERAL DA BAHIA - UFBA

ESCOLA POLITÉCNICA / DEPARTAMENTO DE ENGENHARIA ELÉTRICA 2017.2 – ENGG57 – LABORATÓRIO INTEGRADO IV-A – PROF. WAGNER L. A. OLIVEIRA

Este Laboratório Integrado será formado por um conjunto de problemas, cada qual gerador de uma nota, sendo a nota final na disciplina a média aritmética simples das notas obtidas nos problemas apresentados (exceto nos casos de prova final).

A nota de cada problema será formada por 3 componentes, com ponderação ajustável de acordo com o problema:

- Nota Produto (NP);
- Nota Relatório (NR);
- Nota Participação Individual (NI).

Para cada problema, o não cumprimento do prazo acarretará na penalização da perda de 2,0 pontos por semana de atraso. Caso o produto obtido não seja satisfatório (Nota Produto inferior a 5,0), os temas tratados no respectivo problema serão objeto de uma prova final, feita ao término do semestre, a qual conterá assuntos de todos os problemas não satisfatórios. Da mesma forma, caso o(a) aluno(a) fique com NI inferior a 5,0 em algum dos problemas, deverá fazer uma prova final, nos mesmos moldes da realizada para problemas não satisfatórios. A nota NI poderá ser aferida através de avaliações esporádicas, sem data determinada. No caso de realização de prova final, esta será a média na disciplina.

Calendário Previsto (poderá ser alterado)

Semana	Data	Atividade
1	05/10/2017	Problema 1: Processador Pipeline
2	19/10/2017	Sessão PBL / Implementação
3	26/10/2017	Sessão PBL / Implementação
4	09/11/2017	Sessão PBL / Implementação
5	16/11/2017	Sessão PBL / Implementação
6	23/11/2017	Sessão PBL / Implementação
7	30/11/2017	Sessão PBL / Implementação
8	07/12/2017	Entrega do Problema 1
		Problema 2: Módulo de Memória/Exibição
9	14/12/2017	Sessão PBL / Implementação
10	21/12/2017	Sessão PBL / Implementação
11	11/01/2018	Sessão PBL / Implementação
12	18/01/2018	Sessão PBL / Implementação
13	25/01/2018	Entrega do Problema 2
		Problema 3: Módulo de Interfaceamento
14	01/02/2018	Sessão PBL / Implementação
15	15/02/2018	Entrega do Problema 3
16	22/02/2018	Prova Final
		(Problemas não satisfatórios)

Problema 2: Módulo de Memória/Exibição

Tema

Implementação de módulos de controle de memória e de exibição de imagens.

Problema

Dando continuidade à plataforma de processamento iniciada no Problema 1, um dos principais problemas encontrados em projetos envolvendo ASICs e FPGAs diz respeito ao cumprimento dos requisitos de temporização em projetos síncronos. Para exercitar a habilidade de desenvolvimento de circuitos com requisitos estritos de temporização, solicitase a construção de uma aplicação em FPGA capaz de exibir imagens provenientes de uma memória SDRAM.

Especificação dos Módulos

Seu projeto envolverá a construção de ao menos 2 módulos, descritos na sequência (outros módulos poderão ser necessários, conforme a implementação realizada).

Módulo de Controle de Memória:

Módulo responsável pelo acesso de uma imagem estática (por exemplo, padrão bitmap), de tamanho 1920 x 1440 pixels (largura x altura), *True Color*, presente em uma ou duas memórias do tipo SDRAM (IS42S16320D-7TL). Este módulo deverá receber o endereço inicial de um pixel (coluna, linha) e um sinal de ativação (provenientes de programa em execução no processador desenvolvido no Problema 1), devendo gerar uma sequência de pixels, correspondente a uma imagem padrão VGA (640 x 480) *True Color*. Obs.: O tratamento do arquivo de imagem e a forma como ele será carregado na memória é de responsabilidade do grupo.

Módulo de Exibição VGA:

Módulo responsável pela exibição dos pixels provenientes do Módulo de Controle de Memória.

Produtos

Sua equipe deverá entregar 2 produtos:

- O protótipo FPGA do Módulo de Memória/Exibição, integrado ao Processador Pipeline desenvolvido no Problema 1, juntamente com um programa teste, rodando na plataforma DE2-115 da Altera, escrito em Verilog; e
- 2. Um relatório técnico.

O relatório técnico, em formato de artigo IEEE, deverá ter no máximo 15 páginas, contendo a descrição do protótipo (descrição geral, partes constituintes e sua correlação, estudos realizados e detalhes relevantes para a compreensão), conclusões (problemas encontrados, abrangência da implementação, possíveis melhorias, participação individual e aprendizado adquirido por cada membro) e referências bibliográficas. Os produtos (relatório técnico e pasta de projeto Quartus Prime) deverão ser encaminhados para o e-mail oliveira.wagner@ufba.br, na data limite indicada no calendário.

Obs.: Entregas parciais e/ou alterações de especificação poderão ser solicitadas.

Avaliação

- 50% (Módulo de Memória/Exibição), 40% Participação Individual, 10% (Relatório)