



Белорусский государственный университет  
информатики и радиоэлектроники

4-ый курс специальности ПОИТ



# ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЦИФРОВОГО ПРОЕКТИРОВАНИЯ

2025

## Контрольная работа №1

### Задание №1


Сложность: [1,2,2,3]

По заданной схеме составить ее VHDL-описание:

- поведенческое [1];
- структурное [2];
- generic-поведенческое [2];
- generic-структурное [3].

### Дополнительные условия:

1. Для структурного описания компонента **AND4** определена.
2. Для generic-структурного описания необходимо спроектировать компоненту **ANDn**.




## Контрольная работа №1

### Задание №2

Сложность: [1,2]

По заданной схеме разработать:

- синтезируемую VHDL-модель, для которой результат синтеза идентичен исходной схеме [1];
- функционально эквивалентную поведенческую VHDL-модель [2].



### Дополнительные условия:

1. В случае структурного VHDL-описания **необходимо** спроектировать соответствующие компоненты.

## Контрольная работа №1

### Задание №3


Сложность: [2]

По заданному фрагменту VHDL-описания представить результат RTL-синтеза (схему).

### Дополнительные условия:

Объекты **a**, **b** и **c** являются одноразрядными портами типа **std\_logic**.

```
...  
if b='0' then  
    c <= '0';  
    if a='1' then  
        c <= not d;  
    end if;  
end if;  
...
```



## Контрольная работа №1

### Задание №4

Сложность: [3]

По заданному фрагменту VHDL-описания представить результат RTL-синтеза (схему).

#### Дополнительные условия:

Объекты **a**, **b** и **d** являются одноразрядными портами типа **std\_logic**.

...

**if** **a='0'** **then**


**b** <= **not d**;

**else**

**d** <= **not b**;

**end if**;

...



## Контрольная работа №1

### Задание №5

Сложность: [2]

По заданной таблице составить поведенческое VHDL-описание библиотечной компоненты.

#### Дополнительные условия:

Все объекты **S**, **CE**, **D**, **C** и **Q** являются одноразрядными портами типа **std\_logic**.

| Inputs   |           |          |          | Outputs   |
|----------|-----------|----------|----------|-----------|
| <b>S</b> | <b>CE</b> | <b>D</b> | <b>C</b> | <b>Q</b>  |
| 1        | X         | X        | ↑        | 1         |
| 0        | 0         | X        | X        | No Change |
| 0        | 1         | D        | ↑        | D         |

## Контрольная работа №1


### Задание №6

Сложность: [3]

По заданной временной диаграмме сигналов составить поведенческое VHDL-описание цифровой компоненты.

#### Дополнительные условия:

Все объекты **a\_in**, **b\_in**, **c\_in** и **d\_out** являются одноразрядными портами типа **std\_logic**.



## Контрольная работа №1

### Задание №7

Сложность: [4]

По заданной таблице переходов составить поведенческое VHDL-описание цифровой компоненты. Представить результат синтеза.

#### Дополнительные условия:

Все объекты **CLR**, **D**, **CLK** и **Q** являются одноразрядными портами типа **std\_logic**.

| CLR | D(t) | D(t-1) | CLK | Q(t)   |
|-----|------|--------|-----|--------|
| 1   | X    | X      | X   | 0      |
| 0   | 0    | 0      | ↑   | 0      |
| 0   | 1    | 1      | ↑   | 1      |
| 0   | 0    | 1      | ↑   | Z      |
| 0   | 1    | 0      | ↑   | Z      |
| 0   | X    | X      | 0   | Q(t-1) |
| 0   | X    | X      | 1   | Q(t-1) |