



Белорусский государственный университет
информатики и радиоэлектроники

4- ый курс специальности ПОИТ



ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЦИФРОВОГО ПРОЕКТИРОВАНИЯ

2025

Контрольная работа №1

Задание №1


Сложность: [1,2,2,3]

По заданной схеме составить ее VHDL- описание:

- поведенческое [1];
- структурное [2];
- generic- поведенческое [2];
- generic- структурное [3].

Дополнительные условия:

1. Для структурного описания компонента **AND4** определена.
2. Для generic- структурного описания необходимо спроектировать компоненту **ANDn** .



Контрольная работа №1

Задание №1

Сложность: [1]

- поведенческое [1];

Дешифратор 3 x 8 с разрешением.

```
1  -----
2  -- Decoder 3x8 with enable
3  -----
4  library IEEE;
5  use IEEE.STD_LOGIC_1164.ALL;
6  use IEEE.STD_LOGIC_UNSIGNED.ALL;
7
8  entity decoder_3x8_en is
9      Port ( A : in  STD_LOGIC_VECTOR ( 2 downto 0 );
10           EN : in  STD_LOGIC;
11           D : out STD_LOGIC_VECTOR ( 7 downto 0 ) );
12 end decoder_3x8_en;
```

```
14 architecture Behavioral of decoder_3x8_en is
15
16 begin
17     MAIN: process( A, EN )
18         variable fout : std_logic_vector( 7 downto 0 );
19         variable index: integer range 0 to 7;
20         begin
21             index := conv_integer( A );
22             for i in 0 to 7 loop
23                 if ( i = index ) then
24                     fout( i ) := EN;
25                 else
26                     fout(i) := '0';
27                 end if;
28             end loop;
29             D <= fout;
30         end process;
31 end Behavioral;
```

```
33 architecture Behavioral_2 of decoder_3x8_en is
34
35 begin
36     MAIN: process( A, EN )
37         variable fout : std_logic_vector( 7 downto 0 );
38         variable index: integer range 0 to 7;
39         begin
40             index := conv_integer( A );
41             fout := ( others => '0' );
42             fout( index ) := EN;
43             D <= fout;
44         end process;
45 end Behavioral_2;
```

Контрольная работа №1


Задание №1

Сложность: [1]

- поведенческое [1];

Дешифратор 3x8 с разрешением.

```
14 architecture Behavioral of decoder_3x8_en is
15
16 begin
17     MAIN: process( A, EN )
18         variable fout : std_logic_vector( 7 downto 0 );
19         variable index: integer range 0 to 7;
20         begin
21             index := conv_integer( A );
22             for i in 0 to 7 loop
23                 if ( i = index ) then
24                     fout( i ) := EN;
25                 else
26                     fout(i) := '0';
27                 end if;
28             end loop;
29             D <= fout;
30         end process;
31 end Behavioral;
```



Контрольная работа №1


Задание №1

Сложность: [1]

- поведенческое [1];

Дешифратор 3x8 с разрешением.

Результат технологического синтеза.



Контрольная работа №1

Задание №1

Сложность: [2]

- структурное [2];

Дешифратор 3 x 8 с разрешением.

```
1  -----
2  -- AND-4 gate
3  -----
4
5  library IEEE;
6  use IEEE.STD_LOGIC_1164.ALL;
7
8  entity xAND4 is
9      Port ( A : in  STD_LOGIC_VECTOR ( 3 downto 0 );
10           F : out STD_LOGIC );
11 end xAND4;
12
13 architecture Behavioral of xAND4 is
14 begin
15     Main: process( A )
16     variable fout : std_logic;
17     begin
18         fout := '1';
19         for i in 0 to 3 loop
20             fout := fout and A( i );
21         end loop;
22         F <= fout;
23     end process;
24 end Behavioral;
```

```
1  -----
2  -- Decoder 3x8 with enable
3  -----
4  library IEEE;
5  use IEEE.STD_LOGIC_1164.ALL;
6  use IEEE.STD_LOGIC_UNSIGNED.ALL;
7
8  entity decoder_3x8_en is
9      Port ( A : in  STD_LOGIC_VECTOR ( 2 downto 0 );
10           EN : in  STD_LOGIC;
11           D : out STD_LOGIC_VECTOR ( 7 downto 0 ) );
12 end decoder_3x8_en;
```

```
1  -----
2  -- Configurable NOT4
3  -----
4
5  library IEEE;
6  use IEEE.STD_LOGIC_1164.ALL;
7  use IEEE.STD_LOGIC_ARITH.ALL;
8
9  entity xNOT4 is
10     Generic ( MASK : integer range 0 to 15 );
11     Port ( A : in  STD_LOGIC_VECTOR ( 3 downto 0 );
12           F : out STD_LOGIC_VECTOR ( 3 downto 0 ) );
13 end xNOT4;
14
15 architecture Behavioral of xNOT4 is
16     signal fmask : std_logic_vector( 3 downto 0 );
17     begin
18         fmask <= conv_std_logic_vector( MASK, 4 );
19     Main: process( A )
20     begin
21         for i in 0 to 3 loop
22             if ( fmask( i ) = '1' ) then
23                 F( i ) <= A( i );
24             else
25                 F( i ) <= not A( i );
26             end if;
27         end loop;
28     end process;
29 end Behavioral;
```

Контрольная работа №1

Задание №1

Сложность: [2]

- структурное [2];

Дешифратор 3x8 с разрешением.

```
47 architecture Structural of decoder_3x8_en is
48 component xAND4 is
49     Port ( A : in  STD_LOGIC_VECTOR ( 3 downto 0 );
50           F : out STD_LOGIC );
51 end component;
52 component xNOT4 is
53     Generic ( MASK : integer range 0 to 15 );
54     Port ( A : in  STD_LOGIC_VECTOR ( 3 downto 0 );
55           F : out STD_LOGIC_VECTOR ( 3 downto 0 ) );
56 end component;
57
58 subtype slv4 is std_logic_vector( 3 downto 0 );
59 type slv4x8 is array ( integer range 0 to 7 ) of slv4;
60 signal connect4x8 : slv4x8;
61 signal inputs : std_logic_vector( 3 downto 0 );
```

```
62 begin
63     inputs <= EN & A;
64     DEC3x8: for i in 0 to 7 generate
65         NOT4i: xNOT4 generic map ( 8+i ) port map ( inputs, connect4x8( i ) );
66         AND4i: xAND4 port map ( connect4x8( i ), D( i ) );
67     end generate;
68 end Structural;
```


Контрольная работа №1

Задание №1

Сложность: [2]

- структурное [2];

Дешифратор 3 x 8 с разрешением.




Контрольная работа №1

Задание №1

Сложность: [2]

- структурное [2];

Дешифратор 3 x 8 с разрешением.



Контрольная работа №1

Задание №1

Сложность: [2]

- generic-


поведенческое [2];

```
1  -----
2  -- Decoder MxN with enable
3  -----
4  library IEEE;
5  use IEEE.STD_LOGIC_1164.ALL;
6  use IEEE.STD_LOGIC_UNSIGNED.ALL;
7
8  entity decoder_MxN_en is
9      Generic ( M : integer := 2 );
10     Port ( A : in  STD_LOGIC_VECTOR ( M-1 downto 0 );
11           EN : in  STD_LOGIC;
12           D : out STD_LOGIC_VECTOR ( 2**M-1 downto 0 ) );
13 end decoder_MxN_en;
```

```
15 architecture Gen_Behavioral of decoder_MxN_en is
16
17     begin
18         MAIN: process( A, EN )
19             variable fout : std_logic_vector( 2**M-1 downto 0 );
20             variable index: integer range 0 to 2**M-1;
21             begin
22                 index := conv_integer( A );
23                 for i in 0 to 2**M-1 loop
24                     if ( i = index ) then
25                         fout( i ) := EN;
26                     else
27                         fout(i) := '0';
28                     end if;
29                 end loop;
30                 D <= fout;
31             end process;
32 end Gen_Behavioral;
```

Контрольная работа №1

Задание №1



Контрольная работа №1

Задание №1

Сложность: [3]

- generic-
структурное [3];

```
1  -- AND-k gate
2  -----
3
4
5  library IEEE;
6  use IEEE.STD_LOGIC_1164.ALL;
7
8  entity xANDk is
9      Generic ( K : integer := 2 );
10     Port ( A : in  STD_LOGIC_VECTOR ( K-1 downto 0 );
11           F : out STD_LOGIC );
12 end xANDk;
13
14 architecture Behavioral of xANDk is
15 begin
16     Main: process( A )
17         variable fout : std_logic;
18         begin
19             fout := '1';
20             for i in 0 to K-1 loop
21                 fout := fout and A( i );
22             end loop;
23             F <= fout;
24         end process;
25 end Behavioral;
```

```
1  -- Decoder MxN with enable
2  -----
3
4  library IEEE;
5  use IEEE.STD_LOGIC_1164.ALL;
6  use IEEE.STD_LOGIC_UNSIGNED.ALL;
7
8  entity decoder_MxN_en is
9      Generic ( M : integer := 2 );
10     Port ( A : in  STD_LOGIC_VECTOR ( M-1 downto 0 );
11           EN : in  STD_LOGIC;
12           D : out STD_LOGIC_VECTOR ( 2**M-1 downto 0 ) );
13 end decoder_MxN_en;
```

```
1  -- Configurable NOTk
2  -----
3
4
5  library IEEE;
6  use IEEE.STD_LOGIC_1164.ALL;
7  use IEEE.STD_LOGIC_ARITH.ALL;
8
9  entity xNOTk is
10     Generic ( K : integer := 2;
11              MASK : integer := 0 );
12     Port ( A : in  STD_LOGIC_VECTOR ( K-1 downto 0 );
13           F : out STD_LOGIC_VECTOR ( K-1 downto 0 ) );
14 end xNOTk;
15
16 architecture Behavioral of xNOTk is
17     signal fmask : std_logic_vector( K-1 downto 0 );
18     begin
19         fmask <= conv_std_logic_vector( MASK, K );
20         Main: process( A )
21             begin
22                 for i in 0 to K-1 loop
23                     if ( fmask( i ) = '1' ) then
24                         F( i ) <= A( i );
25                     else
26                         F( i ) <= not A( i );
27                     end if;
28                 end loop;
29             end process;
30     end Behavioral;
```

Контрольная работа №1

Задание №1

Сложность: [3]

- generic-

структурное [3];


```
1  -----
2  -- Decoder MxN with enable
3  -----
4  library IEEE;
5  use IEEE.STD_LOGIC_1164.ALL;
6  use IEEE.STD_LOGIC_UNSIGNED.ALL;
7
8  entity decoder_MxN_en is
9      Generic ( M : integer := 2 );
10     Port ( A : in  STD_LOGIC_VECTOR ( M-1 downto 0 );
11           EN : in  STD_LOGIC;
12           D : out STD_LOGIC_VECTOR ( 2**M-1 downto 0 ) );
13 end decoder_MxN_en;
```

```
93 architecture Gen_Structural of decoder_MxN_en is
94     component xANDk is
95         Generic ( K : integer := 2 );
96         Port ( A : in  STD_LOGIC_VECTOR ( K-1 downto 0 );
97               F : out STD_LOGIC );
98     end component;
99     component xNOTk is
100
101         Generic ( K : integer := 2;
102                  MASK : integer := 0 );
103         Port ( A : in  STD_LOGIC_VECTOR ( K-1 downto 0 );
104               F : out STD_LOGIC_VECTOR ( K-1 downto 0 ) );
105     end component;
```

```
107 subtype slvM is std_logic_vector( M downto 0 );
108 type slvMxN is array ( integer range 0 to 2**M-1 ) of slvM;
109 signal connectMxN : slvMxN;
110 signal inputs : std_logic_vector( M downto 0 );
111 begin
112     inputs <= EN & A;
113     DECMxN: for i in 0 to 2**M-1 generate
114         NOTki: xNOTk generic map ( M+1, 2**M+i ) port map ( inputs, connectMxN( i ) );
115         ANDki: xANDk generic map ( M+1 ) port map ( connectMxN( i ), D( i ) );
116     end generate;
117 end Gen_Structural;
```



Контрольная работа №1

Задание №1 Generic M=2, RTL- схема



Контрольная работа №1

Задание №1 Generic M=1, RTL- и технологическая схема




Контрольная работа №1

Задание №2

Сложность: [1,2]

По заданной схеме разработать:

- синтезируемую VHDL-модель, для которой результат синтеза идентичен исходной схеме [1];
- функционально эквивалентную поведенческую VHDL-модель [2].




Дополнительные условия:

1. В случае структурного VHDL-описания **необходимо** спроектировать соответствующие компоненты.

Контрольная работа №1

Задание №2

```
1  -- Tri-state BUFFER
2
3
4
5
6  library IEEE;
7  use IEEE.STD_LOGIC_1164.ALL;
8
9  entity xTBUF is
10     Port ( A : in  STD_LOGIC;
11           T : in  STD_LOGIC;
12           F : out STD_LOGIC );
13 end xTBUF;
14
15 architecture Behavioral of xTBUF is
16 begin
17     F <= A when ( T = '1' ) else 'Z';
18 end Behavioral;
```




```
1  -- Inverter
2
3
4
5
6  library IEEE;
7  use IEEE.STD_LOGIC_1164.ALL;
8
9  entity xINV is
10     Port ( A : in  STD_LOGIC;
11           F : out STD_LOGIC );
12 end xINV;
13
14 architecture Behavioral of xINV is
15 begin
16     F <= not A;
17 end Behavioral;
```

Контрольная работа №1

Задание №2

```
1  -----
2  -- Task #2
3  -----
4
5  library IEEE;
6  use IEEE.STD_LOGIC_1164.ALL;
7
8  entity T2 is
9      Port ( A : in  STD_LOGIC;
10           B : in  STD_LOGIC;
11           C : out STD_LOGIC );
12 end T2;
13
14 architecture Structural of T2 is
15     component xINV is
16         Port ( A : in  STD_LOGIC;
17              F : out STD_LOGIC );
18     end component;
19     component xTBUF is
20         Port ( A : in  STD_LOGIC;
21              T : in  STD_LOGIC;
22              F : out STD_LOGIC );
23     end component;
24     signal S, nS, nA, ntA, tB : std_logic;
```





```
25 begin
26     U0: xINV    port map ( B, S );
27     U1: xINV    port map ( S, nS );
28     U2: xTBUF   port map ( B, nS, tB );
29     U3: xTBUF   port map ( nA, S, ntA );
30     U4: xINV    port map ( A, nA );
31
32     C <= ntA;
33     C <= tB;
34 end Structural;
```

Контрольная работа №1

Задание №2

Результат RTL-синтеза





Контрольная работа №1

Задание №2

B	A	C
0	0	1
0	1	0
1	0	1
1	1	1



$C \leq \text{not}(A \text{ and } (\text{not } B))$;



Контрольная работа №1

Задание №2 Результат RTL-синтеза

```
36 architecture Behavioral of T2 is
37   begin
38     C <= not( A and ( not B ) );
39   end Behavioral;
```



Контрольная работа №1

Задание №3


Сложность: [2]

По заданному фрагменту VHDL-описания представить результат RTL-синтеза (схему).

Дополнительные условия:

Объекты **a**, **b** и **c** являются одноразрядными портами типа **std_logic**.

```
...  
if b='0' then  
    c <= '0';  
    if a='1' then  
        c <= not d;  
    end if;  
end if;  
...
```



Контрольная работа №1

Задание №3

a	b	d	c(t+1)
0	0	0	0
0	0	1	0
0	1	0	c(t)
0	1	1	c(t)
1	0	0	1
1	0	1	0
1	1	0	c(t)
1	1	1	c(t)

...

if b='0' then

c <= '0';

if a='1' then

c <= not d;

end if ;


end if ;

...

1. Элемент памяти, D-защелка с разрешением, 'с' выход защелки.
2. 'b' входной порт управления записью в защелку, активный по низкому уровню.
3. 'a' и 'd' участвуют в формировании данных для записи в защелку.
Единственный минтерм: data <= a and not(d);


Контрольная работа №1

Задание №3 Результат RTL-синтеза



Контрольная работа №1

Задание №3 Результат технологического синтеза



Cell Properties

c_reg_i_1

I1	I0	O=I0 & !I1
0	0	0
0	1	1
1	0	0
1	1	0

data <= a and not(d);

Контрольная работа №1

Задание №4


Сложность: [3]

По заданному фрагменту VHDL-описания представить результат RTL-синтеза (схему).

Дополнительные условия:

Объекты **a**, **b** и **d** являются одноразрядными портами типа `std_logic`.

```
...  
if a='0' then  
    b<= not d;  
else  
    d<= not b;  
end if ;  
...
```



Контрольная работа №1


Задание №4

```
26 P0: process( a, d )
27   begin
28     if ( a= '0' ) then
29       b <= not d;
30     end if;
31   end process;
32
33 P1: process( a, b )
34   begin
35     if ( a= '1' ) then
36       d <= not b;
37     end if;
38   end process;
```

```
...
if a='0' then
    b<= not d;
else
    d<= not b;
end if ;
...
```

Контрольная работа №1


Задание №4 Результат RTL-синтеза



Контрольная работа №1

Задание №4

Результат технологического синтеза



Контрольная работа №1

Задание №5

Сложность: [2]

По заданной таблице составить поведенческое VHDL- описание библиотечной компоненты.

Дополнительные условия:

Все объекты **S**, **CE**, **D**, **C** и **Q** являются одноразрядными портами типа **std_logic** .

Inputs				Outputs
S	CE	D	C	Q
1	X	X	↑	1
0	0	X	X	No Change
0	1	D	↑	D

Контрольная работа №1

Задание №5

Inputs				Outputs
S	CE	D	C	Q
1	X	X	↑	1
0	0	X	X	No Change
0	1	D	↑	D


```
1  -----
2  -- Task #5
3  -----
4
5  library IEEE;
6  use IEEE.STD_LOGIC_1164.ALL;
7
8  entity T5 is
9      Port ( S   : in  STD_LOGIC;
10           CE  : in  STD_LOGIC;
11           D   : in  STD_LOGIC;
12           C   : in  STD_LOGIC;
13           Q   : out STD_LOGIC );
14 end T5;
```

```
16 architecture Behavioral of T5 is
17     signal dff : std_logic;
18 begin
19     Main: process( S, CE, D, C )
20     begin
21         if rising_edge( C ) then
22             if ( S = '1' ) then
23                 dff <= '1';
24             elsif ( CE = '1' ) then
25                 dff <= D;
26             end if;
27         end if;
28     end process;
29
30     Q <= dff;
31
32 end Behavioral;
```

Контрольная работа №1

Задание №5 Результат RTL-синтеза


Inputs				Outputs
S	CE	D	C	Q
1	X	X	↑	1
0	0	X	X	No Change
0	1	D	↑	D



Контрольная работа №1

Задание №5 Результат технологического синтеза

Inputs				Outputs
S	CE	D	C	Q
1	X	X	↑	1
0	0	X	X	No Change
0	1	D	↑	D



Контрольная работа №1


Задание №6

Сложность: [3]

По заданной временной диаграмме сигналов составить поведенческое VHDL- описание цифровой компоненты.


Дополнительные условия:

Все объекты `a_in` , `b_in` , `c_in` и `d_out` являются одноразрядными портами типа `std_logic` .



Контрольная работа №1

Задание №6



```
1  -----  
2  -- Task#6  
3  -----  
4  
5  library IEEE;  
6  use IEEE.STD_LOGIC_1164.ALL;  
7  
8  entity T6 is  
9      Port ( a_in  : in  STD_LOGIC;  -- System Clock (Rising Edge)  
10           b_in  : in  STD_LOGIC;  -- Clear (Asynchronous)  
11           c_in  : in  STD_LOGIC;  -- Toggle Control  
12           d_out : out STD_LOGIC); -- Data output  
13 end T6;
```



Контрольная работа №1

Задание №6

```
15 ⊞ architecture Behavioral of T6 is
16   signal tff_reg: std_logic;
17   signal tff_dat: std_logic;
18   begin
19   ⊞   Main: process( a_in, b_in, c_in, tff_dat )
20       begin
21   ⊞       if( b_in = '1' ) then
22           tff_reg <= '0';
23       elsif rising_edge( a_in ) then
24   ⊞       if( c_in = '1' ) then
25           tff_reg <= tff_dat;
26   ⊞       end if;
27   ⊞       end if;
28   ⊞   end process;
29
30       tff_dat <= not tff_reg;
31       d_out  <= tff_reg;
32   ⊞ end Behavioral;
```

Контрольная работа №1

Задание №6 Результат RTL-синтеза



Контрольная работа №1

Задание №7

Сложность: [4]

По заданной таблице переходов составить поведенческое VHDL-описание цифровой компоненты. Представить результат синтеза.

Дополнительные условия:

Все объекты **CLR**, **D**, **CLK** и **Q** являются одноразрядными портами типа **std_logic**.

CLR	D(t)	D(t-1)	CLK	Q(t)
1	X	X	X	0
0	0	0	↑	0
0	1	1	↑	1
0	0	1	↑	Z
0	1	0	↑	Z
0	X	X	0	Q(t-1)
0	X	X	1	Q(t-1)

Контрольная работа №1

Задание №7

```
1  -----
2  -- Task #7
3  -----
4
5  library IEEE;
6  use IEEE.STD_LOGIC_1164.ALL;
7
8  entity T7 is
9      Port ( CLR : in  STD_LOGIC;
10           CLK  : in  STD_LOGIC;
11           D    : in  STD_LOGIC;
12           Q    : out STD_LOGIC );
13 end T7;
14
15 architecture Behavioral of T7 is
16     signal sreg : std_logic_vector(1 downto 0);
17     signal sdat : std_logic_vector(1 downto 0);
18     signal t    : std_logic;
```

```
19     begin
20         DFFS: process( CLR, CLK, D, sdat )
21         begin
22             if ( CLR = '1' ) then
23                 sreg <= "00";
24             elsif rising_edge( CLK ) then
25                 sreg <= sdat;
26             end if;
27         end process;
28
29         sdat <= D & sreg( 1 );
30         t <= sreg( 1 ) xnor sreg( 0 );
31
32         Q <= sreg(0) when ( t = '1' ) else 'Z';
33
34     end Behavioral;
```

Контрольная работа №1

Задание №7 Результат RTL-синтеза

