Elektronika MK-56

Электроника МК-56

Manual de Referencia Técnica y Microarquitectura

Especificación Formal de Hardware, Pila RPN, Opcodes y Control de Flujo

Documento Normativo para Desarrollo de Software Retroinformático:
Compiladores, Ensambladores, Desensambladores y Máquinas Virtuales

Familia de Computación:	URSS B3-34 / MK-54 / MK-56 / MK-61
Arquitectura de CPU:	Serie K145 en tecnología PMOS
Modelo Operativo:	Notación Polaca Inversa (*ПОЛИЗ*)
Capacidad de Memoria:	98 pasos de programa, 14 registros de datos
Fecha de Publicación:	Octubre 2026

Documentación basada en el manual oficial técnico del fabricante de la URSS (*Инструкция по эксплуатации*)
Traducción técnica, análisis de microarquitectura y diagramación en LaTeX.

Índice

1. Arquitectura y Pila **2**
1.1. Contexto Histórico y Circuitería Base . . . 2
1.2. Formato de Números y Visualización (VFD) . . . 2
1.3. Arquitectura de la Pila RPN (*ПОЛИЗ*) . . . 3
1.3.1. Definición de Registros . . . 3
1.4. Dinámica de Transición de Estados de la Pila . . . 3
1.4.1. A. Introducción de Datos y Duplicación: `В↑` (*Ввод в стек* / Enter) . . . 3
1.4.2. B. Intercambio de la Cima y Sub-cima: ↔ (*Обмен X и Y* / Swap) . . . 4
1.4.3. C. Rotación Circular Descendente: `F` ↻ (*Кольцевое перемещение*) . . . 4
1.4.4. D. Borrado del Acumulador: `Cx` (*Сброс X* / Clear X) . . . 4
1.4.5. E. Reducción en Operaciones Diádicas (+, −, ×, ÷) . . . 4
1.4.6. F. Pila de Retorno de Subrutinas (*Стек возврата*) . . . 4

2. Mapa de Memoria y Registros **5**
2.1. Memoria de Programa (*ОЗУ команд*) . . . 5
2.1.1. Modos Operativos de la Máquina . . . 5
2.2. Registros de Datos Direccionables (*Адресуемые регистры*) . . . 5
2.3. Modos de Direccionamiento de Memoria . . . 6

3. Repertorio de Instrucciones (Opcodes) **7**
3.1. Convención de Mapeo Hexadecimal en el Tubo VFD . . . 7
3.2. Tabla Oficial de Opcodes (Таблица 4) . . . 7

4. Control de Flujo y Saltos **10**
4.1. Salto Incondicional Directo: `БП` (*Безусловный переход*) . . . 10
4.2. Llamadas y Retornos de Subrutina: `ПП` y `В/О` . . . 10
4.3. Semántica Invertida de los Saltos Condicionales Directos . . . 10
4.3.1. Catálogo Formal de Condiciones Directas . . . 11
4.3.2. Patrón Canónico de Generación de Código para Compiladores . . . 11
4.4. Contadores Automáticos de Bucle: `F L0`, `F L1`, `F L2`, `F L3` . . . 11
4.5. Saltos Indirectos y Polimorfismo Dinámico . . . 12

5. Resumen de Especificaciones para el Desarrollador del Compilador **13**
5.1. Guía Práctica para la Generación de Código Intermedio (IR) . . . 13

1. Arquitectura y Pila

1.1. Contexto Histórico y Circuitería Base

La calculadora **Elektronika MK-56** (*Электроника МК-56*) es la variante de sobremesa (alimentada por red eléctrica de 220 V AC, 50 Hz) de la célebre familia de calculadoras microprogramables de segunda generación fabricadas en la Unión Soviética. Comparte microarquitectura, repertorio de instrucciones binarias y temporización con los modelos portátiles de bolsillo **Elektronika B3-34** (*Электроника Б3-34*) y **Elektronika MK-54** (*Электроника МК-54*).

El subsistema computacional está implementado mediante un conjunto de circuitos integrados LSI de alta densidad en tecnología PMOS pertenecientes a la **serie K145** (*серия К145*):

- **D4 (*К145ИК1302* / K145IK1302):** Microprocesador principal de control, secuenciador y decodificador de teclado. Gestiona el ciclo de instrucción (fetch-decode-execute), el barrido del teclado, el refresco del tubo de visualización y el direccionamiento de la memoria de programa.
- **D5 (*К145ИК1303* / K145IK1303):** Coprocesador aritmético y evaluador de funciones trascendentes. Implementa mediante microcódigo los algoritmos CORDIC y desarrollos en serie para trigonometría, logaritmos y funciones exponenciales.
- **D6 y D7 (*К145ИР2* / K145IR2):** Registros dinámicos de desplazamiento / líneas de retardo de 1008 bits cada uno. Almacenan en serie los 14 registros de datos direccionables, los 4 niveles de la pila operativa y el registro de la pila de subrutinas.
- **D8 (*К145АП1* / K145AP1):** Generador de reloj multifásico y generador de pulsos de sincronización para la lógica PMOS dinámica.
- **D1, D2, D3 (*К161ПП1* / *К161КН1* / Serie K161):** Llaves conmutadoras y excitadores de alta tensión para polarizar las rejillas y ánodos fosfóricos del tubo fluorescente.

1.2. Formato de Números y Visualización (VFD)

La salida de datos se efectúa a través de un tubo indicador fluorescente de vacío (*VFD - вакуумно-люминесцентный индикатор*) de color verde esmeralda con 12 posiciones de dígitos físicos:

- **Mantisa:** 8 dígitos decimales significativos más un dígito para el signo.
- **Exponente:** 2 dígitos decimales más un dígito para el signo del exponente.
- **Rango dinámico de representación numérica:**

$$\pm 1 \cdot 10^{-99} \leq |x| \leq 9{,}9999999 \cdot 10^{99}$$

- **Conmutación entre Coma Fija y Coma Flotante:**
  - Cuando el valor absoluto se halla comprendido en el intervalo $[10^{-7}, 10^{8} - 1]$, la máquina lo visualiza en punto fijo natural con el separador decimal colocado en la columna correspondiente.
  - Para magnitudes fuera de dicho rango, o de manera explícita tras pulsar la tecla ВП (*Ввод Порядка* – Entrada de Orden), el visualizador conmuta a notación científica:

$$\pm M{,}MMMMMMM \quad \pm EE$$

- **Condición de Error y Desbordamiento:** Cuando se produce una indeterminación matemática (división por cero, raíz de número negativo, logaritmo no positivo) o el exponente resultante excede $+99$, la máquina suspende la ejecución automática y muestra la palabra mnemónica ЕГГОГ (interpretación visual con dígitos de 7 segmentos del término anglosajón *ERROR*).

1.3. Arquitectura de la Pila RPN (*ПОЛИЗ*)

La máquina procesa todas sus operaciones matemáticas mediante la Notación Polaca Inversa (en ruso: *ПОЛИЗ – Польская Инверсная Запись*). La pila de operandos está compuesta por **4 niveles activos** (X, Y, Z, T) y un **registro de respaldo** (X_1):




Figura 1: Arquitectura de la Pila Operativa RPN (*ПОЛИЗ*), registro de respaldo X_1 y visualizador VFD.

1.3.1. Definición de Registros

1. **Registro X (*Регистр X*):** Cima de la pila (*Вершина стека*). Su valor es el único mostrado en pantalla. Ejerce el rol de acumulador por defecto para funciones unarias y destino de operaciones binarias.
2. **Registro Y (*Регистр Y*):** Sub-cima. Constituye el primer operando (operando izquierdo) en operaciones diádicas: $Y \odot X$.
3. **Registro Z (*Регистр Z*):** Almacenamiento intermedio de tercer nivel.
4. **Registro T (*Регистр T*):** Nivel superior de la pila.
5. **Registro X_1 (*Регистр X_1 / Предыдущий результат*):** Registro desacoplado de copia sombra. Preserva automáticamente el contenido previo de X antes de ejecutar cualquier operación aritmética binaria o función trascendente. Puede recuperarse en X mediante F Bx (*Восстановление X*).

1.4. Dinámica de Transición de Estados de la Pila

1.4.1. A. Introducción de Datos y Duplicación: B↑ (*Ввод в стек* / Enter)

La pulsación de la tecla física B↑ empuja los niveles de la pila hacia arriba:

$$\begin{pmatrix} X \\ Y \\ Z \\ T \end{pmatrix} \xrightarrow{\text{B}\uparrow} \begin{pmatrix} X \\ X \\ Y \\ Z \end{pmatrix}$$

El contenido de X se copia íntegro en Y. El antiguo contenido de T se descarta. El registro X queda disponible para recibir los dígitos del siguiente operando sin perder el primer valor.

1.4.2. B. Intercambio de la Cima y Sub-cima: ↔ (*Обмен X и Y* / Swap)

Conmuta el valor de los registros X e Y sin alterar los niveles Z y T:

$$\begin{pmatrix} X \\ Y \\ Z \\ T \end{pmatrix} \xrightarrow{\leftrightarrow} \begin{pmatrix} Y \\ X \\ Z \\ T \end{pmatrix}$$

1.4.3. C. Rotación Circular Descendente: F ↻ (*Кольцевое перемещение*)

Realiza un desplazamiento cíclico descendente de los cuatro registros de la pila:

$$\begin{pmatrix} X \\ Y \\ Z \\ T \end{pmatrix} \xrightarrow{\text{F}\,\circlearrowleft} \begin{pmatrix} Y \\ Z \\ T \\ X \end{pmatrix}$$

Cuatro rotaciones consecutivas (F ↻ $\times 4$) retornan la pila exactamente a su configuración inicial.

1.4.4. D. Borrado del Acumulador: Cx (*Сброс X* / Clear X)

Pone a cero la cima de la pila sin perturbar el contenido ni la altura de los registros Y, Z y T:

$$\begin{pmatrix} X \\ Y \\ Z \\ T \end{pmatrix} \xrightarrow{\text{Cx}} \begin{pmatrix} 0 \\ Y \\ Z \\ T \end{pmatrix}$$

1.4.5. E. Reducción en Operaciones Diádicas ($+$, $-$, $\times$, $\div$)

En las operaciones aritméticas binarias ($Y \odot X$):

1. El operando X se almacena en el registro de respaldo X_1 ($X_1 \leftarrow X$).
2. El resultado del cálculo se deposita en X ($X \leftarrow Y \odot X$).
3. El nivel Z cae a Y ($Y \leftarrow Z$).
4. El nivel T cae a Z ($Z \leftarrow T$).
5. El nivel T **se preserva y duplica** ($T \leftarrow T$). Esta replicación de T es una firma de diseño de los chips PMOS soviéticos.

$$\begin{pmatrix} X \\ Y \\ Z \\ T \end{pmatrix} \xrightarrow{+,\,-,\,\times,\,\div} \begin{pmatrix} Y \odot X \\ Z \\ T \\ T \end{pmatrix}, \qquad X_1 \leftarrow X$$

1.4.6. F. Pila de Retorno de Subrutinas (*Стек возврата*)

El procesador microprogramado K145IK1302 cuenta con una **pila hardware LIFO independiente de 5 niveles** dedicada a direcciones de retorno:

- Cada instrucción ПП apila la dirección de retorno ($PC + 2$).
- Cada instrucción B/O desapila la dirección superior y ramifica hacia ella.
- **Límite de Anidamiento:** Si se efectúan más de 5 llamadas consecutivas sin retorno, se produce un desbordamiento circular perdiéndose la dirección más remota.

2. Mapa de Memoria y Registros

2.1. Memoria de Programa (*ОЗУ команд*)

- **Capacidad Total:** 98 pasos de programa.
- **Espacio de Direccionamiento:** Decimal lineal de dos dígitos: `00` a `97`.
- **Formato de Instrucción:** Tamaño de 1 byte por paso. Las operaciones con argumento de dirección ocupan dos pasos contiguos:
  - Paso N: Opcode de salto o bifurcación (ej. `51` para `БП`).
  - Paso $N+1$: Dirección numérica decimal de destino (ej. `25`).

2.1.1. Modos Operativos de la Máquina

1. **Modo Automático / Ejecución (*АВТ* / `F АВТ` o interruptor *Р*):** Modo en el que el secuenciador ejecuta el código almacenado secuencialmente al pulsar `С/П` (*Старт/Пуск*).
2. **Modo Programación (*ПРГ* / `F ПРГ` o interruptor *ПРГ*):** Modo de edición directa de la memoria RAM. El visualizador VFD muestra el formato:

   AA CC

   Donde **AA** representa la dirección de memoria activa (`00` a `97`) y **CC** el código de operación almacenado. Las teclas `ШГ` $\rightarrow$ y `ШГ` $\leftarrow$ permiten desplazarse hacia adelante o hacia atrás en el programa paso a paso.

2.2. Registros de Datos Direccionables (*Адресуемые регистры*)

La máquina provee **14 registros de memoria en RAM dinámica**, identificados unívocamente:

$$RG0, RG1, RG2, RG3, RG4, RG5, RG6, RG7, RG8, RG9, RGa, RGb, RGc, RGd$$

Cada registro contiene un número completo en coma flotante (8 dígitos de mantisa y 2 de exponente con signos respectivos).

Registro	Tecla	Comportamiento en Modo Indirecto (`К`)	Uso Común
$RG0$	`0`	Autodecremento en 1 ($RG0 \leftarrow RG0 - 1$)	Contador bucle / Puntero desc.
$RG1$	`1`	Autodecremento en 1 ($RG1 \leftarrow RG1 - 1$)	Contador bucle / Puntero desc.
$RG2$	`2`	Autodecremento en 1 ($RG2 \leftarrow RG2 - 1$)	Contador bucle / Puntero desc.
$RG3$	`3`	Autodecremento en 1 ($RG3 \leftarrow RG3 - 1$)	Contador bucle / Puntero desc.
$RG4$	`4`	Autoincremento en 1 ($RG4 \leftarrow RG4 + 1$)	Puntero de memoria asc.
$RG5$	`5`	Autoincremento en 1 ($RG5 \leftarrow RG5 + 1$)	Puntero de memoria asc.
$RG6$	`6`	Autoincremento en 1 ($RG6 \leftarrow RG6 + 1$)	Puntero de memoria asc.
$RG7$	`7`	Sin modificación automática ($RG7 \leftarrow RG7$)	Registro general de datos
$RG8$	`8`	Sin modificación automática ($RG8 \leftarrow RG8$)	Registro general de datos
$RG9$	`9`	Sin modificación automática ($RG9 \leftarrow RG9$)	Registro general de datos
RGa	`.` (a)	Sin modificación automática ($RGa \leftarrow RGa$)	Registro general de datos
RGb	`/-/` (b)	Sin modificación automática ($RGb \leftarrow RGb$)	Registro general de datos
RGc	`ВП` (c)	Sin modificación automática ($RGc \leftarrow RGc$)	Registro general de datos
RGd	`Cx` (d)	Sin modificación automática ($RGd \leftarrow RGd$)	Registro general de datos

2.3. Modos de Direccionamiento de Memoria

1. **Direccionamiento Directo:**
   - **Almacenar:** X→П $[R]$ (*Запись X в регистр*). Copia el valor del acumulador X en el registro R ($0 \leq R \leq d$). El contenido de X permanece inalterado.
   - **Recuperar:** П→X $[R]$ (*Вызов из регистра в X*). Copia el contenido del registro R en X, empujando previamente la pila hacia arriba.
2. **Direccionamiento Indirecto (Prefijo К):**
   - **Escritura Indirecta:** К X→П $[R]$. Utiliza la parte entera de R como dirección del registro destino final.
   - **Lectura Indirecta:** К П→X $[R]$. Utiliza la parte entera de R como dirección del registro origen y copia su contenido a X.

Regla Crítica de Modificación Automática en Acceso Indirecto

Antes de ejecutar la transferencia física o el salto indirecto con el prefijo К:

- Si $R \in \{0, 1, 2, 3\}$: Se resta 1 al registro puntero ($R \leftarrow R - 1$).
- Si $R \in \{4, 5, 6\}$: Se suma 1 al registro puntero ($R \leftarrow R + 1$).
- Si $R \in \{7, 8, 9, a, b, c, d\}$: El valor de R no se altera.

3. Repertorio de Instrucciones (Opcodes)

La siguiente relación compila la totalidad del catálogo de instrucciones de la Elektronika MK-56 según la especificación técnica oficial del fabricante (**Tabla 4 del manual de fábrica**).

3.1. Convención de Mapeo Hexadecimal en el Tubo VFD

Los circuitos integrados K145IK1302 representan los nibbles hexadecimales en el visualizador de 7 segmentos de acuerdo con el estándar soviético:

Nibble Hex	Glifo en VFD	Significado / Segmentos Iluminados
`0x0` – `0x9`	`0` – `9`	Dígitos decimales estándar
`0xA` (10)	`-`	Segmento central horizontal (gión)
`0xB` (11)	`L`	Segmentos vertical inferior e inferior horizontal (L mayúscula)
`0xC` (12)	`C`	Segmentos superior, vertical superior/inferior e inferior (C mayúscula)
`0xD` (13)	`Г`	Letra cirílica Gamma (segmento superior y vertical izquierdo)
`0xE` (14)	`E`	Letra E mayúscula
`0xF` (15)	*blanco*	Dígito completamente apagado




Рис. 2

Figura 2: Disposición física y simbología de las teclas de la Elektronika MK-56 (Figura 2 del manual técnico oficial de fábrica).

3.2. Tabla Oficial de Opcodes (Таблица 4)

Tecla (Cirílico)	Nombre en Español	VFD	Hex	Semántica Formal y Efecto en la Pila
0	Cero	00	0x00	Carga el dígito literal 0 en el acumulador X
1	Uno	01	0x01	Carga el dígito literal 1 en el acumulador X
2	Dos	02	0x02	Carga el dígito literal 2 en el acumulador X
3	Tres	03	0x03	Carga el dígito literal 3 en el acumulador X
4	Cuatro	04	0x04	Carga el dígito literal 4 en el acumulador X
5	Cinco	05	0x05	Carga el dígito literal 5 en el acumulador X
6	Seis	06	0x06	Carga el dígito literal 6 en el acumulador X
7	Siete	07	0x07	Carga el dígito literal 7 en el acumulador X
8	Ocho	08	0x08	Carga el dígito literal 8 en el acumulador X
9	Nueve	09	0x09	Carga el dígito literal 9 en el acumulador X
.	Punto decimal	0-	0x0A	Fija el punto decimal de la mantisa activa
/-/	Cambio de signo	0L	0x0B	Invierte el signo del acumulador: $X \leftarrow -X$
ВП	Entrada de orden	0C	0x0C	Conmuta al modo de introducción del exponente
Cx	Borrar X	0Г	0x0D	Limpia el acumulador: $X \leftarrow 0$; pila inalterada
В↑	Enter / Pila	0E	0x0E	Empuja pila: $X \to Y, Y \to Z, Z \to T$; conserva X
+	Suma	10	0x10	$X \leftarrow Y + X;\ Z \to Y;\ T \to Z;\ X_1 \leftarrow X$
-	Resta	11	0x11	$X \leftarrow Y - X;\ Z \to Y;\ T \to Z;\ X_1 \leftarrow X$
×	Multiplicación	12	0x12	$X \leftarrow Y \times X;\ Z \to Y;\ T \to Z;\ X_1 \leftarrow X$
÷	División	13	0x13	$X \leftarrow Y/X;\ Z \to Y;\ T \to Z;\ X_1 \leftarrow X$ ($X \neq 0$)
↔	Intercambio X-Y	14	0x14	Swap: $X \leftrightarrow Y$; registros Z y T inalterados
F 10^x	Potencia de 10	15	0x15	$X \leftarrow 10^X;\ X_1 \leftarrow X$
F e^x	Exponencial	16	0x16	$X \leftarrow e^X;\ X_1 \leftarrow X$
F lg	Logaritmo base 10	17	0x17	$X \leftarrow \log_{10}(X);\ X_1 \leftarrow X$ ($X > 0$)
F ln	Logaritmo natural	18	0x18	$X \leftarrow \ln(X);\ X_1 \leftarrow X$ ($X > 0$)
F arcsin	Arco seno	19	0x19	$X \leftarrow \arcsin(X);\ X_1 \leftarrow X$ ($\lvert X\rvert \leq 1$)
F arccos	Arco coseno	1-	0x1A	$X \leftarrow \arccos(X);\ X_1 \leftarrow X$ ($\lvert X\rvert \leq 1$)
F arctg	Arco tangente	1L	0x1B	$X \leftarrow \arctan(X);\ X_1 \leftarrow X$
F sin	Seno	1C	0x1C	$X \leftarrow \sin(X)$; unidad según conmutador angular
F cos	Coseno	1Г	0x1D	$X \leftarrow \cos(X)$; unidad según conmutador angular
F tg	Tangente	1E	0x1E	$X \leftarrow \tan(X)$; unidad según conmutador angular
F π	Constante Pi	20	0x20	Carga $\pi \approx 3{,}1415926$ en X; empuja la pila
F $\sqrt{x}$	Raíz cuadrada	21	0x21	$X \leftarrow \sqrt{X};\ X_1 \leftarrow X$ ($X \geq 0$)
F x^2	Cuadrado	22	0x22	$X \leftarrow X^2;\ X_1 \leftarrow X$
F 1/x	Inverso	23	0x23	$X \leftarrow 1/X;\ X_1 \leftarrow X$ ($X \neq 0$)
F x^y	Potencia arbitraria	24	0x24	$X \leftarrow Y^X;\ Z \to Y;\ T \to Z;\ X_1 \leftarrow X$
x→П 0	Guardar en RG0	40	0x40	$RG0 \leftarrow X$; acumulador X inalterado
x→П 1	Guardar en RG1	41	0x41	$RG1 \leftarrow X$; acumulador X inalterado
x→П 2	Guardar en RG2	42	0x42	$RG2 \leftarrow X$; acumulador X inalterado
x→П 3	Guardar en RG3	43	0x43	$RG3 \leftarrow X$; acumulador X inalterado
x→П 4	Guardar en RG4	44	0x44	$RG4 \leftarrow X$; acumulador X inalterado
x→П 5	Guardar en RG5	45	0x45	$RG5 \leftarrow X$; acumulador X inalterado
x→П 6	Guardar en RG6	46	0x46	$RG6 \leftarrow X$; acumulador X inalterado
x→П 7	Guardar en RG7	47	0x47	$RG7 \leftarrow X$; acumulador X inalterado
x→П 8	Guardar en RG8	48	0x48	$RG8 \leftarrow X$; acumulador X inalterado
x→П 9	Guardar en RG9	49	0x49	$RG9 \leftarrow X$; acumulador X inalterado
x→П a	Guardar en RGa	4-	0x4A	$RGa \leftarrow X$; acumulador X inalterado
x→П b	Guardar en RGb	4L	0x4B	$RGb \leftarrow X$; acumulador X inalterado
x→П c	Guardar en RGc	4C	0x4C	$RGc \leftarrow X$; acumulador X inalterado
x→П d	Guardar en RGd	4Г	0x4D	$RGd \leftarrow X$; acumulador X inalterado
С/П	Start / Stop	50	0x50	Detiene o reanuda la ejecución en modo automático
БП	Salto incondicional	51	0x51	Bifurcación absoluta: $PC \leftarrow$ byte inmediato $(N+1)$
В/О	Retorno / Origen	52	0x52	Retorno subrutina ($PC \leftarrow$ pop) o resetea a 00

Tecla (Cirílico)	Nombre en Español	VFD	Hex	Semántica Formal y Efecto en la Pila
ПП	Llamada subrutina	53	0x53	Apila $PC+2$ en stack retorno; $PC \leftarrow$ byte $(N+1)$
К НОП	No Operación	54	0x54	NOP: No ejecuta cambios; avanza a $PC+1$
F x≠0	Salto si $X \neq 0$	57	0x57	**Invertido:** Si $X = 0 \Rightarrow$ salta a $N+1$; Si $X \neq 0 \Rightarrow PC+2$
F L2	Bucle contador RG2	58	0x58	$RG2 \leftarrow RG2 - 1$; Si $RG2 \neq 0 \Rightarrow$ salta; Si $0 \Rightarrow PC+2$
F x≥0	Salto si $X \geq 0$	59	0x59	**Invertido:** Si $X < 0 \Rightarrow$ salta a $N+1$; Si $X \geq 0 \Rightarrow PC+2$
F L3	Bucle contador RG3	5-	0x5A	$RG3 \leftarrow RG3 - 1$; Si $RG3 \neq 0 \Rightarrow$ salta; Si $0 \Rightarrow PC+2$
F L1	Bucle contador RG1	5L	0x5B	$RG1 \leftarrow RG1 - 1$; Si $RG1 \neq 0 \Rightarrow$ salta; Si $0 \Rightarrow PC+2$
F x<0	Salto si $X < 0$	5C	0x5C	**Invertido:** Si $X \geq 0 \Rightarrow$ salta a $N+1$; Si $X < 0 \Rightarrow PC+2$
F L0	Bucle contador RG0	5Г	0x5D	$RG0 \leftarrow RG0 - 1$; Si $RG0 \neq 0 \Rightarrow$ salta; Si $0 \Rightarrow PC+2$
F x=0	Salto si $X = 0$	5E	0x5E	**Invertido:** Si $X \neq 0 \Rightarrow$ salta a $N+1$; Si $X = 0 \Rightarrow PC+2$
П→x 0	Leer de RG0	60	0x60	Carga $RG0$ en X; empuja previamente la pila
П→x 1	Leer de RG1	61	0x61	Carga $RG1$ en X; empuja previamente la pila
П→x 2	Leer de RG2	62	0x62	Carga $RG2$ en X; empuja previamente la pila
П→x 3	Leer de RG3	63	0x63	Carga $RG3$ en X; empuja previamente la pila
П→x 4	Leer de RG4	64	0x64	Carga $RG4$ en X; empuja previamente la pila
П→x 5	Leer de RG5	65	0x65	Carga $RG5$ en X; empuja previamente la pila
П→x 6	Leer de RG6	66	0x66	Carga $RG6$ en X; empuja previamente la pila
П→x 7	Leer de RG7	67	0x67	Carga $RG7$ en X; empuja previamente la pila
П→x 8	Leer de RG8	68	0x68	Carga $RG8$ en X; empuja previamente la pila
П→x 9	Leer de RG9	69	0x69	Carga $RG9$ en X; empuja previamente la pila
П→x a	Leer de RGa	6-	0x6A	Carga RGa en X; empuja previamente la pila
П→x b	Leer de RGb	6L	0x6B	Carga RGb en X; empuja previamente la pila
П→x c	Leer de RGc	6C	0x6C	Carga RGc en X; empuja previamente la pila
П→x d	Leer de RGd	6Г	0x6D	Carga RGd en X; empuja previamente la pila
К x≠0 [R]	Salto cond. ind.	70–7Г	0x70–0x7D	Test indirecto $X \neq 0$ vía $RG0..RGd$
К БП [R]	Salto incond. ind.	80–8Г	0x80–0x8D	Salto indirecto incondicional a dir. en R
К x≥0 [R]	Salto cond. ind.	90–9Г	0x90–0x9D	Test indirecto $X \geq 0$ vía $RG0..RGd$
К ПП [R]	Subrutina ind.	-0–-Г	0xA0–0xAD	Llamada indirecta a subrutina vía $RG0..RGd$
К x→П [R]	Escritura ind.	L0–LГ	0xB0–0xBD	Almacenamiento indirecto en reg. apuntado por R
К x<0 [R]	Salto cond. ind.	C0–CГ	0xC0–0xCD	Test indirecto $X < 0$ vía $RG0..RGd$
К П→x [R]	Lectura ind.	Г0–ГГ	0xD0–0xDD	Carga indirecta desde reg. apuntado por R
К x=0 [R]	Salto cond. ind.	E0–EГ	0xE0–0xED	Test indirecto $X = 0$ vía $RG0..RGd$

4. Control de Flujo y Saltos

4.1. Salto Incondicional Directo: БП (*Безусловный переход*)

Instrucción codificada en 2 pasos secuenciales de memoria:

- **Paso N:** Opcode `51` (БП).
- **Paso $N+1$:** Dirección decimal absoluta de destino (00 a 97).

El secuenciador asigna la dirección al contador de programa: $PC \leftarrow$ Destino.

4.2. Llamadas y Retornos de Subrutina: ПП y В/О

- **Llamada a Subrutina (ПП – *Переход к подпрограмме*):** Ocupa 2 pasos (`53` seguido de la dirección). Empuja la dirección de retorno ($PC + 2$) en la pila hardware de subrutinas (capacidad: 5 niveles) y transfiere el flujo a la subrutina.
- **Retorno de Subrutina (В/О – *Возврат / Отмена*):** Instrucción de 1 solo paso (`52`). Extrae la dirección superior de la pila hardware de subrutinas y transfiere el control a ella.
- **Comportamiento en Nivel Raíz:** Si la pila de retorno está vacía (código fuera de subrutina), la instrucción `В/О` reinicia el contador de programa a la dirección `00` ($PC \leftarrow 00$).

4.3. Semántica Invertida de los Saltos Condicionales Directos

Peculiaridad de la Arquitectura B3-34 / MK-56: Lógica Invertida

A diferencia de arquitecturas tradicionales como x86 o ARM, donde una instrucción salta cuando la condición evaluada es verdadera:

La Elektronika MK-56 SALTA ÚNICAMENTE SI LA CONDICIÓN ES FALSA (*условие НЕ выполняется*).

Si la condición es **VERDADERA**, la máquina **ignora la dirección de salto** y continúa la ejecución lineal en la instrucción siguiente al byte de salto ($PC \leftarrow N + 2$).



Figura 3: Diagrama de flujo de la lógica invertida de bifurcaciones condicionales en la Elektronika MK-56.

4.3.1. Catálogo Formal de Condiciones Directas

1. `F x=0` (**Opcode `5E`**):
   - Si $X \neq 0$ (Falso): **Salta** a la dirección de memoria en $N + 1$.
   - Si $X = 0$ (Verdadero): **No salta**; continúa la ejecución secuencial en $N + 2$.
2. `F x≠0` (**Opcode `57`**):
   - Si $X = 0$ (Falso): **Salta** a la dirección de memoria en $N + 1$.
   - Si $X \neq 0$ (Verdadero): **No salta**; continúa en $N + 2$.
3. `F x≥0` (**Opcode `59`**):
   - Si $X < 0$ (Falso): **Salta** a la dirección de memoria en $N + 1$.
   - Si $X \geq 0$ (Verdadero): **No salta**; continúa en $N + 2$.
4. `F x<0` (**Opcode `5C`**):
   - Si $X \geq 0$ (Falso): **Salta** a la dirección de memoria en $N + 1$.
   - Si $X < 0$ (Verdadero): **No salta**; continúa en $N + 2$.

4.3.2. Patrón Canónico de Generación de Código para Compiladores

Para traducir una estructura condicional de alto nivel del tipo:

```
if (X == 0) { ThenBlock } else { ElseBlock }
```

```
; En paso N:
F x=0           ; Opcode 5E: Salta a else si X != 0
etiqueta_else   ; Dirección del bloque Else (paso N+1)
; Aquí inicia ThenBlock (se ejecuta si X == 0)
...
БП              ; Opcode 51: Salta incondicionalmente bloque Else
etiqueta_fin    ; Dirección de salida
etiqueta_else:
; Aquí inicia ElseBlock (alcanzado si X != 0)
...
etiqueta_fin:
```

4.4. Contadores Automáticos de Bucle: `F L0`, `F L1`, `F L2`, `F L3`

Instrucciones optimizadas de hardware en 2 pasos para bucles de iteración con decremento automático:

- **Opcodes de Bucle:** `F L0` → `5Г` ($RG0$); `F L1` → `5L` ($RG1$); `F L2` → `58` ($RG2$); `F L3` → `5-` ($RG3$).
- **Mecanismo de Ejecución:**
  1. Decrementa en 1 la parte entera del registro contador:
  $$RGk \leftarrow RGk - 1 \qquad (k \in \{0, 1, 2, 3\})$$
  2. Evalúa el valor resultante en RGk:
     - **Si** $RGk \neq 0$**:** El bucle prosigue; bifurca a la dirección indicada en el paso $N + 1$ ($PC \leftarrow$ Destino).
     - **Si** $RGk = 0$**:** El bucle ha finalizado; continúa en el paso $N + 2$ ($PC \leftarrow N + 2$).




Figura 4: Diagrama de ciclo de control para las instrucciones de bucle por hardware (`F Lk`).

4.5. Saltos Indirectos y Polimorfismo Dinámico

La máquina permite transferencias de control donde la dirección destino se obtiene dinámicamente desde un registro de datos. Ocupan **un solo byte** en la memoria de programa:

- **Salto incondicional indirecto:** `K БП [R]` (Opcodes `80` a `8Г`). Modifica R (si $R \leq 6$) y ramifica a la dirección contenida en R.
- **Subrutina indirecta:** `K ПП [R]` (Opcodes `-0` a `-Г`). Apila la dirección de retorno ($PC+1$), modifica R y bifurca.
- **Bifurcaciones condicionales indirectas:** `K x=0`, `K x≠0`, `K x≥0`, `K x<0`. Evalúan la condición en X; si la condición es falsa, modifican R y saltan a la dirección en R. Si es verdadera, avanzan a $PC+1$ sin alterar R.

5. Resumen de Especificaciones para el Desarrollador del Compilador

Parámetro de Arquitectura	Valor / Especificación Técnica
Modelo de Computación	Pila RPN (*ПОЛИЗ*) pura con acumulador en la cima (X)
Profundidad de Pila Operativa	4 niveles hardware: X, Y, Z, T
Registro de Respaldo	1 registro automático auxiliar: X_1 (*Prev X*)
Pila de Subrutinas	5 niveles LIFO independientes por hardware
Capacidad de Memoria de Código	98 pasos direccionables (`00` a `97`)
Registros de Datos	14 registros de coma flotante ($RG0..RG9, RGa..RGd$)
Longitud de Opcodes	1 byte por instrucción; argumentos en el byte siguiente
Semántica de Saltos Condicionales	**Invertida:** bifurca cuando la condición es FALSA
Registros con Autodecremento	$RG0, RG1, RG2, RG3$ (resta 1 al acceder con prefijo `K`)
Registros con Autoincremento	$RG4, RG5, RG6$ (suma 1 al acceder con prefijo `K`)
Contadores de Bucle por Hardware	4 instrucciones dedicadas: `F L0`, `F L1`, `F L2`, `F L3`
Representación Hexadecimal VFD	`0..9` estándar; `A`→`-`, `B`→`L`, `C`→`C`, `D`→`Г`, `E`→`E`, `F`→*blanco*

5.1. Guía Práctica para la Generación de Código Intermedio (IR)

Al implementar un generador de código desde un árbol de sintaxis abstracta (AST) o representación intermedia (IR) hacia el bytecode de la Elektronika MK-56:

1. **Gestión de la Pila RPN:** El compilador debe mantener un seguimiento estático de la profundidad de la pila en tiempo de compilación. Debido a que la pila sólo cuenta con 4 niveles (X, Y, Z, T), expresiones complejas con más de 4 operandos concurrentes deben volcarse temporalmente a registros de datos no utilizados (por ejemplo, registros $RG7..RGd$) mediante `x`→`П` y recuperarse posteriormente con `П`→`x`.

2. **Inversión de Primitivas Condicionales:** Al compilar sentencias de bifurcación condicional (`if`, `while`, `for`):

$$\text{Emitir } \texttt{F x} = \texttt{0} \implies \text{salta a la etiqueta de falla si } X \neq 0$$

$$\text{Emitir } \texttt{F x} \neq \texttt{0} \implies \text{salta a la etiqueta de falla si } X = 0$$

$$\text{Emitir } \texttt{F x} \geq \texttt{0} \implies \text{salta a la etiqueta de falla si } X < 0$$

$$\text{Emitir } \texttt{F x} < \texttt{0} \implies \text{salta a la etiqueta de falla si } X \geq 0$$

3. **Optimización de Bucles:** Siempre que un bucle iterativo dependa de un contador entero con límite conocido en el rango $1..99$, el compilador debe asignar dicho contador a uno de los registros $RG0..RG3$ y cerrar el bucle con la instrucción `F Lk`, ahorrando así instrucciones de decremento y comparación explícitas.