آز سیستم دیجیتال



نيمسال تابستان ۲-۰۱

مدرس: دكتر انصارى

عماد زین اوقلی عطا رحیم زاده سپنتا رحمانی زاده ۹۸۱۷۰۲۶۷ ۹۸۱۷۰۲۶۷

۱ آزمایش چهارم

در این آزمایش بایستی یک مدار پشته ۴ بیتی به اندازه ۸ طراحی کنیم.

۱.۱ مدار اصلی

در ماژول stack پشته ای ۴ بیتی به اندازه ۸ طراحی کردیم. در این پشته دو متغیر داریم. متغیر stack یک آرایه ۸_تایی از ثبات های ۴ بیتی است که به عنوان حافظه پشته از آن استفاده می شود. متغیر hotbit_address یک ثبات ۹ بیتی است که اولین خانه خالی پشته اشاره می کند. بدین ترتیب، زمانی که مقدار آن 0.00 به صورت 0.00 است، پشته خالی synchronous به صورت resN است. سیگنال resN به صورت resN به صورت stack می کند به مقادیر درون stack صفر می کند و hotbit_address را برابر با 0.00 به قرار می دهد. اگر سیگنال push فعال باشد و پشته پر نباشد (سیگنال full غیر فعال باشد) آنگاه مقدار ورودی data_in درون بیشته می دهیم. همچنین اگر سیگنال pop فعال باشد و پشته نبر نباشد (سیگنال hotbit_address برابر با مقدار بالای پشته می گذاریم و مقدار خروجی data_out و باشد و پشته می گذاریم و مقدار باشد (سیگنال pop فعال باشد) آنگاه مقدار خروجی push اولویت دارد. یعنی اگر هر دو سیگنال push و push و push به راست شیفت می دهیم. دقت کنید که push اولویت دارد. یعنی اگر هر دو سیگنال push و push فعال شوند آنگاه تنها دستور push انجام می شود.

```
module stack (rstN, clk, data_in, push, pop, data_out, full, empty);
2
           parameter DEPTH = 8;
3
           parameter WIDTH = 4;
           input wire rstN, push, pop, clk;
           input wire [WIDTH - 1 : 0] data_in;
           output full, empty;
           output reg [WIDTH - 1 : 0] data_out;
           reg [WIDTH - 1 : 0] stack [0 : DEPTH - 1];
11
           reg [DEPTH : 0] hotbit_address;
12
13
14
                   empty = !hotbit_address[0];
           assign
                   full = hotbit_address[DEPTH];
           integer i;
17
18
           always @(posedge clk) begin
19
                   if (!rstN) begin
20
                            for (i = 0 ; i < DEPTH ; i = i +1) begin
21
                                    stack[i] = {WIDTH{1'b0}};
22
```

```
end
23
                             hotbit_address = {{DEPTH-1{1'b0}}, 1'b1};
                    end
25
                    else begin
26
                             if (push && !full) begin
27
                                      for (i = 0; i < DEPTH; i = i + 1) begin
28
                                               if (hotbit_address[i]) stack[i]
29
                                                  = data_in;
                                      end
30
                                      hotbit_address = hotbit_address << 1;
31
                             end
32
                             else if (pop && empty) begin
33
                                      for ( i = 1 ; i <= DEPTH ; i = i +1)
34
                                          begin
                                               if(hotbit_address[i]) data_out =
35
                                                    stack[i-1];
                                      end
36
                                      hotbit_address = hotbit_address >> 1;
37
                             end
38
                    end
           end
40
  endmodule
```

۲.۱ آزمون

برای آزمایش طراحی بالا، آزمون زیر را طراحی کردیم. در ابتدا پشته reset می شود. سپس اعداد ۱ تا ۸ درون پشته می ریزیم. پشته پر می شود اما سعی می کنیم که عدد ۹ را درون پشته بریزیم. سپس پشته را خالی می کنیم و سعی می کنیم پس از خالی شدن باز هم pop کنیم. در نهایت، رفتار پشته را زمانی که دو سیگنال push و pop روشن باشد بررسی می کنیم.

```
`include "stack.v"
  `timescale 1ns/1ns
  module stack_tb;
4
           parameter cycle = 10;
5
                    rstN, push, pop, clk;
           reg
                    [3 : 0] data_in;
           wire full, empty;
           wire [3 : 0] data_out;
9
           integer i;
10
11
           stack #(.DEPTH(8),.WIDTH(4)) stack0 (
                    .rstN(rstN),
13
                    .clk(clk),
14
                    .data_in(data_in),
15
                    .push(push),
16
                    .pop(pop),
17
                    .data_out(data_out),
18
                    .full(full),
                    .empty(empty));
20
```

21

```
initial begin
                             = 0;
                    clk
23
                    forever #(cycle/2) clk = ~clk;
24
           end
25
26
           initial begin
27
                    $monitor($time,"\tpush=%b,_pop=%b,_data_in=%d,_empty=%b,
28
                        □full=%b,□data_out=%d", push, pop, data_in, empty,
                        full, data_out);
                    $dumpfile("stack.vcd");
29
                    $dumpvars(0,stack0);
30
                    rstN = 0;
31
                    push = 0;
32
                    pop = 0;
                    data_in = 0;
34
                    #cycle rstN = 1;
35
36
                    for (i = 1; i <= 8; i = i +1) begin
37
                    #cycle push = 1;
38
                    pop = 0;
                    data_in = i;
40
                    end
41
42
                    #cycle data_in = 9;
43
44
                    #cycle push = 0;
                    pop = 1;
46
                    for (i = 0; i <= 8; i = i + 1) begin
47
                             #cycle ;
48
                    end
49
                    #cycle push = 1;
51
                    data_in = 1;
52
                    #cycle data_in = 2;
53
                    #cycle push = 0;
54
                    $finish;
55
           end
  endmodule
57
                                                            خروجی به صورت زیر است.
     VCD info: dumpfile stack.vcd opened for output.
  0 push=0, pop=0, data_in= 0, empty=x, full=x, data_out= x
  5 push=0, pop=0, data_in= 0, empty=0, full=0, data_out= x
  20 push=1, pop=0, data_in= 1, empty=0, full=0, data_out= x
  25 push=1, pop=0, data in= 1, empty=1, full=0, data out= x
  30 push=1, pop=0, data_in= 2, empty=1, full=0, data_out= x
  50 push=1, pop=0, data in= 4, empty=1, full=0, data out= x
  60 push=1, pop=0, data in= 5, empty=1, full=0, data out= x
  70 push=1, pop=0, data_in= 6, empty=1, full=0, data_out= x
  80 push=1, pop=0, data_in= 7, empty=1, full=0, data_out= x
  90 push=1, pop=0, data in= 8, empty=1, full=0, data out= x
```

```
95 push=1, pop=0, data in= 8, empty=1, full=1, data out= x
100 push=1, pop=0, data_in= 9, empty=1, full=1, data_out= x
110 push=0, pop=1, data_in= 9, empty=1, full=1, data_out= x
115 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 8
125 push=0, pop=1, data in= 9, empty=1, full=0, data out= 7
135 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 6
145 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 5
155 push=0, pop=1, data in= 9, empty=1, full=0, data out= 4
165 push=0, pop=1, data in= 9, empty=1, full=0, data out= 3
175 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 2
185 push=0, pop=1, data_in= 9, empty=0, full=0, data_out= 1
210 push=1, pop=1, data in= 1, empty=0, full=0, data out= 1
215 push=1, pop=1, data_in= 1, empty=1, full=0, data_out= 1
220 push=1, pop=1, data in= 2, empty=1, full=0, data out= 1
stack tb.v:55: $finish called at 230 (1ns)
230 push=0, pop=1, data_in= 2, empty=1, full=0, data_out= 1
```

