



۱ آزمایش چهارم

در این آزمایش بایستی یک مدار پشته ۴ بیتی به اندازه ۸ طراحی کنیم.

۱.۱ مدار اصلی

در ماژول stack پشته‌ای ۴ بیتی به اندازه ۸ طراحی کردیم. در این پشته دو متغیر داریم. متغیر stack یک آرایه ۸-تایی از ثبات‌های ۴ بیتی است که به عنوان حافظه پشته از آن استفاده می‌شود. متغیر hotbit_address یک ثبات ۹ بیتی است که اولین خانه خالی پشته اشاره می‌کند. بدین ترتیب، زمانی که مقدار آن ۰۰۰۰ ۰۰۰۰ ۹'b۰ است، پشته خالی است و زمانی که مقدار آن برابر با ۰۰۰۰ ۰۰۰۰ ۹'b۱ است پشته پر است. سیگنال resN به صورت synchronous عمل می‌کند به مقادیر درون stack صفر می‌کند و hotbit_address را برابر با ۰۰۰۰ ۰۰۰۰ ۹'b۰ قرار می‌دهد. اگر سیگنال push فعال باشد و پشته پر نباشد (سیگنال full غیر فعال باشد) آنگاه مقدار ورودی data_in درون پشته می‌ریزیم و مقدار hotbit_address به چپ شیفت می‌دهیم. همچنین اگر سیگنال pop فعال باشد و پشته خالی نباشد (سیگنال empty غیر فعال باشد) آنگاه مقدار خروجی data_out برابر با مقدار بالای پشته می‌گذاریم و مقدار hotbit_address به راست شیفت می‌دهیم. دقت کنید که push اولویت دارد. یعنی اگر هر دو سیگنال push و pop فعال شوند آنگاه تنها دستور push انجام می‌شود.

```

1 module stack (rstN, clk, data_in, push, pop, data_out, full, empty);
2
3     parameter DEPTH = 8;
4     parameter WIDTH = 4;
5
6     input wire rstN, push, pop, clk;
7     input wire [WIDTH - 1 : 0] data_in;
8     output full, empty;
9     output reg [WIDTH - 1 : 0] data_out;
10
11     reg [WIDTH - 1 : 0] stack [0 : DEPTH - 1];
12     reg [DEPTH : 0] hotbit_address;
13
14
15     assign empty = !hotbit_address[0];
16     assign full = hotbit_address[DEPTH];
17     integer i;
18
19     always @(posedge clk) begin
20         if (!rstN) begin
21             for (i = 0 ; i < DEPTH ; i = i + 1) begin
22                 stack[i] = {WIDTH{1'b0}};

```

```

23         end
24         hotbit_address = {{DEPTH-1{1'b0}}, 1'b1};
25     end
26     else begin
27         if (push && !full) begin
28             for ( i = 0 ; i < DEPTH; i = i+ 1) begin
29                 if (hotbit_address[i]) stack[i]
30                     = data_in;
31             end
32             hotbit_address = hotbit_address << 1;
33         end
34         else if (pop && empty) begin
35             for ( i = 1 ; i <= DEPTH ; i = i +1)
36                 begin
37                     if(hotbit_address[i]) data_out =
38                         stack[i-1];
39                 end
40             hotbit_address = hotbit_address >> 1;
41         end
42     end
43 end
44 endmodule

```

۲.۱ آزمون

برای آزمایش طراحی بالا، آزمون زیر را طراحی کردیم. در ابتدا پشته reset می‌شود. سپس اعداد ۱ تا ۸ درون پشته می‌ریزیم. پشته پر می‌شود اما سعی می‌کنیم که عدد ۹ را درون پشته بریزیم. سپس پشته را خالی می‌کنیم و سعی می‌کنیم پس از خالی شدن باز هم pop کنیم. در نهایت، رفتار پشته را زمانی که دو سیگنال push و pop روشن باشد بررسی می‌کنیم.

```

1  `include "stack.v"
2  `timescale 1ns/1ns
3  module stack_tb;
4
5      parameter cycle = 10;
6      reg      rstN, push, pop, clk;
7      reg      [3 : 0] data_in;
8      wire full, empty;
9      wire [3 : 0] data_out;
10     integer i;
11
12     stack #(.DEPTH(8),.WIDTH(4)) stack0 (
13         .rstN(rstN),
14         .clk(clk),
15         .data_in(data_in),
16         .push(push),
17         .pop(pop),
18         .data_out(data_out),
19         .full(full),
20         .empty(empty));
21

```

```

22     initial begin
23         clk      = 0;
24         forever #(cycle/2) clk = ~clk;
25     end
26
27     initial begin
28         $monitor($time, "\tpush=%b, \tpop=%b, \tdata_in=%d, \tempty=%b,
29             \tfull=%b, \tdata_out=%d", push, pop, data_in, empty,
30             full, data_out);
31         $dumpfile("stack.vcd");
32         $dumpvars(0, stack0);
33         rstN = 0;
34         push = 0;
35         pop = 0;
36         data_in = 0;
37         #cycle rstN = 1;
38
39         for (i = 1; i <= 8; i = i + 1) begin
40             #cycle push = 1;
41             pop = 0;
42             data_in = i;
43             end
44
45             #cycle data_in = 9;
46
47             #cycle push = 0;
48             pop = 1;
49             for (i = 0; i <= 8; i = i + 1) begin
50                 #cycle ;
51             end
52
53             #cycle push = 1;
54             data_in = 1;
55             #cycle data_in = 2;
56             #cycle push = 0;
57             $finish;
58         end
59     endmodule

```

خروجی به صورت زیر است.

```

VCD info: dumpfile stack.vcd opened for output.
0 push=0, pop=0, data_in= 0, empty=x, full=x, data_out= x
5 push=0, pop=0, data_in= 0, empty=0, full=0, data_out= x
20 push=1, pop=0, data_in= 1, empty=0, full=0, data_out= x
25 push=1, pop=0, data_in= 1, empty=1, full=0, data_out= x
30 push=1, pop=0, data_in= 2, empty=1, full=0, data_out= x
50 push=1, pop=0, data_in= 4, empty=1, full=0, data_out= x
60 push=1, pop=0, data_in= 5, empty=1, full=0, data_out= x
70 push=1, pop=0, data_in= 6, empty=1, full=0, data_out= x
80 push=1, pop=0, data_in= 7, empty=1, full=0, data_out= x
90 push=1, pop=0, data_in= 8, empty=1, full=0, data_out= x

```

```

95 push=1, pop=0, data_in= 8, empty=1, full=1, data_out= x
100 push=1, pop=0, data_in= 9, empty=1, full=1, data_out= x
110 push=0, pop=1, data_in= 9, empty=1, full=1, data_out= x
115 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 8
125 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 7
135 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 6
145 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 5
155 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 4
165 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 3
175 push=0, pop=1, data_in= 9, empty=1, full=0, data_out= 2
185 push=0, pop=1, data_in= 9, empty=0, full=0, data_out= 1
210 push=1, pop=1, data_in= 1, empty=0, full=0, data_out= 1
215 push=1, pop=1, data_in= 1, empty=1, full=0, data_out= 1
220 push=1, pop=1, data_in= 2, empty=1, full=0, data_out= 1
stack_tb.v:55: $finish called at 230 (1ns)
230 push=0, pop=1, data_in= 2, empty=1, full=0, data_out= 1

```

